DE102020202034A1 - Vertikaler Feldeffekttransistor, Verfahren zum Herstellen desselben und Bauelement aufweisend vertikale Feldeffekttransistoren - Google Patents

Vertikaler Feldeffekttransistor, Verfahren zum Herstellen desselben und Bauelement aufweisend vertikale Feldeffekttransistoren Download PDF

Info

Publication number
DE102020202034A1
DE102020202034A1 DE102020202034.5A DE102020202034A DE102020202034A1 DE 102020202034 A1 DE102020202034 A1 DE 102020202034A1 DE 102020202034 A DE102020202034 A DE 102020202034A DE 102020202034 A1 DE102020202034 A1 DE 102020202034A1
Authority
DE
Germany
Prior art keywords
field effect
effect transistor
vertical field
semiconductor layer
contact structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020202034.5A
Other languages
English (en)
Inventor
Christian Huber
Jens Baringhaus
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102020202034.5A priority Critical patent/DE102020202034A1/de
Priority to CN202180015357.5A priority patent/CN115136320A/zh
Priority to US17/799,587 priority patent/US20230065808A1/en
Priority to JP2022549447A priority patent/JP2023513840A/ja
Priority to PCT/EP2021/053597 priority patent/WO2021165184A1/de
Priority to EP21706209.0A priority patent/EP4107785A1/de
Publication of DE102020202034A1 publication Critical patent/DE102020202034A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7789—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface the two-dimensional charge carrier gas being at least partially not parallel to a main surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Es wird ein vertikaler Feldeffekttransistor (10) bereitgestellt. Der vertikale Feldeffekttransistor (10) weist auf: eine erste Halbleiterschicht (13), die einen p-Leitfähigkeitstyp aufweist, auf oder über einem Driftbereich (12); eine Graben-Struktur (50), die die erste Halbleiterschicht (13) vertikal durchdringt, wobei die Graben-Struktur (50) mindestens eine Seitenwand aufweist, an der ein Feldeffekttransistor (FET)-Kanalbereich ausgebildet ist, wobei der FET-Kanalbereich eine III-V-Heterostruktur (15/16) zum Ausbilden eines zweidimensionalen Elektronengases an einer Grenzfläche der III-V-Heterostruktur (15/16) aufweist; eine Source-/Drain-Elektrode (21), die mit der III-V-Heterostruktur (15/16) elektrisch leitfähig verbunden ist; und eine Kontaktstruktur (24, 25) zumindest teilweise auf oder über dem Driftbereich (12), welche zumindest mit dem Driftbereich (12) einen Schottky- oder Hetero-Kontakt ausbildet, wobei die Kontaktstruktur (24, 25) mit der Source-/Drain-Elektrode (21) elektrisch leitfähig verbunden ist, und wobei zumindest der Bereich vertikal zwischen der Kontaktstruktur (24, 25) und dem Driftbereich (12) frei ist von der ersten Halbleiterschicht (13) .

Description

  • Es werden ein vertikaler Feldeffekttransistor, ein Verfahren zum Herstellen desselben und ein Bauelement aufweisend vertikale Feldeffekttransistoren bereitgestellt.
  • Transistoren auf Basis von Galliumnitrid (GaN) bieten die Möglichkeit, Bauteile mit niedrigeren Einschaltwiderständen (ON-Widerständen) bei gleichzeitig höheren Durchbruchsspannungen zu realisieren als vergleichbare Bauteile auf Basis von Silizium oder Siliziumcarbid. Eine mögliche Bauweise für einen solchen Transistor ist der sogenannte VHEMT (vertical Groove High Electron Mobility Transistor), bei welchem der Kanal durch ein zweidimensionales Elektronengas (2DEG) an der Grenzfläche einer AlGaN/GaN Heterostruktur dargestellt wird, welches in einem V-förmigen Graben aufgewachsen wird. 1 zeigt ein Beispiel für einen herkömmlichen VHEMT-Transistor 100. Die Struktur in 1 zeigt zwei Transistor-Zellen. Eine Transistor-Zelle besteht jeweils aus einem leitfähigen GaN-Substrat 111, auf welchem ein schwach n-dotierter GaN-Driftbereich 112 aufgebracht ist. Oberhalb des Driftbereiches 112 befindet sich ein p-dotiertes GaN-Gebiet 113 und darüber ein isolierendes GaN- oder AlGaN-Gebiet 114. Beide Gebiete 113, 114 werden von einem V-förmigen Graben durchstoßen, über welchem sich ein undotiertes GaN-Gebiet 115 sowie ein AlGaN-Gebiet 116 erstreckt. An der Grenzfläche der beiden Gebiete 115, 116 - aber in Gebiet 115 - bildet sich das zweidimensionale Elektronengas (2DEG). Im V-förmigen Graben ist ein p-dotiertes GaN-Gebiet 117 eingebracht, um einen selbstsperrenden (normally-off) Betrieb des Transistors zu gewährleisten. Eine Gate-Elektrode 122 kontaktiert das p-GaN-Gebiet 117. In dem Driftbereich 112 ist ein hochdotiertes p-Gebiet 118 eingebracht, um den Gate-Graben gegenüber den im Sperrfall auftretenden hohen elektrischen Feldern abzuschirmen. Ein Source-Kontakt 121 kontaktiert sowohl das 2DEG als auch die p-Gebiete 113, 118. Auf der Rückseite des Substrats 111 befindet sich eine Drain-Elektrode 123.
  • Ohne Anlegen einer Gate-Spannung ist der Transistor 100 selbstsperrend, da das 2DEG unterhalb des p-GaN-Gebiets 117 verarmt ist. Durch Anlagen einer positiven Spannung an die Gate-Elektrode 122 wird das gesamte 2DEG mit Elektronen gefüllt und die Elektronen fließen von der Source-Elektrode 121 über die Seitenwand des Gate-Grabens in den Boden des Gate-Grabens und von dort in den Driftbereich 112, über das GaN-Substrat 111 in die Drain-Elektrode 123.
  • Für die Nutzung des Transistors 100, beispielsweise in Inverter-Applikationen, wird eine Rückwärtsleitfähigkeit des Bauteils zwingend benötigt. In der in 1 gezeigten Struktur erfolgt dieser Rückwärtsbetrieb über die sogenannte Body-Diode, welche sich zwischen dem p-Gebiet 118 und dem n-leitenden Driftbereich 112 ausbildet. Im Rückwärtsbetrieb fließen die Elektronen also nicht durch das 2DEG in das undotierte GaN-Gebiet 115, sondern von der Drain-Elektrode 123 durch das Substrat 111, den Driftbereich 112, das p-Gebiet 118 in die Source-Elektrode 121. In diesem Sinne ist die Body-Diode parallel zum Transistor geschaltet. Durch die hohe Bandlücke von GaN bildet sich am p-n-Übergang eine Energie-Barriere, welche in einer hohen Flussspannung der Body-Diode von ca. 3 V resultiert. Diese Flussspannung resultiert in hohen elektrischen Verlusten im Rückwärtsbetrieb des Transistors.
  • Weiterhin sind andere Leistungstransistor-Architekturen bekannt, welche einen zusätzlichen Schottky-Kontakt für einen verlustarmen Rückwärtsbetrieb bereitstellen, siehe z.B. US 9,184,286 B2 oder Zhu et al. („Vertical GaN Power Transistor With Intrinsic Reverse Conduction and Low Gate Charge for High-Performance Power Conversion" IEEE Journal of Emerging and Selected Topics in Power Electronics, Vol. 7, No. 3, DOI: 10.1109/JESTPE.2019.2903828) .
  • Eine Aufgabe der Erfindung ist es, einen vertikalen Feldeffekttransistor bereitzustellen, der geringere Leitungsverluste im Rückwärtsbetrieb und gleichzeitig einen selbstsperrenden vertikalen Feldeffekttransistor mit geringem Flächenwiderstand ermöglicht, sowie ein Verfahren zu dessen Herstellung bereitzustellen und ein Bauelement aufweisend vertikale Feldeffekttransistoren.
  • Die Aufgabe wird gemäß einem Aspekt der Erfindung gelöst durch einen vertikalen Feldeffekttransistor. Der vertikale Feldeffekttransistor weist auf: eine erste Halbleiterschicht, die einen p-Leitfähigkeitstyp aufweist, auf oder über einem Driftbereich, eine Graben-Struktur, die die erste Halbleiterschicht vertikal durchdringt, wobei die Graben-Struktur mindestens eine Seitenwand aufweist, an der ein Feldeffekttransistor FET-Kanalbereich ausgebildet ist, wobei der FET-Kanalbereich eine III-V-Heterostruktur zum Ausbilden eines zweidimensionalen Ladungsträgergases, beispielsweise eines Elektronengases, an einer Grenzfläche der III-V-Heterostruktur aufweist, eine Source-/Drain-Elektrode, die mit der III-V-Heterostruktur elektrisch leitfähig verbunden ist, und eine Kontaktstruktur zumindest teilweise auf oder über dem Driftbereich, welche zumindest mit dem Driftbereich einen Schottky- oder Hetero-Kontakt ausbildet, wobei die Kontaktstruktur mit der Source-/Drain-Elektrode elektrisch leitfähig verbunden ist, und wobei zumindest der Bereich vertikal zwischen der Kontaktstruktur und dem Driftbereich frei ist von der ersten Halbleiterschicht. Dies ermöglicht geringere Leitungsverluste im Rückwärtsbetrieb und gleichzeitig einen selbstsperrenden Transistor mit geringem Flächenwiderstand bereitzustellen. Anschaulich ist der verlustreiche Leitmechanismus über die p-n Diode durch eine in dem vertikalen Feldeffekttransistor integrierte Schottky- oder Hetero-Diode ersetzt. Dies ermöglicht geringere Flussspannungen als der konventionelle p-n-Übergang. Dadurch können die Leitverluste des FETs im Rückwärtsbetrieb deutlich reduziert werden und damit die Effizienz des vertikalen Feldeffekttransistors erhöht werden. Im Vorwärtsbetrieb des vertikalen Feldeffekttransistors ist die Schottky-Diode bzw.
  • Hetero-Diode in Sperrrichtung gepolt und somit stets sperrend, sodass das Schaltverhalten des vertikalen Feldeffekttransistors nicht beeinflusst wird.
  • Optional kann eine zweite Halbleiterschicht, die elektrisch isolierend ist, auf der ersten Halbleiterschicht ausgebildet sein. Die Graben-Struktur kann die erste Halbleiterschicht und die zweite Halbleiterschicht vertikal durchdringen. Der Bereich vertikal zwischen der Kontaktstruktur und dem Driftbereich kann frei sein von der ersten Halbleiterschicht und der zweiten Halbleiterschicht.
  • Die Aufgabe wird gemäß einem weiteren Aspekt der Erfindung durch ein Bauelement gelöst. Das Bauelement weist auf: einen ersten vertikalen Feldeffekttransistor und einen zweiten vertikalen Feldeffekttransistor, die jeweils aufweisen: eine erste Halbleiterschicht, die einen p-Leitfähigkeitstyp aufweist, auf oder über einem Driftbereich, eine Graben-Struktur, die die erste Halbleiterschicht vertikal durchdringt, wobei die Graben-Struktur mindestens eine Seitenwand aufweist, an der ein Feldeffekttransistor FET-Kanalbereich ausgebildet ist, wobei der FET-Kanalbereich eine III-V-Heterostruktur zum Ausbilden eines zweidimensionalen Elektronengases an einer Grenzfläche der III-V-Heterostruktur aufweist, und eine Source-/Drain-Elektrode, die mit der III-V-Heterostruktur elektrisch leitfähig verbunden ist, das Bauelement ferner aufweisend eine Kontaktstruktur zumindest teilweise auf oder über dem Driftbereich, wobei die Kontaktstruktur lateral zwischen der Graben-Struktur des ersten vertikalen Feldeffekttransistors und der Graben-Struktur des zweiten vertikalen Feldeffekttransistors ausgebildet ist und mit der Source-/Drain-Elektrode mindestens eines des ersten und zweiten vertikalen Feldeffekttransistors, elektrisch leitfähig verbunden ist, wobei zumindest der Bereich vertikal zwischen der Kontaktstruktur und dem Driftbereich frei ist von der ersten Halbleiterschicht.
  • Optional können die vertikalen Feldeffekttransistor eine zweite Halbleiterschicht aufweisen, die elektrisch isolierend ist und auf der ersten Halbleiterschicht ausgebildet ist, aufweisen. Der Bereich vertikal zwischen der Kontaktstruktur und dem Driftbereich kann frei sein von der ersten Halbleiterschicht und der zweiten Halbleiterschicht.
  • Die Aufgabe wird gemäß einem weiteren Aspekt der Erfindung durch ein Verfahren zum Herstellen eines vertikalen Feldeffekttransistors gelöst. Das Verfahren weist auf: Ausbilden einer ersten Halbleiterschicht, die einen p-Leitfähigkeitstyp aufweist, auf oder über einem Driftbereich, Ausbilden einer Graben-Struktur, die die erste Halbleiterschicht vertikal durchdringt, wobei die Graben-Struktur mit mindestens einer Seitenwand ausgebildet wird, an der ein Feldeffekttransistor FET-Kanalbereich ausgebildet wird, wobei der FET-Kanalbereich eine III-V-Heterostruktur zum Ausbilden eines zweidimensionalen Elektronengases an einer Grenzfläche der III-V-Heterostruktur aufweist, und Ausbilden einer Source-/Drain-Elektrode, die mit der III-V-Heterostruktur elektrisch leitfähig verbunden wird, und Ausbilden einer Kontaktstruktur zumindest teilweise auf oder über dem Driftbereich, welche zumindest mit dem Driftbereich einen Schottky- oder Hetero-Kontakt ausbildet, wobei die Kontaktstruktur mit der Source-/Drain-Elektrode elektrisch leitfähig verbunden wird, und wobei zumindest der Bereich vertikal zwischen der Kontaktstruktur und dem Driftbereich frei bleibt von der ersten Halbleiterschicht.
  • Optional kann eine zweite Halbleiterschicht, die elektrisch isolierend ist, auf der ersten Halbleiterschicht ausgebildet werden. Die Graben-Struktur kann die erste Halbleiterschicht und die zweite Halbleiterschicht vertikal durchdringen. Zumindest der Bereich vertikal zwischen der Kontaktstruktur und dem Driftbereich kann frei sein von der ersten Halbleiterschicht und der zweiten Halbleiterschicht.
  • Weiterbildungen der Aspekte sind in den Unteransprüchen und der Beschreibung dargelegt. Ausführungsformen der Erfindung sind in den Figuren dargestellt und werden im Folgenden näher erläutert. Es zeigen:
    • 1 eine schematische Schnittdarstellung eines VEHMT-Transistors der bezogenen Technik;
    • 2 bis 8 jeweils schematische Schnittdarstellungen eines Bauteils mit vertikalen Feldeffekttransistoren gemäß verschiedenen Ausführungsformen;
    • 9 und 10 jeweils schematische Aufsichten eines Bauteils mit vertikalen Feldeffekttransistoren gemäß verschiedenen Ausführungsformen; und
    • 11 ein Ablaufdiagramm eines Verfahrens zum Herstellen eines vertikalen Feldeffekttransistors gemäß verschiedenen Ausführungsformen.
  • In der folgenden ausführlichen Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen, die Teil dieser Beschreibung bilden und in denen zur Veranschaulichung spezifische Ausführungsbeispiele gezeigt sind, in denen die Erfindung ausgeübt werden kann. Es versteht sich, dass andere Ausführungsbeispiele benutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzumfang der vorliegenden Erfindung abzuweichen. Es versteht sich, dass die Merkmale der hierin beschriebenen verschiedenen Ausführungsbeispiele miteinander kombiniert werden können, sofern nicht spezifisch anders angegeben. Die folgende ausführliche Beschreibung ist deshalb nicht in einschränkendem Sinne aufzufassen, und der Schutzumfang der vorliegenden Erfindung wird durch die angefügten Ansprüche definiert. In den Figuren werden identische oder ähnliche Elemente mit identischen Bezugszeichen versehen, soweit dies zweckmäßig ist.
  • 2 bis 8 zeigen jeweils schematische Schnittdarstellungen und 9 und 10 zeigen jeweils schematische Aufsichten eines Bauteils 51 mit vertikalen Feldeffekttransistoren 10, 10a, 10b gemäß verschiedenen Ausführungsformen. 6, 9 und 10 veranschaulichen jeweils einen Feldeffekttransistor 10 und 2 bis 5 und 7 bis 8 jeweils einen ersten vertikalen Feldeffekttransistor 10a und einen zweiten vertikalen Feldeffekttransistor 10b. Die veranschaulichten vertikalen Feldeffekttransistoren 10, 10a, 10b sind jeweils einzelne Zellen des Bauelementes mit mindestens einem vertikalen Feldeffekttransistor (FET-Zelle). Durch Kombinationen mehrerer FET-Zellen entsteht ein zweidimensional ausgedehntes Feld von FET-Zellen. Der vertikale Feldeffekttransistor kann ein Leistungshalbleiter-Bauelement sein.
  • Ein vertikaler Feldeffekttransistor 10, 10a, 10b weist auf einem Halbleitersubstrat 11, beispielsweise einem GaN-Substrat 11, einen Driftbereich 12, beispielsweise einen n-dotierten GaN-Driftbereich 12, auf. Oberhalb des Driftbereiches 12 befindet sich eine erste Halbleiterschicht 13, die einen p-Leitfähigkeitstyp aufweist, beispielsweise eine p-dotierte Halbleiterschicht 13. Auf der ersten Halbleiterschicht 13 kann optional eine zweite Halbleiterschicht 14 ausgebildet sein, beispielsweise eine elektrisch isolierende Halbleiterschicht 14, beispielsweise eine elektrisch isolierende GaN- oder AlGaN-Halbleiterschicht 14. Die erste und (optional) zweite Halbleiterschicht 13, 14 werden von einem V-förmigen Graben durchdrungen. In dem V-förmigen Graben ist eine Graben-Struktur 50 ausgebildet, die die erste Halbleiterschicht 13 und die (optional) zweite Halbleiterschicht 14 vertikal durchdringt. Die Graben-Struktur 50 weist mindestens eine Seitenwand auf, an der ein Feldeffekttransistor (FET)-Kanalbereich ausgebildet ist. Die Graben-Struktur 50 kann eine erste Seitenwand und eine zweite Seitenwand aufweisen, die einen Boden umfassen. Der FET-Kanalbereich weist eine III-V-Heterostruktur 15/16 zum Ausbilden eines zweidimensionalen Elektronengases an einer Grenzfläche der III-V-Heterostruktur 15/16 auf. Die III-V-Heterostruktur 15/16 weist beispielsweise eine undotierte GaN-Schicht 15 sowie eine AlGaN-Schicht 16 auf. An der Grenzfläche der beiden Schichten 15, 16 - aber in der Schicht 15 - bildet sich das zweidimensionale Elektronengas (2DEG). Im V-förmigen Graben ist ferner eine p-dotierte GaN-Schicht 17 ausgebildet, um einen selbstsperrenden (normally-off) Betrieb des vertikalen Feldeffekttransistors 10, 10a, 10b zu gewährleisten. Eine Gate-Elektrode 22 kontaktiert die p-GaN-Schicht 17. In dem Driftbereich 12 kann eine Abschirmstruktur 18, die einen p-Leitfähigkeitstyp aufweist, beispielsweise eine hochdotierte p-dotierte Schicht 18 ausgebildet sein, um den Graben gegenüber den im Sperrfall auftretenden hohen elektrischen Feldern abzuschirmen. Die Abschirmstruktur 18 kann mit der Source-/Drain-Elektrode 21 elektrisch leitfähig verbunden sein. Die Abschirmstruktur 18 kann sich weiter in Richtung des Driftbereiches 12 oder in den Driftbereich 12 erstrecken als die III-V-Heterostruktur 15/16. Eine Source-Elektrode 21 kontaktiert, d.h. ist mit diesen elektrisch leitfähig verbunden, sowohl das 2DEG als auch die erste Halbleiterschicht 13 und (optional) die Abschirmstruktur 18. Auf der Rückseite des Substrats 11 befindet sich eine Drain-Elektrode 23.
  • Der vertikale Feldeffekttransistor 10, 10a, 10b weist ferner eine Kontaktstruktur 24 zumindest teilweise auf oder über dem Driftbereich 12 auf, welche zumindest mit dem Driftbereich 12 einen Schottky- oder Hetero-Kontakt ausbildet. In verschiedenen Ausführungsformen ist die Kontaktstruktur 24 Teil einer Schottky-Diode (siehe 2 bis 6). Alternativ ist die Kontaktstruktur 24 Teil einer Hetero-Diode (siehe 7 und 8), weist beispielsweise Poly-Silizium auf oder ist daraus gebildet. Die Kontaktstruktur 24 ist mit der Source-/Drain-Elektrode 21 elektrisch leitfähig verbunden. Zumindest der Bereich vertikal zwischen der Kontaktstruktur 24 und dem Driftbereich 12 ist frei von der ersten Halbleiterschicht 13 und der zweiten Halbleiterschicht 14.
  • Die Kontaktstruktur 24 kann auf der III-V-Heterostruktur 15/16 ausgebildet sein, wie in 2 bis 4 und 8 veranschaulicht ist. Alternativ kann die Kontaktstruktur 24 direkt auf dem Driftbereich 12 ausgebildet sein, wie in 5 bis 7 veranschaulicht ist. Die Kontaktstruktur 24 kann über dem Boden (siehe 2 und 3) und/oder einer der ersten und zweiten Seitenwand (siehe 3) auf der III-V-Heterostruktur 15/16 ausgebildet sein.
  • Der vertikale Feldeffekttransistor 10 kann ferner eine Isolierschicht 31 auf oder über der III-V-Heterostruktur 15/16 aufweisen. Die Isolierschicht 31 kann zwischen der Kontaktstruktur 24 und der Gate-Elektrode 22 ausgebildet sein (siehe 8).
  • Die Kontaktstruktur 24 kann alternativ lateral neben der Graben-Struktur 50 ausgebildet sein. (siehe 4 bis 7)
  • Die Kontaktstruktur 24 kann beispielsweise lateral zwischen der Graben-Struktur 50 und der Abschirmstruktur 18 ausgebildet sein (siehe 6).
  • Alternativ kann die Kontaktstruktur 24 außerhalb der FET-Zelle 10 angeordnet sein (siehe 4, 5 oder 7), beispielsweise lateral zwischen den Abschirmstrukturen benachbarter, vertikaler Feldeffekttransistoren 10a, 10b. In diesem Fall weist das Bauelement 51 beispielsweise mindestens einen ersten vertikalen Feldeffekttransistor 10a und einen zweiten vertikalen Feldeffekttransistor 10b auf. Der erste und zweite vertikale Feldeffekttransistor 10a, 10b weist jeweils auf: eine erste Halbleiterschicht 13, die einen p-Leitfähigkeitstyp aufweist, auf oder über einem Driftbereich 12; eine zweite Halbleiterschicht 14, die elektrisch isolierend ist, auf der ersten Halbleiterschicht 13; eine Graben-Struktur 50, die die erste Halbleiterschicht 13 und die zweite Halbleiterschicht 14 vertikal durchdringt, wobei die Graben-Struktur 50 mindestens eine Seitenwand aufweist, an der ein Feldeffekttransistor FET-Kanalbereich ausgebildet ist, wobei der FET-Kanalbereich eine III-V-Heterostruktur 15/16 zum Ausbilden eines zweidimensionalen Elektronengases an einer Grenzfläche der III-V-Heterostruktur 15/16 aufweist; und eine Source-/Drain-Elektrode 21, die mit der III-V-Heterostruktur 15/16 elektrisch leitfähig verbunden ist. Das Bauelement 51 weist ferner eine Kontaktstruktur 24 zumindest teilweise auf oder über dem Driftbereich 12 auf, wobei die Kontaktstruktur 24 lateral zwischen der Graben-Struktur 50 des ersten vertikalen Feldeffekttransistors 10a und der Graben-Struktur 50 des zweiten vertikalen Feldeffekttransistors 10b ausgebildet ist und mit der Source-/Drain-Elektrode 21 mindestens eines des ersten und zweiten vertikalen Feldeffekttransistors 10a, 10b (z.B. mit der Source/Drain-Elektrode 21 von beiden) elektrisch leitfähig verbunden ist. Zumindest der Bereich vertikal zwischen der Kontaktstruktur 24 und dem Driftbereich 12 ist frei von der ersten Halbleiterschicht 13 und der zweiten Halbleiterschicht 14. Der erste und zweite vertikale Feldeffekttransistor 10a, 10b können ferner jeweils eine Abschirmstruktur 18 aufweisen, die einen p-Leitfähigkeitstyp aufweist und mit der Source-/Drain-Elektrode 21 des entsprechenden vertikalen Feldeffekttransistors 10a, 10b elektrisch leitfähig verbunden ist. Die Abschirmstruktur 18 kann sich weiter in Richtung des Driftbereiches 12 oder in den Driftbereich 12 erstrecken als die III-V-Heterostruktur 15/16 des entsprechenden vertikalen Feldeffekttransistors 10. Die Kontaktstruktur 24 kann lateral zwischen der Abschirmstruktur 18 des ersten vertikalen Feldeffekttransistors 10a und der Abschirmstruktur 18 des zweiten vertikalen Feldeffekttransistors 10b ausgebildet sein (siehe 4, 5 oder 7).
  • Die Graben-Struktur 50 kann in einer Längsrichtung, senkrecht zur vertikalen Richtung, eine Streifen-Form oder hexagonale Form aufweisen. Die Kontaktstruktur 24 kann in der Längsrichtung eine Säulen-Querschnittsform aufweisen (siehe 9). Alternativ kann die Kontaktstruktur 24 eine Streifen-Form aufweisen, die sich lateral über die Breite des vertikalen Feldeffekttransistors 10 erstreckt (siehe 10).
  • Ohne Anlegen einer Gate-Spannung und positiver Polung der Drain-Elektrode gegenüber der Source-Elektrode 21 ist der vertikale Feldeffekttransistor 10, 10a, 10b selbstsperrend, da das 2DEG unterhalb der p-dotierten Schicht 17 verarmt ist. Durch Anlegen einer positiven Spannung an die Gate-Elektrode 22 wird das gesamte 2DEG mit Elektronen gefüllt und die Elektronen fließen von der Source-Elektrode 21 über die Seitenwand des Gate-Grabens in den Boden des Grabens und von dort in den Driftbereich 12, über das Substrat 11 in die Drain-Elektrode 23.
  • Anschaulich ist in der in 2 veranschaulichten Ausführungsform die Gate-Elektrode 22 sowie die darunterliegende p-dotierte GaN-Schicht 17 im Boden des Grabens unterbrochen und die Kontaktstruktur 24 ist im Boden eingebracht, welche einen Schottky-Kontakt mit der III-V-Heterostruktur 15/16 und/oder dem Driftbereich 12 ausbildet. Der Elektronenfluss im Rückwärtsbetrieb erfolgt in diesem Fall von der Drain-Elektrode 23 durch das Substrat 11, den Driftbereich 12, die III-V-Heterostruktur 15+16 zur Kontaktstruktur 24. Die Kontaktstruktur 24 ist elektrisch mit der Source-Elektrode 21 verbunden. Diese Verbindung kann lokal in jeder FET-Zelle des Bauelements 51 oder in einem separaten Gebiet innerhalb des FETs 10, 10a, 10b erfolgen. Alternativ kann die III-V-Heterostruktur 15+16 unterhalb der Kontaktstruktur 24 entfernt sein. Dies kann für den Schottky-Kontakt von Vorteil sein (nicht veranschaulicht). In diesem Fall befindet sich die Kontaktstruktur 24 direkt auf dem Driftbereich 12.
  • In der Ausführungsform, die in 3 veranschaulicht ist, ist die Kontaktstruktur 24 nicht nur im Boden des Grabens, sondern über eine Seitenwand ausgeführt. Dies bedingt eine deutlich größere Kontaktfläche und damit eine Verringerung des Widerstands der Body-Diode. Zudem steigt der Kanalwiderstand, da der Kanal nur noch an einer Seitenwand der Graben-Struktur ausgebildet ist. Diese Ausführungsform ist für Anwendungen vorteilhaft, welche besonders niedrige Verluste im Rückwärtsbetrieb erfordern. Weiterhin kann diese Ausführungsform, beispielsweise im Vergleich zur Ausführungsform in 2, niedrigere Anforderungen an die Lithographie aufweisen, da die Kontaktstruktur 24 nicht mehr in eine Unterbrechung der Schicht 17 und der Gate-Elektrode 22 eingebracht wird. Die Kontaktstruktur 24 braucht nur in eine Richtung präzise justiert zu werden. Dies kann den Fertigungsaufwand erheblich reduzieren. Auch in dieser Ausführungsform kann der Bereich unterhalb der Kontaktstruktur 24 frei sein von der III-V-Heterostruktur 15/16.
  • In der Ausführungsform, die in 4 veranschaulicht ist, ist die Kontaktstruktur 24 außerhalb der FET-Zelle 10a, 10b angeordnet, beispielsweise zwischen zwei direkt benachbarten FET-Zellen 10a und 10b. Dies kann den Fertigungsaufwand weiter reduzieren. Die Abschirmstruktur(en) 18 schirmen die Kontaktstruktur 24 auch in dieser Ausführungsform gegen elektrische Felder im Sperrfall ab. Die lithographischen Anforderungen sind durch die Positionierung der Kontaktstruktur 24 außerhalb der FET-Zellen 10a, 10b geringer. Zudem vergrößert sich das Rastermaß des Bauteils 51, wodurch die maximale Stromdichte im Vorwärtsbetrieb vergrößert wird. Die erste und zweite Halbleiterschicht 13, 14 sind in diesem Fall unterhalb der Kontaktstruktur 24 unterbrochen, um einen Stromfluss im Rückwärtsbetrieb durch die Kontaktstruktur 24, beispielsweise den Schottky-Kontakt, zu ermöglichen. Diese Unterbrechung kann beispielsweise implementiert werden, indem die Kontaktstruktur 24 im Boden eines Grabens angelegt wird, welcher die erste und zweite Halbleiterschicht 13, 14 und die III-V-Heterostruktur 15/16 durchdringt, wie in 5 veranschaulicht ist. Alternativ kann der Graben, welcher die Kontaktstruktur 24 umfasst, auch innerhalb einer FET-Zelle eingebracht sein (siehe 6). Potentielle Materialien für die Kontaktstruktur 24 können durch Sputtern, thermisches Verdampfen und/oder Elektronenstrahlverdampfen aufgebracht werden. Alternativ zum Schottky-Kontakt und entsprechend einer Schottky-Diode als Body-Diode kann die Kontaktstruktur 24 einen Halbleiter-Hetero-Übergang realisieren, beispielsweise mittels einer Kontaktstruktur 24 aus bzw. mit Polysilizium 25 (siehe 7). Durch die konforme Abscheidung des Polysiliziums 25, zum Beispiel aus der chemischen Gasphase, ist es möglich, einen Graben vollständig mit Polysilizium 25 zu verfüllen. Das Polysilizium 25 kann an der Oberkante des Grabens in einfacher Weise mittels der Source-Elektrode 21 mit dem Source-Potential verbunden sein. Am Übergang von Polysilizium 25 zum Driftbereich 12, beispielsweise n-GaN Driftbereich, kann sich eine energetische Barriere ausbilden, welche höher als für typische Schottky-Kontakte, aber geringer als bei einem p-n-Übergang ist. Im Rückwärtsbetrieb des Bauteils 51 können so Flussspannungen von ungefähr 1,2 V bis ungefähr 1,8 V auftreten. Alternativ kann auch die Body-Diode mit Polysilizium 25 innerhalb des Gate-Grabens ausgeführt sein, wie in 8 veranschaulicht ist. Hierbei ist die Polysilizium-Kontaktstruktur 24 (25) von der Gate-Elektrode 22 und der p-GaN-Schicht 17 mittels der Isolierschicht 31 elektrisch isoliert. Im Bauteil 51 können die in 2 bis 8 veranschaulichten Querschnittsstrukturen als Streifen- oder hexagonale Form in der Längsrichtung (in der Zeichenebene) senkrecht zur Schnittdarstellung fortgeführt sein. In dieser Streifen- oder hexagonalen Form ist es optional bzw. nicht zwingend erforderlich, dass jeder Abschnitt jeder FET-Zelle in der Längsrichtung eine Body-Dioden-Kontaktstruktur 24 aufweist. Es kann ausreichend sein, in einzelnen Abschnitten entsprechende Body-Dioden-Kontaktstrukturen 24 bereitzustellen. In der Aufsicht in 9 ist eine Ausführungsform in Streifenform gezeigt, in welcher die Body-Dioden-Kontaktstrukturen 24 sowohl im Gate-Graben, als auch abschnittsweise anstelle der Abschirmstruktur eingebracht sind. Es ist auch möglich die Body-Dioden-Kontaktstruktur 24 abschnittsweise in der Längsrichtung über die gesamte Breite einer FET-Zelle auszuführen, wie in 10 veranschaulicht ist. In diesem Falle wechseln sich in der Längsrichtung FET-Zellen, welche keine Body-Dioden-Kontaktstruktur 24 aufweisen ab mit FET-Zellen, welche ausschließlich die Body-Dioden-Kontaktstruktur 24 aufweisen, und in welchen beispielsweise die erste und zweite Halbleiterschicht 13, 14, die III-V-Heterostruktur 15/16 und die Schicht 17 mindestens teilweise oder vollständig entfernt wurden. Hierdurch können Anforderungen an die lithographischen Prozesse reduziert werden.
  • 11 zeigt ein Ablaufdiagramm eines Verfahrens 200 zum Herstellen eines vertikalen Feldeffekttransistors gemäß verschiedenen Ausführungsformen. Das Verfahren 200 weist auf: Ausbilden 210 einer ersten Halbleiterschicht 13, die einen p-Leitfähigkeitstyp aufweist, auf oder über einem Driftbereich 12; Ausbilden 230 einer Graben-Struktur 50, die die erste Halbleiterschicht 13 vertikal durchdringt, wobei die Graben-Struktur 50 mit mindestens einer Seitenwand ausgebildet wird, an der ein Feldeffekttransistor FET-Kanalbereich ausgebildet wird, wobei der FET-Kanalbereich eine III-V-Heterostruktur 15/16 zum Ausbilden eines zweidimensionalen Elektronengases an einer Grenzfläche der III-V-Heterostruktur 15/16 aufweist; und Ausbilden 240 einer Source-/Drain-Elektrode 21, die mit der III-V-Heterostruktur 15/16 elektrisch leitfähig verbunden wird; und Ausbilden 250 einer Kontaktstruktur 24, 25 zumindest teilweise auf oder über dem Driftbereich 12, welche zumindest mit dem Driftbereich 12 einen Schottky- oder Hetero-Kontakt ausbildet, wobei die Kontaktstruktur 24 mit der Source-/Drain-Elektrode 21 elektrisch leitfähig verbunden wird, und wobei zumindest der Bereich vertikal zwischen der Kontaktstruktur 24, 25 und dem Driftbereich 12 frei bleibt von der ersten Halbleiterschicht 13.
  • Optional kann eine zweite Halbleiterschicht 14, die elektrisch isolierend ist, auf der ersten Halbleiterschicht 13 ausgebildet werden. Die Graben-Struktur 50 kann die erste Halbleiterschicht 13 und die zweite Halbleiterschicht 14 vertikal durchdringen. Zumindest der Bereich vertikal zwischen der Kontaktstruktur 24, 25 und dem Driftbereich 12 kann frei sein von der ersten Halbleiterschicht 13 und der zweiten Halbleiterschicht 14.
  • Die beschriebenen und in den Figuren gezeigten Ausführungsformen sind nur beispielhaft gewählt. Unterschiedliche Ausführungsformen können vollständig oder in Bezug auf einzelne Merkmale miteinander kombiniert werden. Auch kann eine Ausführungsform durch Merkmale einer weiteren Ausführungsform ergänzt werden. Ferner können beschriebene Verfahrensschritte wiederholt sowie in einer anderen als in der beschriebenen Reihenfolge ausgeführt werden. Insbesondere ist die Erfindung nicht auf das angegebene Verfahren beschränkt.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 9184286 B2 [0005]
  • Zitierte Nicht-Patentliteratur
    • Zhu et al. („Vertical GaN Power Transistor With Intrinsic Reverse Conduction and Low Gate Charge for High-Performance Power Conversion“ IEEE Journal of Emerging and Selected Topics in Power Electronics, Vol. 7, No. 3, DOI: 10.1109/JESTPE.2019.2903828) [0005]

Claims (13)

  1. Vertikaler Feldeffekttransistor (10), aufweisend: eine erste Halbleiterschicht (13), die einen p-Leitfähigkeitstyp aufweist, auf oder über einem Driftbereich (12); eine Graben-Struktur (50), die die erste Halbleiterschicht (13) vertikal durchdringt, wobei die Graben-Struktur (50) mindestens eine Seitenwand aufweist, an der ein Feldeffekttransistor (FET)-Kanalbereich ausgebildet ist, wobei der FET-Kanalbereich eine III-V-Heterostruktur (15/16) zum Ausbilden eines zweidimensionalen Elektronengases an einer Grenzfläche der III-V-Heterostruktur (15/16) aufweist; eine Source-/Drain-Elektrode (21), die mit der III-V-Heterostruktur (15/16) elektrisch leitfähig verbunden ist; und eine Kontaktstruktur (24, 25) zumindest teilweise auf oder über dem Driftbereich (12), welche zumindest mit dem Driftbereich (12) einen Schottky- oder Hetero-Kontakt ausbildet, wobei die Kontaktstruktur (24, 25) mit der Source-/Drain-Elektrode (21) elektrisch leitfähig verbunden ist, und wobei zumindest der Bereich vertikal zwischen der Kontaktstruktur (24, 25) und dem Driftbereich (12) frei ist von der ersten Halbleiterschicht (13).
  2. Vertikaler Feldeffekttransistor (10) gemäß Anspruch 1, wobei die Kontaktstruktur (24, 25) auf der III-V-Heterostruktur (15/16) ausgebildet ist.
  3. Vertikaler Feldeffekttransistor (10) gemäß Anspruch 1, wobei die Kontaktstruktur (24, 25) direkt auf dem Driftbereich (12) ausgebildet ist.
  4. Vertikaler Feldeffekttransistor (10) gemäß einem der Ansprüche 1 bis 3, wobei die Kontaktstruktur (24, 25) lateral neben der Graben-Struktur (50) ausgebildet ist.
  5. Vertikaler Feldeffekttransistor (10) gemäß einem der Ansprüche 1 bis 4, ferner aufweisend eine Abschirmstruktur (18), die einen p-Leitfähigkeitstyp aufweist, wobei die Abschirmstruktur (18) mit der Source-/Drain-Elektrode (21) elektrisch leitfähig verbunden ist und wobei sich die Abschirmstruktur (18) weiter in Richtung des Driftbereiches (12) oder in den Driftbereich (12) erstreckt als die III-V-Heterostruktur (15/16); und wobei die Kontaktstruktur (24, 25) lateral zwischen der Graben-Struktur (50) und der Abschirmstruktur (18) ausgebildet ist.
  6. Vertikaler Feldeffekttransistor (10) gemäß einem der Ansprüche 1 bis 3, wobei die Graben-Struktur (50) eine erste Seitenwand und eine zweite Seitenwand aufweist, die einen Boden umfassen, wobei die Kontaktstruktur (24, 25) über dem Boden und/oder einer der ersten und zweiten Seitenwand auf der III-V-Heterostruktur (15/16) ausgebildet ist.
  7. Vertikaler Feldeffekttransistor (10) gemäß Anspruch 6, ferner aufweisend eine Isolierschicht (31) und eine Gate-Elektrode (22) auf oder über der III-V-Heterostruktur (15/16), wobei die Isolierschicht (31) zwischen der Kontaktstruktur (24, 25) und der Gate-Elektrode (22) ausgebildet ist.
  8. Vertikaler Feldeffekttransistor (10) gemäß einem der Ansprüche 1 bis 7, wobei die Graben-Struktur (50) in einer Längsrichtung, senkrecht zur vertikalen Richtung, eine Streifen-Form oder hexagonale Form aufweist, und wobei die Kontaktstruktur (24, 25) in der Längsrichtung eine Säulen-Querschnittsform aufweist; oder wobei die Kontaktstruktur (24, 25) eine Streifen-Form aufweist, die sich lateral über die Breite des vertikalen Feldeffekttransistors (10) erstreckt.
  9. Vertikaler Feldeffekttransistor (10) gemäß einem der Ansprüche 1 bis 8, wobei die Kontaktstruktur (24) Teil einer Schottky-Diode ist, oder wobei die Kontaktstruktur (25) Teil einer Hetero-Diode ist und vorzugsweise Poly-Silizium aufweist oder daraus gebildet ist.
  10. Vertikaler Feldeffekttransistor (10) gemäß einem der Ansprüche 1 bis 9, ferner aufweisend: eine zweite Halbleiterschicht (14), die elektrisch isolierend ist, auf der ersten Halbleiterschicht (13), wobei die Graben-Struktur (50) die erste Halbleiterschicht (13) und die zweite Halbleiterschicht (14) vertikal durchdringt, und wobei zumindest der Bereich vertikal zwischen der Kontaktstruktur (24, 25) und dem Driftbereich (12) frei ist von der ersten Halbleiterschicht (13) und der zweiten Halbleiterschicht (14).
  11. Bauelement (51) aufweisend: einen ersten vertikalen Feldeffekttransistor (10a) und einen zweiten vertikalen Feldeffekttransistor (10b), die jeweils aufweisen: eine erste Halbleiterschicht (13), die einen p-Leitfähigkeitstyp aufweist, auf oder über einem Driftbereich (12); eine Graben-Struktur (50), die die erste Halbleiterschicht (13) vertikal durchdringt, wobei die Graben-Struktur (50) mindestens eine Seitenwand aufweist, an der ein Feldeffekttransistor (FET)-Kanalbereich ausgebildet ist, wobei der FET-Kanalbereich eine III-V-Heterostruktur (15/16) zum Ausbilden eines zweidimensionalen Elektronengases an einer Grenzfläche der III-V-Heterostruktur (15/16) aufweist; und eine Source-/Drain-Elektrode (21), die mit der III-V-Heterostruktur (15/16) elektrisch leitfähig verbunden ist; das Bauelement (51) ferner aufweisend eine Kontaktstruktur (24, 25) zumindest teilweise auf oder über dem Driftbereich (12), wobei die Kontaktstruktur (24, 25) lateral zwischen der Graben-Struktur (50) des ersten vertikalen Feldeffekttransistors (10a) und der Graben-Struktur (50) des zweiten vertikalen Feldeffekttransistors (10b) ausgebildet ist und mit der Source-/Drain-Elektrode (21) mindestens eines des ersten und zweiten vertikalen Feldeffekttransistors (10a, 10b) elektrisch leitfähig verbunden ist, wobei zumindest der Bereich vertikal zwischen der Kontaktstruktur (24, 25) und dem Driftbereich (12) frei ist von der ersten Halbleiterschicht (13).
  12. Bauelement (51) gemäß Anspruch 11, wobei der erste und zweite vertikale Feldeffekttransistor (10a, 10b) ferner jeweils eine Abschirmstruktur (18) aufweisen, die einen p-Leitfähigkeitstyp aufweist und mit der Source-/Drain-Elektrode (21) des entsprechenden vertikalen Feldeffekttransistors (10a, 10b) elektrisch leitfähig verbunden ist, wobei sich die Abschirmstruktur (18) weiter in Richtung des Driftbereiches (12) oder in den Driftbereich (12) erstreckt als die III-V-Heterostruktur (15/16) des entsprechenden vertikalen Feldeffekttransistors (10); und wobei die Kontaktstruktur (24, 25) lateral zwischen der Abschirmstruktur (18) des ersten vertikalen Feldeffekttransistors (10a) und der Abschirmstruktur (18) des zweiten vertikalen Feldeffekttransistors (10b) ausgebildet ist.
  13. Verfahren (200) zum Herstellen eines vertikalen Feldeffekttransistors (10), das Verfahren aufweisend: Ausbilden (210) einer ersten Halbleiterschicht (13), die einen p-Leitfähigkeitstyp aufweist, auf oder über einem Driftbereich (12); Ausbilden (230) einer Graben-Struktur (50), die die erste Halbleiterschicht (13) vertikal durchdringt, wobei die Graben-Struktur (50) mit mindestens einer Seitenwand ausgebildet wird, an der ein Feldeffekttransistor (FET)-Kanalbereich ausgebildet wird, wobei der FET-Kanalbereich eine III-V-Heterostruktur (15/16) zum Ausbilden eines zweidimensionalen Elektronengases an einer Grenzfläche der III-V-Heterostruktur (15/16) aufweist; und Ausbilden (240) einer Source-/Drain-Elektrode (21), die mit der III-V-Heterostruktur (15/16) elektrisch leitfähig verbunden wird; und Ausbilden (250) einer Kontaktstruktur (24, 25) zumindest teilweise auf oder über dem Driftbereich (12), welche zumindest mit dem Driftbereich (12) einen Schottky- oder Hetero-Kontakt ausbildet, wobei die Kontaktstruktur (24, 25) mit der Source-/Drain-Elektrode (21) elektrisch leitfähig verbunden wird, und wobei zumindest der Bereich vertikal zwischen der Kontaktstruktur (24, 25) und dem Driftbereich (12) frei bleibt von der ersten Halbleiterschicht (13).
DE102020202034.5A 2020-02-18 2020-02-18 Vertikaler Feldeffekttransistor, Verfahren zum Herstellen desselben und Bauelement aufweisend vertikale Feldeffekttransistoren Pending DE102020202034A1 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE102020202034.5A DE102020202034A1 (de) 2020-02-18 2020-02-18 Vertikaler Feldeffekttransistor, Verfahren zum Herstellen desselben und Bauelement aufweisend vertikale Feldeffekttransistoren
CN202180015357.5A CN115136320A (zh) 2020-02-18 2021-02-15 垂直场效应晶体管、用于制造其的方法以及具有垂直场效应晶体管的构件
US17/799,587 US20230065808A1 (en) 2020-02-18 2021-02-15 Vertical field-effect transistor, method for producing a vertical field-effect transistor and component having vertical field-effect transistors
JP2022549447A JP2023513840A (ja) 2020-02-18 2021-02-15 縦型電界効果トランジスタ、それを製造するための方法、および縦型電界効果トランジスタを有するデバイス
PCT/EP2021/053597 WO2021165184A1 (de) 2020-02-18 2021-02-15 Vertikaler feldeffekttransistor, verfahren zum herstellen desselben und bauelement aufweisend vertikale feldeffekttransistoren
EP21706209.0A EP4107785A1 (de) 2020-02-18 2021-02-15 Vertikaler feldeffekttransistor, verfahren zum herstellen desselben und bauelement aufweisend vertikale feldeffekttransistoren

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102020202034.5A DE102020202034A1 (de) 2020-02-18 2020-02-18 Vertikaler Feldeffekttransistor, Verfahren zum Herstellen desselben und Bauelement aufweisend vertikale Feldeffekttransistoren

Publications (1)

Publication Number Publication Date
DE102020202034A1 true DE102020202034A1 (de) 2021-08-19

Family

ID=74666695

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020202034.5A Pending DE102020202034A1 (de) 2020-02-18 2020-02-18 Vertikaler Feldeffekttransistor, Verfahren zum Herstellen desselben und Bauelement aufweisend vertikale Feldeffekttransistoren

Country Status (6)

Country Link
US (1) US20230065808A1 (de)
EP (1) EP4107785A1 (de)
JP (1) JP2023513840A (de)
CN (1) CN115136320A (de)
DE (1) DE102020202034A1 (de)
WO (1) WO2021165184A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117650175A (zh) * 2024-01-30 2024-03-05 深圳市冠禹半导体有限公司 一种垂直型GaN HEMT半导体器件及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110204381A1 (en) 2009-07-30 2011-08-25 Sumitomo Electric Industries, Ltd. Semiconductor device and method for manufacturing same
US20120319127A1 (en) 2011-06-20 2012-12-20 The Regents Of The University Of California Current aperture vertical electron transistors with ammonia molecular beam epitaxy grown p-type gallium nitride as a current blocking layer
US9184286B2 (en) 2011-02-02 2015-11-10 Rohm Co., Ltd. Semiconductor device having a breakdown voltage holding region

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6754782B2 (ja) * 2016-02-12 2020-09-16 パナソニック株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110204381A1 (en) 2009-07-30 2011-08-25 Sumitomo Electric Industries, Ltd. Semiconductor device and method for manufacturing same
US9184286B2 (en) 2011-02-02 2015-11-10 Rohm Co., Ltd. Semiconductor device having a breakdown voltage holding region
US20120319127A1 (en) 2011-06-20 2012-12-20 The Regents Of The University Of California Current aperture vertical electron transistors with ammonia molecular beam epitaxy grown p-type gallium nitride as a current blocking layer

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Zhu et al. („Vertical GaN Power Transistor With Intrinsic Reverse Conduction and Low Gate Charge for High-Performance Power Conversion" IEEE Journal of Emerging and Selected Topics in Power Electronics, Vol. 7, No. 3, DOI: 10.1109/JESTPE.2019.2903828)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117650175A (zh) * 2024-01-30 2024-03-05 深圳市冠禹半导体有限公司 一种垂直型GaN HEMT半导体器件及其制造方法
CN117650175B (zh) * 2024-01-30 2024-04-09 深圳市冠禹半导体有限公司 一种垂直型GaN HEMT半导体器件及其制造方法

Also Published As

Publication number Publication date
JP2023513840A (ja) 2023-04-03
US20230065808A1 (en) 2023-03-02
EP4107785A1 (de) 2022-12-28
CN115136320A (zh) 2022-09-30
WO2021165184A1 (de) 2021-08-26

Similar Documents

Publication Publication Date Title
DE102016114496B4 (de) Halbleitervorrichtung, Transistoranordnung und Herstellungsverfahren
DE102013022570B4 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE102012107523B4 (de) HEMT mit integrierter Diode mit niedriger Durchlassspannung
DE102009028555B4 (de) Transistor
DE102012217626B4 (de) Halbleiterbauelement mit selbstladenden Feldelektroden
DE112016003510T5 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE102015114791A1 (de) Transistor mit einer hohen Elektronenbeweglichkeit, der eine vergrabene Feldplatte aufweist
DE112011104322T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102016113735A1 (de) Durchschlagfestes HEMT-Substrat und Bauelement
DE102019111308A1 (de) Siliziumcarbid halbleiterbauelement
DE112017002778T5 (de) Mehrstufige Oberflächenpassivierungsstrukturen und Verfahren zu deren Herstellung
DE102018103849B4 (de) Siliziumcarbid-Halbleiterbauelement mit einer in einer Grabenstruktur ausgebildeten Gateelektrode
DE112011103470T5 (de) Halbleiterbauelement und Verfahren zum Herstellen desselben
DE102011056956A1 (de) Halbleitervorrichtung mit Diode
DE102017216923A1 (de) Halbleitervorrichtung
DE112016006723T5 (de) Halbleitereinrichtung
DE102018118875B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112018005908T5 (de) Halbleiterbauteil
DE102019130376A1 (de) Siliziumcarbid-vorrichtung mit schottky-kontakt
DE102014113746A1 (de) Transistorbauelement mit einer feldelektrode
DE102013107123A1 (de) Ladungskompensations-Halbleitervorrichtung
DE102020202034A1 (de) Vertikaler Feldeffekttransistor, Verfahren zum Herstellen desselben und Bauelement aufweisend vertikale Feldeffekttransistoren
DE102009000135B4 (de) Halbleiterbauelement mit Schottkyzonen in einer Driftzone und Herstellungsverfahren
DE112021001221T5 (de) Iii-nitrid-transistor mit einer deckschicht für hochfrequenz-operation
EP4049317A1 (de) Vertikaler feldeffekttransistor und verfahren zum ausbilden desselben

Legal Events

Date Code Title Description
R163 Identified publications notified