JP2014513424A - 凹部終端構造及び凹部終端構造を含む電子デバイスを製作する方法 - Google Patents

凹部終端構造及び凹部終端構造を含む電子デバイスを製作する方法 Download PDF

Info

Publication number
JP2014513424A
JP2014513424A JP2014503928A JP2014503928A JP2014513424A JP 2014513424 A JP2014513424 A JP 2014513424A JP 2014503928 A JP2014503928 A JP 2014503928A JP 2014503928 A JP2014503928 A JP 2014503928A JP 2014513424 A JP2014513424 A JP 2014513424A
Authority
JP
Japan
Prior art keywords
region
electronic device
recessed
schottky
drift region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014503928A
Other languages
English (en)
Other versions
JP5990255B2 (ja
Inventor
チンチュン チャン
ジェイソン ヘニング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of JP2014513424A publication Critical patent/JP2014513424A/ja
Application granted granted Critical
Publication of JP5990255B2 publication Critical patent/JP5990255B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

電子デバイスは、ドリフト領域と、ドリフト領域の表面上のショットキー接点と、ショットキー接点に隣接するドリフト領域内のエッジ終端構造とを含む。エッジ終端構造は、ドリフト領域の表面から約０．５ミクロンとすることができる距離ｄだけ窪んだ凹部領域を含む。
【選択図】図５Ａ

Description

本発明は、マイクロ電子デバイスに関し、より具体的には、マイクロ電子デバイスのためのエッジ終端に関する。
高電圧シリコンカーバイド（ＳｉＣ）デバイスは、高電圧を扱うことができ、かつその活性領域のサイズに応じて約１００アンペア又はそれよりも大きい電流を扱うことができる。高電圧ＳｉＣデバイスは、特に、電力の調整、分配、及び制御の分野でいくつかの重要な用途を有する。
従来型の電力デバイス構造は、ドリフト領域として機能するｎエピタキシャル層がその上に形成されたｎ型ＳｉＣ基板を有する。このデバイスは、このｎ層上のｐｎ及び／又はショットキー接合を典型的に含み、これは、逆バイアス方向の電圧を遮断し、かつ順方向バイアス方向の電流フローを与えるための主接合として機能する。イオン注入によって典型的に形成されるｐ型接合終端拡張（ＪＴＥ）領域は、主接合を取り囲むことができる。ＪＴＥ領域を形成するのに使用されるインプラントは、アルミニウム、ホウ素、又は他の適切なｐ型ドーパントとすることができる。接合終端領域の目的は、ショットキー接合のエッジでの電界集中を低減又は防止し、かつ空乏領域がデバイスの表面と相互作用することを低減又は防止することである。表面効果は、空乏領域が不均一に拡がる原因になる可能性があり、これは、デバイスの降伏電圧に悪影響を及ぼす場合がある。他の終端技術は、表面効果によってより強く影響を受ける場合があるガードリング及びフローティングフィールドリングを含む。チャンネルストップ領域も、デバイスのエッジまでの空乏領域の拡張を防止／低減するために窒素又はリンのようなｎ型ドーパントの注入によって形成することができる。
接合終端拡張（ＪＴＥ）に加えて、多重フローティングガードリング（ＭＦＧＲ）及びフィールドプレート（ＦＰ）は、高電圧シリコンカーバイドデバイスに一般的に使用される終端方式である。別の従来型エッジ終端技術は、メサエッジ終端である。
フィールドプレート終端もデバイスのエッジ終端のための従来型の技術であり、対費用効果が高い場合がある。従来型フィールドプレートデバイスにおいて、高電界は、金属フィールドプレートの下の酸化物層によって支持される。この技術は、半導体における最高電界が比較的低いシリコンデバイスに対して良好に機能する。しかし、ＳｉＣデバイスにおいては、遮断状態での電界は非常に高く（〜２ＭＶ／ｃｍ）、これは、酸化物−半導体インタフェースでは２．５倍に増大する。これは、非常に高い酸化物電界をもたらし、かつ長期信頼性の問題を引き起こす場合がある。従って、フィールドプレート終端は、ＳｉＣデバイスでの使用には不適な場合がある。
ＪＴＥに加えた多重フローティングガードリングの使用は、インプラント投与量変動に対するＪＴＥの感度を低減するための技術として提案された。Ｋｉｎｏｓｈｉｔａ他著「ガードリング支援型ＲＥＳＵＲＦ：ＳｉＣ電力デバイスのための安定で高い降伏電圧を与える新規な終端構造」，「Ｔｅｃｈ．Ｄｉｇｅｓｔ ｏｆ ＩＳＰＳＤ’０２」、ｐｐ．２５３−２５６を参照することができる。Ｋｉｎｏｓｈｉｔａ他は、こうした技術がインプラント投与量変動に対する感度を低減したことを報告した。しかし、ガードリングがＪＴＥの内側エッジとＪＴＥの外側の両方に追加されるので、終端のために利用される面積は、ＪＴＥ単独の面積の殆ど３倍まで増大した。
従来型ＪＴＥ終端式ショットキーダイオードが図１に示されている。図示のように、ショットキーダイオード１０は、ｎ＋基板１４上のｎドリフト層１２を含む。図１は、ショットキーダイオード構造の半分を示し、この構造は、鏡像部分（図示せず）を含むことができる。アノードショットキー接点２３がドリフト層１２上にあり、カソード接点２５がｎ＋基板１４上にある。複数のＪＴＥゾーン２０Ａ、２０Ｂ、２０Ｃを含む接合終端拡張（ＪＴＥ）領域２０が、ショットキー接点２３に隣接してｎドリフト層１２内に与えられる。ＪＴＥゾーン２０Ａ、２０Ｂ、２０Ｃは、ショットキー接合からの距離に伴って段階的に外側の方向に低下する電荷のレベルを有することができるｐ型領域である。３つのＪＴＥゾーン２０Ａ、２０Ｂ、２０Ｃが示されているが、より多く又は少ないＪＴＥゾーンを与えることができる。
ＪＴＥゾーン２０Ａ、２０Ｂ、２０Ｃは、ｎドリフト層１２へのイオンの連続注入によって形成することができる。しかし、こうした注入は、複数のマスク及び注入段階を必要とし、製造の複雑性及び経費を増大させる。これは、ＪＴＥゾーンの数が増加する時に悪化する場合がある。更に、こうした手法によって与えられる段階的ドープ勾配は、理想的終端を与えない場合がある。
ＳｉＣショットキーダイオードの付加的な従来型終端は、Ｓｉｎｇｈ他著「低漏れ高収量４Ｈ−ＳｉＣショットキーダイオードにおける平面状終端」，ＩＳＰＳＤ’９７、ｐｐ．１５７−１６０に説明されている。ＳｉＣショットキー障壁ダイオードのためのｐ型エピタキシガードリング終端は、Ｕｅｎｏ他著「高電圧ＳｉＣショットキー障壁ダイオードのためのガードリング終端」，「ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ」、第１６巻、第７号、７月、１９９５，ｐｐ．３３１−３３２に説明されている。更に、他の終端技術は、「電圧吸収エッジを有するｐｎ接合を含むＳｉＣ半導体デバイス」という名称の公開ＰＣＴ出願番号ＷＯ ９７／０８７５４に説明されている。
別の種類の接合終端は、本発明の出願人に譲渡された米国特許第７，０２６，６５０号明細書に開示されており、その開示内容は、完全に説明されたものとして本明細書に引用により組み込まれている。
ガードリング終端を有する接合障壁ショットキー（ＪＢＳ）ダイオードが図２及び図３に示されている。図２は、ガードリングエッジ終端を有する接合障壁ショットキーダイオード３０の断面図であり、図３は、ショットキー接点を除いた接合障壁ショットキーダイオード３０の平面図である。ＪＢＳダイオードの構造は、融合ｐｎ接合ショットキー（ＭＰＳ）ダイオードの構造に類似していることが理解されるであろうが、デバイスの作動は、順方向導通モードにおいて僅かに異なっている。本明細書におけるＪＢＳダイオード構造への参照は、類似のＭＰＳ構造を参照することも意図している。
デバイス３０は、シリコンカーバイド基板１４を含む。基板は、第１の導電型を有するドーパントでドープすることができ、かつ２Ｈ、４Ｈ、６Ｈ、３Ｃ、及び／又は１５Ｒのポリタイプを有することができる。
デバイス３０は、第１の導電型の低濃度ドープドリフト層１２を含む。ショットキー接点３４が、ドリフト層１２と共にショットキー障壁接合を形成する。カソード接点４６が、ｎ型基板１４上にある。
ガードリング構造が、ショットキー接点３４とドリフト層１２の間のショットキー接合に隣接するドリフト層１２にあたえられ、かつその下方に延びている。ガードリング構造は、デバイスの活性領域（すなわち、ショットキー接合を含む領域）の周りの同心リングを形成する第２の導電型の複数のガードリング３８を含む。ガードリング３８は、例えば、イオン注入によって形成することができる。ガードリング形成は、２００６年４月１１日に付与された「シリコンカーバイドデバイスのための多重フローティングガードリングエッジ終端」という名称の米国特許第７，０２６，６５０号明細書、及び２００６年６月８日に公開された「シリコンカーバイドデバイスのためのエッジ終端構造及びそれを組み込むシリコンカーバイドデバイスの製造方法」という名称の米国特許公開第２００６／０１１８７９２号明細書に詳細に説明されており、これらは、本発明の出願人に譲渡され、引用によって本明細書に組み込まれている。
この構造内には、ドリフト層１２の表面でガードリング３８の間に与えられる第２の導電型の低ドープ領域３６も含まれる。低ドープ領域３６は、最外側ガードリング３８の外側に拡張することができ、ガードリングが延びる深さよりも浅い深さであるドリフト層１２内の深さに形成することができる。一部の実施形態において、低ドープ領域３６は、例えば、先に参照した米国特許第７，０２６，６５０号明細書及び米国特許公開第２００６／０１１８７９２号明細書に説明されているように表面電荷補償領域を与える。一部の実施形態において、低ドープ領域は、例えば、米国特許第７，０２６，６５０号明細書及び米国特許公開第２００６／０１１８７９２号明細書に説明されているようにドリフト層の表面上の表面電界軽減（ＲＥＳＵＲＦ）領域を与えることができる。低ドープ領域３６は、隣接するガードリング３８の間に完全又は不完全に拡張することができる。更に、低ドープ領域３６は、ドリフト層１２内にガードリング３８よりも深く又は浅く拡張することができる。
デバイス３０は、基板１４の反対側のドリフト層１２の表面上の第２の導電型の複数の接合障壁領域４２を更に含む。接合障壁領域４２は、イオン注入によって形成することができる。一部の実施形態において、接合障壁領域４２は、本発明の出願人に譲渡され、その開示内容が本明細書において引用により組み込まれている米国特許公開第２００６／０２５５４２３号明細書に示す構造を有することができる。
ショットキーダイオードは、本発明の出願人に譲渡され、その開示内容が本明細書において引用により組み込まれている米国特許公開第２００９／０２８９２６２号明細書、第２００８／００２９８３８号明細書、米国特許第７，７２８，４０２号明細書、及び／又は米国特許公開第２００９／０２８９２６２号明細書に示す構造を有することができる。
ショットキー接点３４は、接合障壁領域４２に接触する。デバイスに逆方向バイアスが印加された時に、接合障壁領域４２とドリフト層１２の間のｐｎ接合に発生した空乏領域が逆方向バイアスに耐え、それによってショットキー接合が保護される。
ＷＯ ９７／０８７５４ 米国特許第７，０２６，６５０号明細書 米国特許公開第２００６／０１１８７９２号明細書 米国特許公開第２００６／０２５５４２３号明細書 米国特許公開第２００９／０２８９２６２号明細書 米国特許公開第２００８／００２９８３８号明細書 米国特許第７，７２８，４０２号明細書
Ｋｉｎｏｓｈｉｔａ他著「ガードリング支援型ＲＥＳＵＲＦ：ＳｉＣ電力デバイスのための安定で高い降伏電圧を与える新規な終端構造」，「Ｔｅｃｈ．Ｄｉｇｅｓｔ ｏｆ ＩＳＰＳＤ’０２」、ｐｐ．２５３−２５６ Ｓｉｎｇｈ他著「低漏れ高収量４Ｈ−ＳｉＣショットキーダイオードにおける平面状終端」，ＩＳＰＳＤ’９７、ｐｐ．１５７−１６０ Ｕｅｎｏ他著「高電圧ＳｉＣショットキー障壁ダイオードのためのガードリング終端」，「ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ」、第１６巻、第７号、７月、１９９５，ｐｐ．３３１−３３２
半導体電力デバイスは、高レベルの電圧及び／又は電流を遮断し（逆方向遮断状態において）又は通過させる（順方向作動状態において）ように設計される。例えば、逆方向遮断状態において、半導体電力デバイスは、数百から数千ボルトの電位に耐えることができる。しかし、高い逆電圧では、半導体電力デバイスは、デバイスを通って何らかの電流を流し始める場合がある。「漏れ電流」として説明されるこの電流は、極めて望ましくないと考えられる。漏れ電流は、典型的にドリフト層のドーピング及び厚みの関数であるデバイスの設計電圧遮断機能を超えて逆電圧が増大した時に流れ始める場合がある。しかし、漏れ電流は、デバイスのエッジ終端及び／又は主接合の故障のような他の理由で発生する可能性がある。
一部の実施形態による電子デバイスは、ドリフト領域と、ドリフト領域の表面上のショットキー接点と、ショットキー接点に隣接するドリフト領域内のエッジ終端とを含む。エッジ終端は、ドリフト層の表面から距離ｄだけ窪んだ凹部領域と凹部領域内のエッジ終端構造とを含む。
電子デバイスは、ドリフト領域の表面上のショットキー接点と接触する複数のドープ領域を更に含むことができ、ドリフト領域は、第１の導電型を有し、複数のドープ領域は、第１の導電型と逆の第２の導電型を有する。距離ｄは、約０．２ミクロンから約１ミクロンとすることができる。一部の実施形態において、距離ｄは、約０．４ミクロンから約０．８ミクロンとすることができ、かつ一部の実施形態において、距離ｄは、約０．５ミクロンとすることができる。
エッジ終端構造は、凹部領域の表面上のガードリングを含むことができる。エッジ終端構造は、凹部領域の表面上の低ドープ領域を更に含むことができる。低ドープ領域とガードリング構造は、ドリフト領域の第１の導電性と逆の第２の導電性を有することができる。
電子デバイスは、活性領域と凹部領域の間の側壁を更に含むことができ、ショットキー接点に隣接して側壁の基部には、ガードリングを位置付けることができる。
距離ｄは、ドリフト領域の表面からドリフト領域内への接合障壁ショットキー領域の深さよりも大きい場合がある。
ドリフト領域は、シリコンカーバイドを含むことができる。特定の実施形態において、ドリフト領域は、２Ｈ、４Ｈ、６Ｈ、及び／又は１５Ｒのポリタイプを有するシリコンカーバイドを含むことができる。
一部の実施形態による電子デバイスは、７８０ｍＪ／ｃｍ2よりも大きいアバランシェ定格を有する。アバランシェ定格は、ＶBR×ＩR×ｔpulse／活性領域面積として定義することができ、式中、ＶBRは、デバイスの降伏電圧であり、ＩRは、デバイスの逆方向定格電流であり、ｔpulseは、デバイス故障が生じる電流パルスの最低持続時間である。一部の実施形態において、アバランシェ定格は、１０００ｍＪ／ｃｍ2よりも大きい場合がある。更に別の実施形態において、アバランシェ定格は、１２００ｍＪ／ｃｍ2よりも大きい場合がある。更に別の実施形態において、アバランシェ定格は、１５００ｍＪ／ｃｍ2よりも大きい場合がある。
一部の実施形態による電子デバイスは、理論アバランシェ降伏電圧よりも１００Ｖ低い電圧未満である漏れ電圧を有し、ここで漏れ電圧は、少なくとも１００μＡ／ｃｍ2の漏れ電流が生じるデバイスへの逆電圧として定義される。一部の実施形態において、電子デバイスは、デバイスの理論アバランシェ降伏電圧よりも２５Ｖ低い電圧未満である漏れ電圧を有することができる。
一部の実施形態による電子デバイスは、第１の導電型を有するドリフト領域と、ドリフト領域の表面上で第１の導電型と逆の第２の導電型を有する第１の領域を含む活性領域と、電子デバイスが逆方向にバイアスされた時に電圧に耐えるように構成された活性領域と第１の領域の間のｐｎ接合と、活性領域に隣接するドリフト領域内のエッジ終端とを含む。エッジ終端は、ドリフト領域の表面から距離ｄだけ窪んだ凹部領域と、凹部領域内のエッジ終端構造とを含む。エッジ終端構造は、ガードリングを含むことができる。
エッジ終端構造は、凹部領域での低ドープ領域を含むことができ、低ドープ領域及びガードリングは、ドリフト領域の第１の導電型と逆の第２の導電型を有する。
電子デバイスは、デバイスの理論アバランシェ降伏電圧よりも２５Ｖ低い電圧未満である漏れ電圧を有することができる。
電子デバイスは、ＭＯＳＦＥＴを含むことができ、複数のドープ領域は、デバイスの単位セルを定めるウェルを含むことができる。
電子デバイスは、ショットキーダイオードを含むことができ、複数のドープ領域は、逆電圧がデバイスに印加された時に電圧に耐えるように構成された接合障壁領域を含むことができる。
一部の実施形態によるショットキーダイオードは、シリコンカーバイドドリフト領域と、シリコンカーバイドドリフト領域上のショットキー接点と、ショットキー接点を取り囲むシリコンカーバイドドリフト層内のエッジ終端構造とを含む。エッジ終端構造は、デバイスに逆方向バイアスが印加された時に、ショットキー接点の逆方向降伏の前にアバランシェ降伏が発生するように構成される。
一部の実施形態による半導体デバイスの形成の方法は、半導体層を与える段階と、半導体層内にメサを定める半導体層内に凹部領域を与える段階であって、メサが、凹部領域の床面から垂直方向にオフセットした水平メサ表面を含む前記凹部領域を与える段階と、凹部領域内に接合終端構造を与える段階と、メサ表面上に金属接点を与える段階とを含む。
接合終端構造を与える段階は、半導体層の凹部領域内にドーパントイオンを注入して半導体層の凹部領域の表面に表面電荷補償領域を形成する段階を含むことができる。
接合終端構造を与える段階は、半導体層の凹部領域内にガードリングを形成する段階を含むことができ、ガードリングは、表面電荷補償領域のドーパント濃度よりも高いドーパント濃度を有する。
本方法は、メサ表面上に金属接点を与える前に、メサ表面に隣接するドリフト層内に複数の接合障壁領域を与える段階を更に含むことができる。
メサ床面は、メサ表面から約０．５ミクロンの距離だけ垂直方向に離間することができる。
従来型接合終端拡張（ＪＴＥ）終端を有するＳｉＣショットキーを示す図である。 ガードリングエッジ終端を含む接合障壁ショットキーダイオードの断面図である。 ショットキー接点を除いた図２の接合障壁ショットキーダイオードの平面図である。 典型的なショットキーダイオードに関する逆電流に対する逆電圧の例示的なグラフを示す図である。 一部の実施形態によるガードリングエッジ終端を含む接合障壁ショットキーダイオードの断面図である。 一部の実施形態によるガードリングエッジ終端を含む接合障壁ショットキーダイオードの断面図である。 一部の実施形態によるショットキーダイオードに関する逆電流に対する逆電圧の例示的なグラフを示す図である。 ショットキー金属の周りの逆方向降伏を示す従来型接合障壁ショットキーダイオードの熱画像を示す図である。 実質的に均一な逆方向降伏を示す一部の実施形態による接合障壁ショットキーダイオードの熱画像を示す図である。 実質的に均一なアバランシェ降伏を示す一部の実施形態による接合障壁ショットキーダイオードの熱画像を示す図である。 一部の実施形態による接合障壁ショットキーダイオードの形成を示す図である。 一部の実施形態による接合障壁ショットキーダイオードの形成を示す図である。 一部の実施形態による接合障壁ショットキーダイオードの形成を示す図である。 一部の実施形態による凹部エッジ終端領域を含む電力ＭＯＳＦＥＴの平面図である。 一部の実施形態による凹部エッジ終端領域を含む電力ＭＯＳＦＥＴの一部分の詳細図である。 図１４ＡのＡ−Ａ’線に沿って取った一部の実施形態による凹部エッジ終端領域を含む電力ＭＯＳＦＥＴの一部分の断面図である。 更に別の実施形態による凹部エッジ終端領域を含む電力ＭＯＳＦＥＴの一部分の詳細図である。 図１５ＡのＢ−Ｂ’線に沿って取った更に別の実施形態による凹部エッジ終端領域を含む電力ＭＯＳＦＥＴの一部分の断面図である。
本発明の実施形態を示す添付図面を参照して本発明の実施形態をここでより完全に説明する。しかし、本発明は、多くの異なる形態に具現化することができ、本明細書に説明する実施形態に制限されると解釈すべきではない。むしろ、これらの実施形態は、本発明の開示が十分かつ完全になり、本発明の範囲を当業者に完全に伝えるように与えられている。同じ数字は、全体を通じて同様な要素を指している。
以下でより詳細に説明するように、本発明の実施形態は、ショットキーダイオード、接合障壁ショットキー（ＪＢＳ）ダイオード、融合ｐｎショットキー（ＭＰＳ）ダイオード、ＭＯＳＦＥＴ、絶縁ゲートバイポーラデバイス（ＩＧＢＴ）、ＭＯＳ制御サイリスタ、及び他のこうした半導体デバイスのような半導体デバイスのための改良されたエッジ終端を提供することができる。本発明の特定の実施形態は、シリコンカーバイド（ＳｉＣ）デバイスのためのエッジ終端を提供する。例えば、本発明の実施形態は、ＳｉＣショットキーダイオード、ＪＢＳダイオード、ＭＰＳダイオード、ＭＯＳＦＥＴ、ＩＧＢＴ、ＭＯＳ制御サイリスタ、及び他のこうしたＳｉＣデバイスのためのエッジ終端として利用することができる。
ＪＢＳショットキーダイオードに関する例示的な漏れ電流特性は図４に示されている。特に、図４は、一般的なショットキーダイオードに関する逆方向漏れ電流（ＩR）に対する逆電流（ＶR）の例示的な曲線５２である。図４のグラフにおいて、逆方向漏れ電流ＩRは、逆電圧の上昇に伴って増大する。逆方向漏れ電流が予め設定されたレベルＩ0に到達する逆電圧は、デバイスの定格降伏電圧と定義される。
ダイオードへの逆電圧が、臨界レベル、すなわち、理論アバランシェ降伏点（ＶAV）まで上昇すると、増大した電界は、半導体デバイス内部の原子それ自体のイオン化を開始し、アバランシェ降伏をもたらす。アバランシェ降伏が発生すると、逆電流は急激に増大する。アバランシェ降伏に起因する逆電流特性を示す例示的な曲線は、曲線５４で示されている。
一部の用途においては、過剰の逆電流又は電圧がデバイスに印加された時にアバランシェ降伏に耐えるように設計されることがデバイスに対して望ましい。アバランシェ降伏で存続することができるデバイスのためには、アバランシェ降伏が、デバイスの局所域ではなく、均一に発生することが望ましい。降伏が局所域で発生すると、デバイスを通過する電流が極めて不均一になる可能性があり、「ホットスポット」の形成を引き起こして、デバイスが過熱して破壊する場合がある。
アバランシェ降伏特性は、デバイスがその最大電界の近くで作動可能になるのに望ましいものである。できるだけ低い漏れ電流、かつできるだけ高い定格降伏電圧（ＶBR）を有することもデバイスに対して望ましい。一部の実施形態は、低い漏れ電流及び／又はより均一なアバランシェ降伏特性を有する高電力デバイスを与える。
従来型電力半導体の活性領域は、デバイスの設計降伏電圧よりも低い電圧で降伏を開始し、かつ漏れ電流を流すことができる。ＪＢＳデバイスにおいて、漏れ電流は、図３に示すＪＢＳ領域４２の端部４２’の近くのようなデバイスの高電界領域で、及び／又は高電界が発生する場合があるデバイスのエッジに最も近いショットキー接点の外側領域で流れ始めることができる。
一部の実施形態による凹部ガードリング終端を有する接合障壁ショットキー（ＪＢＳ）ダイオードが図５Ａ及び図５Ｂに示されており、これらの図は、一部の実施形態による接合障壁ショットキーダイオード１００及び接合障壁ショットキーダイオード１００’それぞれの断面図である。
図５Ａを参照すると、デバイス１００は、基板１１４を含む。基板は、第１の導電型を有するドーパントでドープしたシリコンカーバイドとすることができ、かつ２Ｈ、４Ｈ、６Ｈ、３Ｃ及び／又は１５Ｒのポリタイプを有することができる。一部の実施形態において、基板１１４は、シリコン、窒化ガリウム及びその合金のようなＩＩＩ族窒化物、砒化ガリウム及びその合金のようなＩＩＩ族砒化物、ダイヤモンド、又は他の種類の半導体材料を含むことができる。
デバイス１００は、第１の導電型の低濃度ドープドリフト層１１２を含む。ショットキー接点１３２は、ドリフト層１１２と共にショットキー障壁接合を形成する。カソード接点１４６は、ｎ型基板１１４上にある。
デバイス１００は、ショットキー接点１３２の下方のドリフト層１１２の表面に第２の導電型の複数の接合障壁領域１４２を更に含む。接合障壁領域１４２もイオン注入によって形成することができる。一部の実施形態において、接合障壁領域１４２は、米国特許公開第２００６／０２５５４２３号明細書に示すような構造を有することができ、その開示内容は、本明細書において引用により組み込まれている。
ショットキーダイオードは、米国特許公開第２００９／０２８９２６２号明細書、第２００８／００２９８３８号明細書、及び／又は米国特許第７，７２８，４０２号明細書に示すような構造を有することができ、それらの開示内容は、本明細書において引用により組み込まれている。
ショットキー接点１３２は、接合障壁領域１４２に接触する。逆方向バイアスがデバイスに印加された時に、接合障壁領域１４２とドリフト層１１２の間のｐｎ接合に発生した空乏層が逆方向バイアスに耐え、それによってショットキー接合が保護される。
凹部エッジ終端構造１５０が、ショットキー接点１３２とドリフト層１１２の間のショットキー接合を含む活性領域１５５に隣接するドリフト層１１２の表面に与えられる。エッジ終端構造１５０は、ショットキー接合に隣接するドリフト層１１２の凹部領域１４８内に形成された凹部ガードリング構造を含むことができる。凹部領域１４８は、例えば、ドリフト層を選択的にエッチングすることによって形成することができる。シリコンカーバイドをエッチングする技術は、当業技術で公知である。一部の実施形態において、凹部エッジ終端構造は、接合終端拡張（ＪＴＥ）エッジ終端構造のような他の種類の終端構造を含むことができる。従って、本発明の実施形態は、ガードリング終端構造に制限されないことが理解されるであろう。
凹部領域１４８は、ドリフト層１１２の上面１１２Ａから約０．２ミクロンから約１ミクロンとすることができる距離ｄだけ窪むことができる。一部の実施形態において、凹部領域１４８は、上面１１２Ａから約０．３ミクロンから約１ミクロンとすることができる距離ｄだけ窪むことができる。一部の実施形態において、凹部領域１４８は、上面１１２Ａから約０．４ミクロンから約０．８ミクロンとすることができる距離ｄだけ窪むことができる。一部の実施形態において、凹部領域１４８は、上面１１２Ａから約０．５ミクロンとすることができる距離ｄだけ窪むことができる。
ドリフト層１１２の凹部領域１４８は、使用されるガードリングの数に基づく幅ｗを有することができる。一部の実施形態において、ドリフト層１１２の凹側ゾーン１５０は、約１５ミクロンから約１０００ミクロンの幅ｗを有することができる。
凹部ガードリング構造１５０は、デバイスの活性領域１５５（すなわち、ショットキー接合を含む領域）の周りの同心リング（円であることを要しない）を形成する第２の導電型の複数のガードリング１３８を含む。ガードリング１３８は、例えば、イオン注入によって形成することができる。ガードリング形成は、２００６年４月１１日に付与された「シリコンカーバイドデバイスのための多重フローティングガードリングエッジ終端」という名称の米国特許第７，０２６，６５０号明細書、及び２００６年６月８日に公開された「シリコンカーバイドデバイスのためのエッジ終端及びそれを組み込むシリコンカーバイドデバイスの製造方法」という名称の米国特許公開第２００６／０１１８７９２号明細書に詳細に説明されており、これらは、本発明の出願人に譲渡され、本明細書において引用により組み込まれている。
特定の実施形態において、ガードリング１３８は、ドリフト層１１２の凹部表面１１２Ｂの下の約０．３ミクロンの深さまで形成することができ、約１Ｅ１８ｃｍ-3よりも大きいドーピング濃度を有することができる。
ガードリングは、活性領域１５５と活性領域１４８とを分離する側壁１４５に隣接する基部に第１のガードリング１３８ａを含むことができる。すなわち、第１のガードリング１３８ａは、凹部領域１４８によって定められるショットキーメサ１４０の側壁１４５に隣接する凹部領域１４８の内側コーナと重なり合って形成することができる。
この構造内には、ドリフト層１１２の表面でガードリング１３８の間に与えられた低ドープ領域１３６も含まれる。低ドープ領域１３６は、最外側ガードリング１３８の外側に拡張することができ、ガードリングが延びる深さよりも小さいドリフト層１１２内の深さに形成することができる。一部の実施形態において、低ドープ領域１３６は、例えば、先に参照した米国特許第７，０２６，６５０号明細書及び米国特許公開第２００６／０１１８７９２号明細書に説明されたような表面電荷補償領域を与えることができる。一部の実施形態において、低ドープ領域は、例えば、米国特許第７，０２６，６５０号明細書及び米国特許公開第２００６／０１１８７９２号明細書に説明されているようにドリフト層の表面上の表面電界軽減（ＲＥＳＵＲＦ）領域を与えることができる。低ドープ領域１３６は、隣接するガードリング１３８の間に完全又は不完全に拡張することができる。更に、低ドープ領域１３６は、ドリフト層１１２内にガードリング１３８よりも深く又は浅く拡張することができる。
一部の実施形態において、低ドープ領域１３６は、ドリフト領域１１２の凹部表面１１２Ｂより下に約０．２ミクロンの深さに注入することができ、約１Ｅ１７ｃｍ-3のドーピング濃度を有することができる。
図５Ｂは、ショットキーメサ１４０の側壁が傾斜し、ショットキーメサ１４０上のガードリング１４４が、デバイスの凹部領域１５０内の第１のガードリング１３８ａと組み合わされているデバイス１００’の実施形態を示している。
ドリフト層の凹部領域１４８内のガードリング構造１５０の具備は、逆方向漏れ電流を低減することができ、同時に、例えば、より詳細に以下で説明する図６−図９に示すように、アバランシェ降伏をデバイス内でより均一な及び／又は一貫したものとする。
特定の理論に束縛されることは望まないが、ガードリング領域の凹部は、ＪＢＳ領域１４２に接近したショットキー障壁の端部４２’のための付加的な遮蔽を与え、従って、それらの端部の近くの高電界によって生じる漏れ電流が低減されると現在考えられている。
更に、ガードリング構造の凹部は、特に主接合に最も近い２つのガードリング１３８ａと１３８ｂの間の間隙１６０の近くで、制御されたアバランシェ降伏をより受けやすい構造を与えるとも現在考えられている。従って、デバイスがその降伏電圧に到達すると、アバランシェ降伏がより制御され、及び／又は均一な形で発生することができる。均一なアバランシェ降伏は、デバイス内のホットスポットの形成を生じる可能性を低減し、従って、デバイスの致命的な故障をもたらす可能性も低減する。
従来型のＪＢＳショットキーダイオード及び一部の実施形態によるＪＢＳショットキーダイオードに対して測定された漏れ電流特性が図６に示されている。特に、図６は、標準的なショットキーダイオードに関する逆方向漏れ電流（ＩR）に対する逆電圧（ＶR）の曲線１５２と、一部の実施形態によるＪＢＳショットキーダイオードに関する逆方向漏れ電流（ＩR）に対する逆電圧（ＶR）の曲線１５６とを示している。図６に示すショットキーダイオードの両方は、０．３１ｃｍ×０．３１ｃｍ又は０．０９６１ｃｍ2の面積を有する活性領域を有していた。図６に示すように、本発明の実施形態によるＪＢＳダイオードの電流−電圧曲線１５６は、従来型ＪＢＳショットキーダイオードよりも低い漏れ電流を示すことができ、かつアバランシェ降伏によって逆電流が急激に増大するポイントまで、より密接に低漏れ電流の理想特性に従うアバランシェ降伏特性を有することができる。
特に、図６に示すように、一部の実施形態によるデバイスは、２ｍＡの所定の逆電流での従来型のＪＢＳショットキーダイオードに関する定格降伏電圧（ポイント１６２）に比べて非常に高い定格降伏電圧（ポイント１６６）を有することができる。その特性が図６の曲線１５６で示されるデバイスに対しては、理論降伏電圧は約２０００Ｖである。図６から理解することができるように、２ｍＡの所定の逆電流レベルでの曲線１５６のデバイスへの逆電圧は、曲線１５２で示される従来型のデバイスよりもデバイスの理論降伏電圧に遥かに近い。
特に、一部の実施形態によるデバイスは、デバイスの理論降伏電圧から約１００Ｖ低い２０ｍＡ／ｃｍ2の所定の逆電流での電圧を有することができる。一部の実施形態において、一部の実施形態によるデバイスは、デバイスの理論降伏電圧から約２５Ｖ低い２０ｍＡ／ｃｍ2の所定の逆電流での電圧を有することができる。
更に別の実施形態によるデバイスは、デバイスの理論降伏電圧から約１００Ｖ低い１００ｍＡ／ｃｍ2の所定の逆電流での電圧を有することができる。更に別の実施形態において、一部の実施形態によるデバイスは、デバイスの理論降伏電圧から約２５Ｖ低い１００ｍＡ／ｃｍ2の所定の逆電流での電圧を有することができる。
一部の実施形態によるショットキーデバイスは、降伏の発現の前に生じる比較的低い逆方向漏れ電流を有するアバランシェ降伏を発生する可能性があり、これは、問題のデバイスのサイズに依存する場合がある。例えば、一部の実施形態において、ショットキーデバイスは、降伏の発現の前に１００Ｖ低い逆電圧で５２０μＡ／ｃｍ2程度の低い逆方向漏れ電流を発生する場合がある。更に別の実施形態において、ショットキーデバイスは、降伏の発現の前に１００Ｖ低い逆電圧で０.５ｍＡ／ｃｍ2未満の逆方向漏れ電流を発生する場合がある。更に別の実施形態において、ショットキーデバイスは、降伏の発現の前に１００Ｖ低い逆電圧で１０ｍＡ／ｃｍ2未満の逆方向漏れ電流を発生する可能性があり、更に別の実施形態において、ショットキーデバイスは、降伏の発現の前に１００Ｖ低い逆電圧で２０ｍＡ／ｃｍ2未満の逆方向漏れ電流を発生することができる。
図７は、従来型の制御障壁ショットキーダイオードの熱画像であり、ショットキー金属の周囲を取り囲む逆方向降伏が示されている。特に、図７の熱画像は、図６のポイント１６２での定格逆方向降伏電流で作動する従来型のＪＢＳショットキーダイオードに対応する。図７の熱画像は、いくつかの「ホットスポット」１７２を表し、デバイスを通過する電流レベルの不均一な増大が示されている。特に、降伏は、図２に示すポイント５０に近いショットキー金属の周囲内部のスポットで、すなわち、ショットキー金属３４がドリフト領域１２に対してショットキー接合を形成する最外側ポイントで発生し始めるように見える。ショットキー接合は、局所化した加熱及び／又は高い逆電流に影響を受け取る場合があるので、この部位は、ショットキーデバイスに発生する降伏のためには好ましくない部位である。対照的に、降伏は、より頑強なｐｎ接合を含むデバイスのエッジ終端領域内部で発生することがより好ましい。
更に、図７の加熱パターンは、デバイスのショットキー接合が、真のアバランシェ降伏条件に到達する前に降伏する場合があることを示している。対照的に、一部の実施形態によるデバイスでは、逆方向バイアスがデバイスに印加された時に、ショットキー接合が降伏する前にアバランシェ降伏が発生する可能性がある。
図８は、一部の実施形態による接合障壁ショットキーダイオードの熱画像であり、実質的に均一な逆方向漏れが示されている。特に、図８の熱画像は、図６のポイント１６４で作動する一部の実施形態によるＪＢＳショットキーダイオードに対応する。デバイスは、降伏電圧の近くで作動しているが、図８の熱画像は、デバイスの周りの非常に均一な温度を示している。
図９は、一部の実施形態による接合障壁ショットキーダイオードの熱画像であり、実質的に均一なアバランシェ降伏が示されている。特に、図９の熱画像は、図６のポイント１６６での定格逆方向降伏電流で作動する一部の実施形態によるＪＢＳショットキーダイオードに対応する。図９の熱画像は、デバイスの周囲の周りのより均一な加熱を示し、かつデバイスの僅かな局所加熱を示し、一部の実施形態によるデバイス内でアバランシェ降伏がより均一に発生することが示されている。更に、図９の加熱パターンは、アバランシェ降伏がショットキー接合ではなくエッジ終端内で好ましく発生している場合があることを示している。
図１０−図１２は、一部の実施形態による接合障壁ショットキーダイオードの形成を説明している。図１０−図１２を参照すると、半導体層１１２が基板１１４上に与えられる。半導体層１１２及び基板１１４は、シリコン、シリコンカーバイド、窒化ガリウム及びその合金のようなＩＩＩ族窒化物、砒化ガリウム及びその合金のようなＩＩＩ族砒化物、ダイヤモンド、又はあらゆる他の種類の半導体を含むことができる。
マスク２０２が、半導体層１１２上に形成され、半導体層１１２は、例えば、反応性イオン２０５を用いて異方性エッチングされ、半導体層１１２内の凹部領域２３０が形成される。凹部領域２３０は、その上に半導体層１１２が形成された基板１１４の表面にほぼ平行な床面２３０Ａを含む。凹部領域２３０は、半導体層１１２内のメサ２２０も定め、メサ２２０は、凹部領域の床面２３０Ａにほぼ平行なメサ表面２２０Ａを有する。
凹部領域の床面２３０Ａは、メサ表面２２０Ａから約０．２ミクロン又はそれよりも大きい距離だけ垂直方向にオフセットすることができる。一部の実施形態において、凹部領域の床面２３０Ａは、メサ表面２２０Ａから約０．５ミクロンの距離だけ垂直方向にオフセットすることができる。
同じマスク２０２又は異なるマスクを用いて、ドーパントイオン２１０を凹部領域の床面２３０Ａを通って半導体１１２内 に選択的に注入することができ、先に参照した米国特許第７，０２６，６５０号明細書に説明されているように低濃度ドープ表面電荷補償領域１３６が形成される。表面電荷補償領域１３６は、半導体層１１２の導電型と逆の導電型を有することができる。
次に、マスク２０２を除去することができ、１つ又はそれよりも多くの注入マスク（図示せず）をメサ表面２２０内の接合障壁領域１４２及び／又はガードリング１４４と、凹部領域２３０内のガードリング１３８とを形成するために使用することができる。接合障壁領域１４２及び／又はガードリング１４４、１３８は、表面電荷補償領域１３６と同じ導電型を有することができ、表面電荷補償領域１３６よりもドーピング濃度が高い。
ショットキー接点１３２（図５Ａ）のような金属接点をメサ表面上に形成することができ、金属接点１４６（図５Ａ）を基板１１４の反対側に形成することができる。
一部の実施形態によるショットキーデバイスは、７８０ｍＪ／ｃｍ2よりも大きいアバランシェ定格を有することができる。一部の実施形態において、一部の実施形態によるショットキーデバイスは、１０００ｍＪ／ｃｍ2よりも大きいアバランシェ定格を有することができる。一部の実施形態において、一部の実施形態によるショットキーデバイスは、１２００ｍＪ／ｃｍ2よりも大きいアバランシェ定格を有することができ、更に別の実施形態において、一部の実施形態によるショットキーデバイスは、１５００ｍＪ／ｃｍ2よりも大きいアバランシェ定格を有することができる。
アバランシェ定格は、以下のように定義される。
アバランシェ定格＝ＶBR×ＩR×ｔpulse／チップ面積
すなわち、アバランシェ定格は、デバイスの降伏電圧（ＶBR）掛けるデバイスの逆方向定格電流（ＩR）掛けるデバイス故障が生じる電流パルスの最低持続時間（ｔpulse）割るデバイスの活性領域の面積に等しい。
シリコンカーバイドショットキーダイオードに関連して主に説明したが、本明細書に説明した凹部ガードリング終端構造は、多くの様々な種類のデバイス及び多くの様々な種類の材料システムに併せて使用することができることが理解されるであろう。上述したように、本発明の実施形態は、ＭＯＳＦＥＴ及びＩＧＢＴのような半導体デバイスの改善した性能安定性を提供することができる。例えば、本発明の実施形態は、ＭＯＳＦＥＴの高電界でのセル端部保護として利用することができる。
特に、図１３は、一部の実施形態による凹部エッジ終端領域３３０を含む電力ＭＯＳＦＥＴ３００の平面図である。電力ＭＯＳＦＥＴ３００は、ゲート接点３０４と、デバイスの活性領域３１５内の複数の単位セル３１０に沿って延びる複数のゲートバス線３０６とを含む。凹部エッジ終端領域３３０は、活性領域３１５を取り囲む。エッジ終端領域３３０は、複数のガードリング３３８と表面電荷補償３３６とを含むことができる。一部の実施形態において、エッジ終端領域３３０は、接合終端拡張（ＪＴＥ）を含むことができる。
図１４Ａは、一部の実施形態による凹部エッジ終端領域３３０を含む電力ＭＯＳＦＥＴ３００の一部分３２０の詳細図であり、図１４Ｂは、図１４ＡのＡ−Ａ’線に沿って取った一部の実施形態による凹部エッジ終端領域３３０を含む電力ＭＯＳＦＥＴ３００の一部分の断面図である。
図１４Ａ及び図１４Ｂを参照すると、ＭＯＳＦＥＴ３００の単位セル３１０は、ｎ型ドリフト層３４０内に形成されたｐウェル３４２を含む。ｎ＋ソース接点３４８とｐ＋接点領域３５０は、ｐウェル３４２内に与えられる。（導電型は、一例として示され、一部の実施形態によるデバイスは、開示されたものと逆の導電型を有することができる。）図１４Ｂは、酸化物層３５６、ソース接点３５８、電界酸化物３５２、及び基板３６０を含む電力ＭＯＳＦＥＴの付加的な詳細を示している。
ガードリング３３８は、活性領域３１５に隣接する凹部エッジ終端領域３３０内に与えられる。
図１４Ａを参照すると、逆方向バイアスがデバイスに印加された時に、ｐウェル領域３４２の終点３５８の近くに高電界が存在する場合がある。特定の理論に束縛されることは望まないが、単位セル３１０の終点に隣接する凹部エッジ終端領域３３０の具備は、これらの終点での電界を低下させ、これらの終点の近くでデバイスが降伏する可能性を低減し、かつ活性領域３１５で降伏が開始する前にエッジ終端領域内でアバランシェ降伏が発生する可能性を増大させると現在考えられている。
図１５Ａは、更に別の実施形態による凹部エッジ終端領域を含む電力ＭＯＳＦＥＴの一部分の詳細図であり、図１５Ｂは、図１５ＡのＢ−Ｂ’線に沿って取った更に別の実施形態による凹部エッジ終端領域を含む電力ＭＯＳＦＥＴの一部分の断面図である。
図１５Ａ及び図１５Ｂを参照すると、ＭＯＳＦＥＴ３００の単位セル３１０は、ｎ型ドリフト層３４０内に形成されたｐウェル３４２を含む。ｎ＋ソース接点３４８とｐ＋接点領域３５０は、ｐウェル３２４内に与えられる。（導電型は、一例として示され、一部の実施形態によるデバイスは、開示されたものと逆の導電型を有することができる。）図１４Ｂは、酸化物層３５６、ソース接点３５８，電界酸化物３５２、及び基板３６０を含む電力ＭＯＳＦＥＴの付加的な詳細を示している。
ガードリング３３８は、活性領域３１５に隣接する凹部エッジ終端領域３３０内に与えられる。
用語第１及び第２は、本明細書において様々な要素を説明するために使用することができるが、これらの要素は、これらの用語によって制限すべきでないことは理解されるであろう。これらの用語は、１つの要素を別の要素と区別するためにのみ使用される。例えば、本発明の範囲から逸脱することなく、第１の要素を第２の要素と呼ぶことができ、同様に、第２の要素を第１の要素と呼ぶことができる。本明細書で使用する時の用語「及び／又は」は、関連した列挙項目の１つ又はそれよりも多くのいずれか又は全ての組合せを含む。
本明細書に使用される術語は、特定の実施形態を説明する目的のみであって、本発明を制限するように想定されているものではない。本明細書で使用する時の「ａ」、「ａｎ」、及び「ｔｈｅ」は、関連がそうでないと明確に示す場合を除き、複数形を依然として含むことを意図している。用語「ｃｏｍｐｒｉｓｓ」、「ｃｏｍｐｒｉｓｉｎｇ」、「ｉｎｃｌｕｄｅｓ」、及び／又は「ｉｎｃｌｕｄｉｎｇ」は、本明細書で使用する時に図示の特徴、整数、段階、作動、要素、及び／又は構成要素の存在を指定するが、１つ又はそれよりも多くの他の特徴、整数、段階、作動、要素、構成要素、及び／又はそれらの群の存在又は追加を除外しないことも更に理解されるであろう。
特に明記しない限り、本明細書で使用する全ての用語（技術用語及び科学用語を含む）は、本発明が属する分野の業者によって一般的に理解されるのと同じ意味を有する。本明細書で使用する用語は、本明細書及び当業技術の関連におけるそれらの意味と適合する意味を有すると解釈されなければならず、本明細書で特にそのように定義されない限り、理想化されるか又は過度に形式的な意味に解釈されないことになることは更に理解されるであろう。
層、領域、又は基板のような要素が別の要素「上」である又はその「上に」拡張すると言う時に、この要素は、直接にその他の要素上にある又は直接にその上に拡張することができ、又は介在要素も存在することができることは理解されるであろう。一方、要素が、別の要素「上に直接に」ある又はその「上に直接に」拡張すると言う時に、介在要素は存在しない。要素が別の要素に「接続される」又は「結合される」と言う時に、この要素は、直接にその他の要素に接続又は結合することができ、又は介在要素が存在することができることは理解されるであろう。一方、要素が別の要素に「直接に接続される」又は「直接に結合される」と言う時には介在要素は存在しない。
「下方」、「上方」、「上側」、「下側」、「水平」、「横」、「垂直」、「の下」、「の上」などのような相対語は、図示の１つの要素、層、又は領域の別の要素、層、又は領域に対する関係を説明するために本明細書で使用することができる。これらの用語は、図で表された方向に加えて、デバイスの様々な方向を包含することを意図することは理解されるであろう。
本発明の実施形態を本発明の理想的な実施形態（かつ中間構造）の模式図である断面図を参照して本明細書に説明した。図面における層及び領域の厚みは、明確にするために誇張されている場合がある。更に、例えば、製造の技術及び／又は許容範囲の結果としてこの図の形状からの変動が考えられる。従って、本発明の実施形態は、本明細書で示された領域の特定の形状に制限されると解釈すべきではなく、例えば、製造に起因する形状での偏差を含むことになる。例えば、矩形として示された注入領域は、丸い又は湾曲した特徴を典型的に有し、及び／又は注入領域から非注入領域への不連続な変化でなくてそのエッジでの注入濃度の勾配を典型的に有することになる。同様に、注入によって形成された埋め込み領域は、埋め込み領域とそれを通って注入が行われる表面との間の領域内に幾らかの注入を引き起こす場合がある。従って、図示の領域は、本質的に概略的であり、それらの形状は、デバイスの領域の実際の形状を示すことを意図せず、かつ本発明の範囲を制限することを意図しない。
本発明の一部の実施形態は、層及び／又は領域内の主なキャリア濃度によるｎ型又はｐ型のような導電型を有するとして特徴付けられた半導体層及び／又は領域に関連して説明した。従って、ｎ型材料は、負に帯電した電子の主な平衡濃度を有し、それに対してｐ型材料は、正に帯電した正孔の主な平衡濃度を有する。一部の材料は、「＋」又は「−」を付して示すことができ（ｎ＋、ｎ、ｐ＋、ｐ−、ｎ＋＋、ｎ−、ｐ＋＋、ｐ−−などにおけるように）、別の層又は領域と比べた主なキャリアの相対的により大きい（「＋」）、又はより小さい（「−」）濃度が示されている。しかし、こうした表示は、層又は領域内の主な又は少数キャリアの特定の濃度の存在を意味しない。
多くの異なる実施形態を以上の説明及び添付図面に関連して本明細書に開示した。これらの実施形態のあらゆる結合及び小結合を逐語的に説明することは、過剰な繰返しで曖昧になることを理解しなければならない。従って、全ての実施形態は、あらゆる方法及び／又は組合せで結合することができ、添付図面を含む本明細書は、本明細書に説明した実施形態及びそれらを製造して使用する方法及び処理の全ての結合及び小結合の記述的仕様を構成すると解釈されなければならず、あらゆるこうした結合及び小結合に対する特許請求の範囲を支持することになる。
図面及び明細書において、本発明の典型的な好ましい実施形態を開示しており、特定の用語を使用しているが、それらは、網羅的及び説明的な意味のみで使用され、制限の目的では用いられておらず、本発明の範囲は、以下の特許請求の範囲に列挙されている。
１００ 接合障壁ショットキーダイオード
１３８ ガードリング
１４８ 凹部領域
１５０ エッジ終端構造
１５５ 活性領域

Claims (34)

  1. 電子デバイスであって、
    ドリフト領域と、
    前記ドリフト領域の表面上のショットキー接点と、
    前記ショットキー接点に隣接する前記ドリフト領域内のエッジ終端と、
    を含み、
    前記エッジ終端は、前記ドリフト領域の前記表面から距離ｄだけ窪んだ凹部領域と該凹部領域内のエッジ終端構造とを含む、
    ことを特徴とする電子デバイス。
  2. 前記ドリフト領域の前記表面上で前記ショットキー接点と接触する複数のドープ領域を更に含み、
    前記ドリフト領域は、第１の導電型を有し、前記複数のドープ領域は、該第１の導電型と逆の第２の導電型を有する、
    ことを特徴とする請求項１に記載の電子デバイス。
  3. 前記距離ｄは、約０．２ミクロンから約１ミクロンであることを特徴とする請求項１に記載の電子デバイス。
  4. 前記距離ｄは、約０．４ミクロンから約０．８ミクロンであることを特徴とする請求項１に記載の電子デバイス。
  5. 前記距離ｄは、約０．５ミクロンであることを特徴とする請求項１に記載の電子デバイス。
  6. 前記エッジ終端構造は、前記凹部領域の表面でガードリングを含むことを特徴とする請求項１に記載の電子デバイス。
  7. 前記エッジ終端構造は、前記凹部領域の表面で低ドープ領域を更に含み、
    前記低ドープ領域及び前記ガードリング終端構造は、前記ドリフト領域の第１の導電性と逆の第２の導電性を有する、
    ことを特徴とする請求項６に記載の電子デバイス。
  8. 活性領域と前記凹部領域の間の前記ドリフト領域に側壁を更に含み、
    前記ガードリングは、前記ショットキー接点に隣接して前記側壁の基部に位置付けられる、
    ことを特徴とする請求項６に記載の電子デバイス。
  9. 前記距離ｄは、前記ドリフト領域の前記表面から該ドリフト領域内への接合障壁ショットキー領域の深さよりも大きいことを特徴とする請求項１に記載の電子デバイス。
  10. 前記ドリフト領域は、シリコンカーバイドを含むことを特徴とする請求項１に記載の電子デバイス。
  11. 前記ドリフト領域は、２Ｈ、４Ｈ、６Ｈ、３Ｃ、及び／又は１５Ｒのポリタイプを有するシリコンカーバイドを含むことを特徴とする請求項１０に記載の電子デバイス。
  12. 電子デバイスであって、
    ７８０ｍＪ／ｃｍ2を超えるアバランシェ定格、
    を有し、
    アバランシェ定格は、ＶBR×ＩR×ｔpulse／チップ面積として定義され、
    ＶBRは、デバイスの降伏電圧であり、ＩRは、デバイスの逆電流定格であり、ｔpulseは、デバイス故障をもたらす電流パルスの最小持続時間である、
    ことを特徴とする電子デバイス。
  13. 前記アバランシェ定格は、１０００ｍＪ／ｃｍ2よりも大きいことを特徴とする請求項１２に記載の電子デバイス。
  14. 前記アバランシェ定格は、１２００ｍＪ／ｃｍ2よりも大きいことを特徴とする請求項１２に記載の電子デバイス。
  15. 前記アバランシェ定格は、１５００ｍＪ／ｃｍ2よりも大きいことを特徴とする請求項１２に記載の電子デバイス。
  16. 電子デバイスであって、
    理論アバランシェ降伏電圧よりも１００Ｖ低い電圧未満である漏れ電圧、
    を有し、
    前記漏れ電圧は、少なくとも１００μＡ／ｃｍ2の漏れ電流をもたらすデバイスに対する逆電圧として定義される、
    ことを特徴とする電子デバイス。
  17. デバイスの前記理論アバランシェ降伏電圧よりも２５Ｖ低い電圧未満である漏れ電圧を有することを特徴とする請求項１６に記載の電子デバイス。
  18. 電子デバイスであって：
    第１の導電型を有するドリフト領域と、
    前記ドリフト領域の表面上で前記第１の導電型と逆の第２の導電型を有する第１の領域を含む活性領域であって、該活性領域と該第１の領域の間のｐｎ接合が、電子デバイスが逆方向にバイアスされた時の電圧に耐えるように構成された前記活性領域と、
    前記活性領域に隣接する前記ドリフト領域にあり、該ドリフト領域の前記表面から距離ｄだけ窪んだ凹部領域と該凹部領域内のエッジ終端構造とを含むエッジ終端と、
    を含むことを特徴とする電子デバイス。
  19. 前記エッジ終端構造は、ガードリングを含むことを特徴とする請求項１８に記載の電子デバイス。
  20. 前記エッジ終端構造は、前記凹部領域の表面で低ドープ領域を更に含み、
    前記低ドープ領域及び前記ガードリングは、前記ドリフト領域の第１の導電性と逆の第２の導電性を有する、
    ことを特徴とする請求項１９に記載の電子デバイス。
  21. デバイスの理論アバランシェ降伏電圧よりも２５Ｖ低い電圧未満である漏れ電圧を有し、
    前記漏れ電圧は、少なくとも１００μＡ／ｃｍ2の漏れ電流をもたらすデバイスに対する逆電圧として定義される、
    ことを特徴とする請求項１８に記載の電子デバイス。
  22. ＭＯＳＦＥＴを含み、
    複数のドープ領域が、デバイスの単位セルを定めるウェルを含む、
    ことを特徴とする請求項１８に記載の電子デバイス。
  23. ショットキーダイオードを含み、
    複数のドープ領域が、逆方向バイアスがデバイスに印加された時の電圧に耐えるように構成された接合障壁領域を含む、
    ことを特徴とする請求項１８に記載の電子デバイス。
  24. 半導体デバイスを形成する方法であって、
    半導体層を与える段階と、
    前記半導体層に該半導体層内のメサを定める凹部領域を与える段階であって、該メサが、該凹部領域の床面から垂直方向にオフセットされた水平メサ表面を含む前記凹部領域を与える段階と、
    前記凹部領域に接合終端構造を与える段階と、
    前記メサ表面上に金属接点を与える段階と、
    を含むことを特徴とする方法。
  25. 前記接合終端構造を与える段階は、前記半導体層の前記凹部領域内にドーパントイオンを注入して該半導体層の該凹部領域の表面で低ドープ領域を形成する段階を含むことを特徴とする請求項２４に記載の方法。
  26. 前記接合終端構造を与える段階は、前記半導体層の前記凹部領域にガードリングを形成する段階を更に含み、
    前記ガードリングは、前記低ドープ領域のドーパント濃度よりも高いドーパント濃度を有する、
    ことを特徴とする請求項２５に記載の方法。
  27. 前記メサ表面上に前記金属接点を与える段階の前に該メサ表面に隣接するドリフト層に複数の接合障壁領域を与える段階を更に含むことを特徴とする請求項２４に記載の方法。
  28. 前記メサの床面が、前記メサ表面から約０．５ミクロンの距離だけ垂直に離間していることを特徴とする請求項２４に記載の方法。
  29. 前記金属接点は、ショットキー接点を含むことを特徴とする請求項２４に記載の方法。
  30. 前記金属接点は、ソース接点を含むことを特徴とする請求項２４に記載の方法。
  31. 前記半導体層は、シリコンカーバイドを含むことを特徴とする請求項２４に記載の方法。
  32. 前記半導体層は、２Ｈ、４Ｈ、６Ｈ、３Ｃ、及び／又は１５Ｒのポリタイプを有するシリコンカーバイドを含むことを特徴とする請求項３１に記載の方法。
  33. ショットキーダイオードであって、
    シリコンカーバイドドリフト領域と、
    前記シリコンカーバイドドリフト領域上のショットキー接点と、
    前記シリコンカーバイドドリフト領域内のエッジ終端構造と、
    を含み、
    前記エッジ終端構造は、逆方向バイアスがデバイスに印加された時に前記ショットキー接点の逆方向降伏の前にアバランシェ降伏を受けるように構成される、
    ことを特徴とするショットキーダイオード。
  34. 前記ショットキー接点に隣接する前記ドリフト領域に接合障壁ショットキー領域を更に含むことを特徴とする請求項３３に記載のショットキーダイオード。
JP2014503928A 2011-04-05 2012-04-04 凹部終端構造及び凹部終端構造を含む電子デバイスを製作する方法 Active JP5990255B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/080,126 2011-04-05
US13/080,126 US9318623B2 (en) 2011-04-05 2011-04-05 Recessed termination structures and methods of fabricating electronic devices including recessed termination structures
PCT/US2012/032078 WO2012138697A1 (en) 2011-04-05 2012-04-04 Recessed termination structures and methods of fabricating electronic devices including recessed termination structures

Publications (2)

Publication Number Publication Date
JP2014513424A true JP2014513424A (ja) 2014-05-29
JP5990255B2 JP5990255B2 (ja) 2016-09-07

Family

ID=46965393

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014503928A Active JP5990255B2 (ja) 2011-04-05 2012-04-04 凹部終端構造及び凹部終端構造を含む電子デバイスを製作する方法

Country Status (7)

Country Link
US (1) US9318623B2 (ja)
EP (1) EP2695197B1 (ja)
JP (1) JP5990255B2 (ja)
KR (1) KR101658693B1 (ja)
CN (1) CN103563087B (ja)
TW (1) TWI573282B (ja)
WO (1) WO2012138697A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6861914B1 (ja) * 2020-07-08 2021-04-21 三菱電機株式会社 半導体装置及び半導体装置の製造方法

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8912621B1 (en) * 2011-07-11 2014-12-16 Diodes Incorporated Trench schottky devices
ITMI20111416A1 (it) * 2011-07-28 2013-01-29 St Microelectronics Srl Circuito integrato dotato di almeno una antenna integrata
US8680587B2 (en) * 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
US8618582B2 (en) 2011-09-11 2013-12-31 Cree, Inc. Edge termination structure employing recesses for edge termination elements
US8664665B2 (en) 2011-09-11 2014-03-04 Cree, Inc. Schottky diode employing recesses for elements of junction barrier array
US20140048903A1 (en) * 2012-08-15 2014-02-20 Avogy, Inc. Method and system for edge termination in gan materials by selective area implantation doping
US9318624B2 (en) 2012-11-27 2016-04-19 Cree, Inc. Schottky structure employing central implants between junction barrier elements
JP2014107499A (ja) * 2012-11-29 2014-06-09 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
US10181532B2 (en) * 2013-03-15 2019-01-15 Cree, Inc. Low loss electronic devices having increased doping for reduced resistance and methods of forming the same
US9704718B2 (en) * 2013-03-22 2017-07-11 Infineon Technologies Austria Ag Method for manufacturing a silicon carbide device and a silicon carbide device
US9159799B2 (en) * 2013-04-19 2015-10-13 Avogy, Inc. Method of fabricating a merged P-N junction and schottky diode with regrown gallium nitride layer
JP2014236171A (ja) 2013-06-05 2014-12-15 ローム株式会社 半導体装置およびその製造方法
DE112014002993T5 (de) * 2013-06-27 2016-03-03 Mitsubishi Electric Corp. Halbleitervorrichtung und Verfahren zum Herstellen derselben
US10347489B2 (en) 2013-07-02 2019-07-09 General Electric Company Semiconductor devices and methods of manufacture
US9064738B2 (en) * 2013-07-19 2015-06-23 Cree, Inc. Methods of forming junction termination extension edge terminations for high power semiconductor devices and related semiconductor devices
JP2015032627A (ja) * 2013-07-31 2015-02-16 株式会社東芝 半導体装置
FR3011385A1 (fr) * 2013-09-27 2015-04-03 St Microelectronics Tours Sas Diode schottky en nitrure de gallium avec anneau de garde
DE102013111966B4 (de) * 2013-10-30 2017-11-02 Infineon Technologies Ag Feldeffekthalbleiterbauelement und Verfahren zu dessen Herstellung
US20160020279A1 (en) 2014-07-18 2016-01-21 International Rectifier Corporation Edge Termination Using Guard Rings Between Recessed Field Oxide Regions
WO2016014224A1 (en) * 2014-07-25 2016-01-28 United Silicon Carbide, Inc. Self-aligned shielded-gate trench mos-controlled silicon carbide switch with reduced miller capacitance and method of manufacturing the same
JP6265274B2 (ja) * 2014-09-17 2018-01-24 富士電機株式会社 半導体装置
US9741873B2 (en) * 2015-03-27 2017-08-22 Fairchild Semiconductor Corporation Avalanche-rugged silicon carbide (SiC) power Schottky rectifier
CN105932046B (zh) * 2016-06-01 2019-03-01 清华大学 面向碳化硅高压大功率器件的边缘结终端结构
EP3379580A1 (en) * 2017-03-22 2018-09-26 Evince Technology Ltd Diamond semiconductor device
US10608122B2 (en) 2018-03-13 2020-03-31 Semicondutor Components Industries, Llc Schottky device and method of manufacture
US10985242B2 (en) * 2019-03-06 2021-04-20 Littelfuse, Inc. Power semiconductor device having guard ring structure, and method of formation
US11195922B2 (en) * 2019-07-11 2021-12-07 Fast SiC Semiconductor Incorporated Silicon carbide semiconductor device
CN110610934B (zh) * 2019-09-17 2021-11-16 珠海格力电器股份有限公司 功率半导体器件、其封装结构及其制作方法和封装方法
CN111081705B (zh) * 2019-11-25 2022-06-10 重庆大学 单片集成式半桥功率器件模块
US11164979B1 (en) * 2020-08-06 2021-11-02 Vanguard International Semiconductor Corporation Semiconductor device
CN113555447B (zh) * 2021-06-09 2024-02-09 浙江芯科半导体有限公司 一种基于金刚石终端结构的4H-SiC肖特基二极管及制作方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006516815A (ja) * 2003-01-15 2006-07-06 クリー　インコーポレイテッド 炭化ケイ素半導体デバイスのためのエッジ終端構造及びその製造方法
JP2007258742A (ja) * 2007-05-23 2007-10-04 Kansai Electric Power Co Inc:The 高耐電圧半導体装置
JP2009177028A (ja) * 2008-01-25 2009-08-06 Toshiba Corp 半導体装置
JP2009302091A (ja) * 2008-06-10 2009-12-24 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2011096757A (ja) * 2009-10-28 2011-05-12 Mitsubishi Electric Corp 炭化珪素半導体装置
JP2012004312A (ja) * 2010-06-16 2012-01-05 Denso Corp 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP2012191038A (ja) * 2011-03-11 2012-10-04 Mitsubishi Electric Corp 半導体装置の製造方法
JP2013545296A (ja) * 2010-10-21 2013-12-19 ヴィシェイ ジェネラル セミコンダクター，エルエルシー 改善された終端構造を備えた高電圧用途のためのトレンチｄｍｏｓデバイス

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4242690A (en) 1978-06-06 1980-12-30 General Electric Company High breakdown voltage semiconductor device
DE3581348D1 (de) 1984-09-28 1991-02-21 Siemens Ag Verfahren zum herstellen eines pn-uebergangs mit hoher durchbruchsspannung.
EP0389863B1 (de) 1989-03-29 1996-12-18 Siemens Aktiengesellschaft Verfahren zur Herstellung eines planaren pn-Übergangs hoher Spannungsfestigkeit
US4927772A (en) 1989-05-30 1990-05-22 General Electric Company Method of making high breakdown voltage semiconductor device
JPH03225870A (ja) 1990-01-31 1991-10-04 Toshiba Corp ヘテロ接合バイポーラトランジスタの製造方法
DE4102888A1 (de) * 1990-01-31 1991-08-01 Toshiba Kawasaki Kk Verfahren zur herstellung eines miniaturisierten heterouebergang-bipolartransistors
CN1040814C (zh) 1994-07-20 1998-11-18 电子科技大学 一种用于半导体器件的表面耐压区
TW286435B (ja) * 1994-07-27 1996-09-21 Siemens Ag
US5967795A (en) * 1995-08-30 1999-10-19 Asea Brown Boveri Ab SiC semiconductor device comprising a pn junction with a voltage absorbing edge
US6002159A (en) * 1996-07-16 1999-12-14 Abb Research Ltd. SiC semiconductor device comprising a pn junction with a voltage absorbing edge
SE9700156D0 (sv) 1997-01-21 1997-01-21 Abb Research Ltd Junction termination for Si C Schottky diode
SE9802909L (sv) 1998-08-31 1999-10-13 Abb Research Ltd Metod för framställning av en pn-övergång för en halvledaranordning av SiC samt en halvledaranordning av SiC med pn-övergång
WO2000042662A1 (de) 1999-01-12 2000-07-20 eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG Leistungshalbleiterbauelement mit mesa-randabschluss
JP4044332B2 (ja) * 2001-12-26 2008-02-06 関西電力株式会社 高耐電圧半導体装置
US9515135B2 (en) 2003-01-15 2016-12-06 Cree, Inc. Edge termination structures for silicon carbide devices
US7638841B2 (en) 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US7229866B2 (en) 2004-03-15 2007-06-12 Velox Semiconductor Corporation Non-activated guard ring for semiconductor devices
JP3914226B2 (ja) 2004-09-29 2007-05-16 株式会社東芝 高耐圧半導体装置
US7304363B1 (en) 2004-11-26 2007-12-04 United States Of America As Represented By The Secretary Of The Army Interacting current spreader and junction extender to increase the voltage blocked in the off state of a high power semiconductor device
US8901699B2 (en) * 2005-05-11 2014-12-02 Cree, Inc. Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection
JP4777699B2 (ja) 2005-06-13 2011-09-21 本田技研工業株式会社 バイポーラ型半導体装置およびその製造方法
US7304334B2 (en) 2005-09-16 2007-12-04 Cree, Inc. Silicon carbide bipolar junction transistors having epitaxial base regions and multilayer emitters and methods of fabricating the same
JP2007103784A (ja) 2005-10-06 2007-04-19 Matsushita Electric Ind Co Ltd ヘテロ接合バイポーラトランジスタ
US7345310B2 (en) 2005-12-22 2008-03-18 Cree, Inc. Silicon carbide bipolar junction transistors having a silicon carbide passivation layer on the base region thereof
US20070228505A1 (en) 2006-04-04 2007-10-04 Mazzola Michael S Junction barrier schottky rectifiers having epitaxially grown p+-n junctions and methods of making
JP2007287782A (ja) 2006-04-13 2007-11-01 Hitachi Ltd メサ型バイポーラトランジスタ
US7372087B2 (en) 2006-06-01 2008-05-13 Northrop Grumman Corporation Semiconductor structure for use in a static induction transistor having improved gate-to-drain breakdown voltage
JP4620075B2 (ja) 2007-04-03 2011-01-26 株式会社東芝 電力用半導体素子
EP2208230B1 (en) 2007-11-09 2015-10-21 Cree, Inc. Power semiconductor devices with mesa structures and buffer layers including mesa steps
WO2009101668A1 (ja) 2008-02-12 2009-08-20 Mitsubishi Electric Corporation 炭化珪素半導体装置
KR100929114B1 (ko) 2008-02-15 2009-11-30 삼성토탈 주식회사 염소화폴리에틸렌 수지
US8174067B2 (en) 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8637386B2 (en) 2009-05-12 2014-01-28 Cree, Inc. Diffused junction termination structures for silicon carbide devices and methods of fabricating silicon carbide devices incorporating same
KR20120022398A (ko) 2010-09-02 2012-03-12 주은만 슬링벨트

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006516815A (ja) * 2003-01-15 2006-07-06 クリー　インコーポレイテッド 炭化ケイ素半導体デバイスのためのエッジ終端構造及びその製造方法
JP2007258742A (ja) * 2007-05-23 2007-10-04 Kansai Electric Power Co Inc:The 高耐電圧半導体装置
JP2009177028A (ja) * 2008-01-25 2009-08-06 Toshiba Corp 半導体装置
JP2009302091A (ja) * 2008-06-10 2009-12-24 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2011096757A (ja) * 2009-10-28 2011-05-12 Mitsubishi Electric Corp 炭化珪素半導体装置
JP2012004312A (ja) * 2010-06-16 2012-01-05 Denso Corp 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP2013545296A (ja) * 2010-10-21 2013-12-19 ヴィシェイ ジェネラル セミコンダクター，エルエルシー 改善された終端構造を備えた高電圧用途のためのトレンチｄｍｏｓデバイス
JP2012191038A (ja) * 2011-03-11 2012-10-04 Mitsubishi Electric Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6861914B1 (ja) * 2020-07-08 2021-04-21 三菱電機株式会社 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
KR20140023942A (ko) 2014-02-27
US9318623B2 (en) 2016-04-19
EP2695197A1 (en) 2014-02-12
TWI573282B (zh) 2017-03-01
CN103563087B (zh) 2017-07-14
KR101658693B1 (ko) 2016-09-21
CN103563087A (zh) 2014-02-05
WO2012138697A1 (en) 2012-10-11
US20120256192A1 (en) 2012-10-11
JP5990255B2 (ja) 2016-09-07
EP2695197A4 (en) 2014-10-15
EP2695197B1 (en) 2022-12-14
TW201246562A (en) 2012-11-16

Similar Documents

Publication Publication Date Title
JP5990255B2 (ja) 凹部終端構造及び凹部終端構造を含む電子デバイスを製作する方法
JP7309840B2 (ja) イオン注入側壁を有するゲート・トレンチを備えるパワー半導体デバイス及び関連方法
JP5324603B2 (ja) 炭化ケイ素デバイス用の２重ガード・リング端部終端、及びそれを組み込む炭化ケイ素デバイスを製造する方法
US7728402B2 (en) Semiconductor devices including schottky diodes with controlled breakdown
JP5789308B2 (ja) 保護リング延長部を含む接合部終端構造及びそれを組み込む電子デバイスの製作方法
US8232558B2 (en) Junction barrier Schottky diodes with current surge capability
US10109725B2 (en) Reverse-conducting semiconductor device
EP2710635B1 (en) Sic devices with high blocking voltage terminated by a negative bevel
TWI550884B (zh) 包括具有重疊摻雜區域之肖特基二極體之半導體裝置及其製造方法
JP2021048423A (ja) ゲート・トレンチと、埋め込まれた終端構造とを有するパワー半導体デバイス、及び、関連方法
US20100032685A1 (en) Mesa termination structures for power semiconductor devices and methods of forming power semiconductor devices with mesa termination structures
WO2016198388A1 (en) Method for manufacturing an edge termination for a silicon carbide power semiconductor device
JP4119148B2 (ja) ダイオード
JP2013251406A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2007311822A (ja) ショットキーバリヤダイオード

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141215

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150316

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150415

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160428

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160512

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160719

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160812

R150 Certificate of patent or registration of utility model

Ref document number: 5990255

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250