JP2019121797A - ワイドバンドギャップ半導体デバイスおよびワイドバンドギャップ半導体デバイスの形成方法 - Google Patents

ワイドバンドギャップ半導体デバイスおよびワイドバンドギャップ半導体デバイスの形成方法 Download PDF

Info

Publication number
JP2019121797A
JP2019121797A JP2018242935A JP2018242935A JP2019121797A JP 2019121797 A JP2019121797 A JP 2019121797A JP 2018242935 A JP2018242935 A JP 2018242935A JP 2018242935 A JP2018242935 A JP 2018242935A JP 2019121797 A JP2019121797 A JP 2019121797A
Authority
JP
Japan
Prior art keywords
doping
band gap
wide band
gap semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018242935A
Other languages
English (en)
Other versions
JP7215898B2 (ja
JP2019121797A5 (ja
Inventor
ルッツ ヨーゼフ
Lutz Josef
ルッツ ヨーゼフ
ルップ ローラント
Rupp Roland
ルップ ローラント
シュルツェ ハンス−ヨアヒム
Hans-Joachim Schulze
シュルツェ ハンス−ヨアヒム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2019121797A publication Critical patent/JP2019121797A/ja
Publication of JP2019121797A5 publication Critical patent/JP2019121797A5/ja
Application granted granted Critical
Publication of JP7215898B2 publication Critical patent/JP7215898B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Bipolar Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】ロバスト性が改善され信頼性が向上した、ワイドバンドギャップ半導体デバイスを提供する。【解決手段】ワイドバンドギャップ半導体デバイス１００は、第１の導電型の第１のドーピング領域１０２と、第２の導電型の第２のドーピング領域と、を含む。第２のドーピング領域のドリフト部分１０４は、１ｅ１７ｃｍ-3未満の第１の平均正味ドーピング濃度を有する。第２のドーピング領域の高ドープ部分１０８は、５ｅ１８ｃｍ-3超の第２の平均正味ドーピング濃度を有する。補償部分１０６は、１ｅ１６ｃｍ-3超、かつ、１ｅ１７ｃｍ-3未満の正味ドーピング濃度を有する第１の区域から、５ｅ１８ｃｍ-3超の正味ドーピング濃度を有する第２の区域まで延在しており、第２の区域から第１の区域へと少なくとも１００ｎｍにわたり延在している補償部分の少なくとも一部の、その内部における正味ドーピング濃度の最大勾配は、５ｅ２２ｃｍ-4である。【選択図】図１

Description

実施例は、ワイドバンドギャップ半導体デバイスおよびワイドバンドギャップ半導体デバイスを製造するための方法に関する。
ワイドバンドギャップ半導体デバイスとして、例えば、炭化ケイ素（ＳｉＣ）を含むパワー半導体デバイスが考えられる。そのようなパワー半導体デバイスとして、例えば、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）またはダイオードが考えられる。
ワイドバンドギャップ半導体デバイスのオフ状態では、空間電荷領域が、ワイドバンドギャップ半導体デバイスのドリフトゾーン内に広がる可能性がある。一部のワイドバンドギャップ半導体デバイスは、コンポーネントの誤動作をもたらす可能性がある、電離、宇宙線および／または宇宙線によって惹起されるストリーマなどの特定の外部イベントの影響を受けやすい可能性がある。上記の特定の外部イベントは、電荷キャリアの生成を惹起する可能性があり、またワイドバンドギャップ半導体デバイスのアバランシェ降伏をもたらす可能性がある。よりロバストなワイドバンドギャップ半導体デバイスを得ることが望ましいと考えられる。ロバスト性が改善された、かつ／または信頼性が向上した、かつ／または寿命が延長された、ワイドバンドギャップ半導体デバイスに関するコンセプトを提供することが要求されていると考えられる。
幾つかの実施形態は、ワイドバンドギャップ半導体デバイスに関する。ワイドバンドギャップ半導体デバイス１００のワイドバンドギャップ半導体は、第１の導電型の第１のドーピング領域と、第２の導電型の第２のドーピング領域と、を含んでいる。第２のドーピング領域は、ドリフト部分と、補償部分と、高ドープ部分と、を含んでいる。第２のドーピング領域のドリフト部分は、１ｅ１７ｃｍ-3未満の第１の平均正味ドーピング濃度を有している。第２のドーピング領域の高ドープ部分は、５ｅ１８ｃｍ-3超の第２の平均正味ドーピング濃度を有している。第２のドーピング領域の補償部分は、ドリフト部分と高ドープ部分との間に設けられている。補償部分は、１ｅ１６ｃｍ-3超かつ１ｅ１７ｃｍ-3未満の正味ドーピング濃度を有している第１の区域から、５ｅ１８ｃｍ-3超の正味ドーピング濃度を有している第２の区域まで延在している。第２の区域から第１の区域へと少なくとも１００ｎｍにわたり延在している補償部分の少なくとも一部のその内部における正味ドーピング濃度の最大勾配は、５ｅ２２ｃｍ-4未満である。
幾つかの実施形態は、ワイドバンドギャップ半導体デバイスを形成するための方法に関する。この方法は、ワイドバンドギャップ半導体デバイスのワイドバンドギャップ半導体の第１のドーピング領域を形成するステップを備えている。第１のドーピング領域は、第１の導電型を有している。この方法は、ワイドバンドギャップ半導体の第２のドーピング領域を形成するステップを備えている。第２のドーピング領域は、第２の導電型を有している。第２のドーピング領域のドリフト部分は、１ｅ１７ｃｍ-3未満の第１の平均正味ドーピング濃度を有している。第２のドーピング領域の高ドープ部分は、５ｅ１８ｃｍ-3超の第２の平均正味ドーピング濃度を有している。第２のドーピング領域の補償部分は、ドリフト部分と高ドープ部分との間に設けられている。補償部分は、１ｅ１６ｃｍ-3超かつ１ｅ１７ｃｍ-3未満の正味ドーピング濃度を有している第１の区域から、５ｅ１８ｃｍ-3超の正味ドーピング濃度を有している第２の区域まで延在している。第２の区域から第１の区域へと少なくとも１００ｎｍにわたり延在している補償部分の少なくとも一部のその内部における正味ドーピング濃度の最大勾配は、５ｅ２２ｃｍ-4未満である。この方法を使用することによって、宇宙線、宇宙線によって誘導されるストリーマなどの特定の外部イベントに対する改善されたロバスト性を備えた、ワイドバンドギャップ半導体デバイスを形成する、または提供する、または製造することができる。
デバイス、装置および／または方法の幾つかの実施例を、下記において単に例示を目的として、添付の図面を参照しながら説明する。
ワイドバンドギャップ半導体デバイスの概略図を示す。 ｎドープされたドリフト部分を備えている、ワイドバンドギャップ半導体デバイスの概略図を示す。 ワイドバンドギャップ半導体デバイスの一部の階段状のドーピングプロファイルの概略図を示す。 フィールドストップ部分を備えている、ワイドバンドギャップ半導体デバイスの一部のドーピングプロファイルの概略図を示す。 極大値および極小値を有している、ワイドバンドギャップ半導体デバイスの一部のドーピングプロファイルの概略図を示す。 補償部分においてカウンタードーピングが行われている、ワイドバンドギャップ半導体デバイスの一部のドーピングプロファイルの概略図を示す。 方法のフローチャートの概略図を示す。
以下では、幾つかの実施例が図示されている添付の図面を参照しながら、種々の実施例をより詳細に説明する。各図において、線の太さ、層の厚さおよび／または領域の大きさは、明瞭にするために誇張されている場合もある。
したがって、別の実施例が種々の修正形態および代替形態を実現できるにもかかわらず、それらのうちの特定の実施例が各図に示されており、また下記において詳細に説明される。しかしながら、この詳細な説明は、別の実施例を、説明するそれらの特定の形態に限定するものではない。別の例は、本開示の範囲に含まれるあらゆる修正形態、等価形態、および代替形態をカバーすることができる。同一または類似の参照番号は、図面の説明全体にわたり、同様のまたは類似の構成要素を表しており、それらの構成要素を、相互に比較する際には、同一の機能または類似の機能を提供しながら、同一に、または修正された形態で実施することができる。
ある構成要素が別の構成要素に「接続されている」または「結合されている」と表されている場合、それらの構成要素は、直接的に接続または結合されていると考えられるか、もしくは１つまたは複数の構成要素を介在させて接続または結合されていると考えられる。２つの構成要素ＡおよびＢが、「または」によって組み合わされている場合、このことは、暗示的または明示的に別個の規定がない限りは、あらゆる可能性の組合せ、つまりＡのみ、Ｂのみ、ならびにＡおよびＢ、を表していると考えられる。同じ組合せに関する別の表現は、「ＡおよびＢのうちの少なくとも１つ」または「Ａおよび／またはＢ」である。同じことは、個々の違いを考慮して、２つより多くの構成要素の組合せについても当てはまる。
特定の実施例の説明を目的として本明細書において使用されている術語は、別の実施例を限定することを意図したものではない。「１つの」、「ある」および「その」のような単数形が使用され、また単一の構成要素だけを使用することが、明示的にも暗示的にも必須であると定義されていない場合、別の実施例は、同一の機能を実施するために複数の構成要素を使用することもできる。同様に、以下において機能が複数の構成要素を使用して実施されているものとして説明されている場合、別の実施例は同一の機能を単一の構成要素または処理エンティティを使用して実施することができる。さらに、用語「備える」、「備えている」、「含む」および／または「含んでいる」は、その使用時に、言及している特徴、整数、ステップ、演算、処理、動作、構成要素および／またはコンポーネントの存在を特定するが、しかしながら１つまたは複数の他の特徴、整数、ステップ、演算、処理、動作、構成要素、コンポーネントおよび／またはそれらの任意のグループの存在または追加を排除するものではない。
別個の規定がない限りは、（技術用語および科学用語を含む）あらゆる用語は、本明細書において、本実施例に属する分野の通常の意味で使用されている。
ワイドバンドギャップ半導体デバイスを用いる場合、例えばＳｉＣベースのパワー半導体デバイス、例えばパワーＭＯＳＦＥＴまたはダイオードなどを用いる場合、宇宙線によって惹起されるストリーマがデバイス内で発生したときに現れる可能性があるクリティカルな動作状態が生じる場合がある。それらのクリティカルな動作状態は、場合によっては、電気的な故障をもたらす可能性があり、したがってパワー半導体デバイスの信頼性に決定的な影響を及ぼす可能性がある。このことは、宇宙線によって惹起されるストリーマが突発的に発生した場合には、それを検出する手段はないと考えられている事実によって、一層深刻になると考えられる。宇宙線に対する安定性を提供することは、上記の実施例または下記の実施例と関連させて説明する技術的な測定によって提供することができる。
図１には、ワイドバンドギャップ半導体デバイス１００が示されている。ワイドバンドギャップ半導体デバイス１００のワイドバンドギャップ半導体は、第１のドーピング領域１０２および第２のドーピング領域を含んでいる。第１のドーピング領域１０２は、第１の導電型を有しており、また第２のドーピング領域は、第２の導電型を有している。第２のドーピング領域は、１ｅ１７ｃｍ-3未満の第１の平均正味ドーピング濃度を有しているドリフト部分１０４を含んでいる。第２のドーピング領域の高ドープ部分１０８は、５ｅ１８ｃｍ-3超の第２の平均正味ドーピング濃度を有している。第２のドーピング領域の補償部分１０６は、ドリフト部分１０４と高ドープ部分１０８との間に設けられている。補償部分１０６は、１ｅ１６ｃｍ-3超かつ１ｅ１７ｃｍ-3未満の正味ドーピング濃度を有している第１の区域から、５ｅ１８ｃｍ-3超の正味ドーピング濃度を有している第２の区域まで延在している。第２の区域から第１の区域へと少なくとも１００ｎｍにわたり延在している補償部分１０６の少なくとも一部のその内部における正味ドーピング濃度の最大勾配は、５ｅ２２ｃｍ-4未満である。
提案される補償部分１０６内では、宇宙線によって生成される電荷キャリアの少なくとも一部の電荷を、補償部分１０６内に提供されているドーピングプロファイルによって補償することができる。このようにして、高い電界ピークを回避することができるか、または低減することができる。したがって、ワイドバンドギャップ半導体デバイスにおいて、アバランシェ降伏を回避することができる。つまり、補償部分１０６を形成することによっては、ワイドバンドギャップ半導体デバイスのロバスト性、信頼性および／または寿命を向上させることができる。例えば、宇宙線のような何らかの特定の外部イベントが発生した際の誤動作または破壊からワイドバンドギャップ半導体デバイス１００を保護するために、補償部分１０６をワイドバンドギャップ半導体デバイス１００内に形成することができる。
例えば、第１のドーピング領域１０２は、ダイオードのアノード領域、ダイオードのカソード領域、電界効果トランジスタのボディ領域および／またはバイポーラトランジスタのベース領域であってよい。第１のドーピング領域１０２を、ワイドバンドギャップ半導体の前面側の表面と第２のドーピング領域との間に設けることができ、また第１のドーピング領域１０２は、前面側の表面の一部を形成することができる。例えば、第１のドーピング領域１０２を、電界効果トランジスタのソース領域と、電界効果トランジスタのドリフトゾーンを形成している第２のドーピング領域のドリフト部分１０４と、の間に設けることができる。第１のドーピング領域１０２は、第２のドーピング領域の導電型とは逆の導電型を有している。例えば、第１のドーピング領域１０２を、ｐドープすることができ、また第２のドーピング領域を、したがってドリフト部分１０４、補償部分１０６および高ドープ部分をｎドープすることができるか、または第１のドーピング領域１０２を、ｎドープすることができ、また第２のドーピング領域をｐドープすることができる。例えば、第１のドーピング領域１０２が、第２のドーピング領域に隣接して設けられていると、それによって第１のドーピング領域１０２と第２のドーピング領域との間にｐｎ接合部が存在している。
第２のドーピング領域のドリフト部分１０４は、印加される電圧を阻止するための大きい空乏領域を得るために、ワイドバンドギャップ半導体デバイス１００の阻止状態において空乏状態にすることができる、ワイドバンドギャップ半導体の領域であると考えられる。例えば、第２のドーピング領域のドリフト部分１０４は、補償部分および高ドープ部分に比べて低い正味ドーピング濃度を有している。ドリフト部分１０４の平均正味ドーピング濃度は、１ｅ１７ｃｍ-3未満（かつ／または１ｅ１６ｃｍ-3、または５ｅ１５ｃｍ-3未満）であり、またドリフト部分１０４が占めるワイドバンドギャップ半導体の区域内の正味ドーピング濃度の平均を取ることによって求めることができる。正味ドーピング濃度は、ドナーＮDの濃度とアクセプタＮAの濃度との差の絶対値である。さらに、ドリフト部分１０４は、１ｅ１７ｃｍ-3未満（または１ｅ１６ｃｍ-3未満、または５ｅ１５ｃｍ-3未満）の最大正味ドーピング濃度を有することができる。ドリフト部分１０４は、垂直方向において、第１のドーピング領域１０２から補償部分の第１の区域まで、またはドリフト部分１０４と補償部分１０６との間に設けられているフィールドストップ部分まで延在することができる。
高ドープ部分１０８は、背面側コンタクト金属化部とのオーミックコンタクトを得て、かつ／またはワイドバンドギャップ半導体の十分な厚さを得て、ワイドバンドギャップ半導体の安全な取り扱いを実現するために、かつ／またはオン抵抗への影響を低く抑えながら十分な機械的な安定性を提供するために使用することができる。高ドープ部分１０８を、ワイドバンドギャップ半導体の背面側の表面に設けることができ、かつワイドバンドギャップ半導体の背面側の表面における背面側金属化部構造によって電気的に接続することができる。代替的に、高ドープ部分１０８は、第１の導電型のＩＧＢＴの背面側エミッタ領域または背面側コレクタ領域であってもよい。例えば、高ドープ部分１０８は、補償部分１０６から背面側の表面まで延在することができる。高ドープ部分１０８は、オン抵抗への影響を低く抑えるために、かつ／またはコンタクト電極とのオーミックコンタクトを実現するために、補償部分およびドリフト部分に比べて高い正味ドーピング濃度を有している。高ドープ部分１０８の平均正味ドーピング濃度は、５ｅ１８ｃｍ-3超（または１ｅ１９ｃｍ-3超、または５ｅ１９ｃｍ-3超）であり、また高ドープ部分１０８が占めるワイドバンドギャップ半導体の区域内の正味ドーピング濃度の平均を取ることによって求めることができる。さらに、高ドープ部分１０８は、５ｅ１８ｃｍ-3超（または１ｅ１９ｃｍ-3超、または５ｅ１９ｃｍ-3超）の最小正味ドーピング濃度を有することができる。
上記において言及したように、ワイドバンドギャップ半導体デバイス１００のロバスト性を向上させるように、補償部分１０６を形成することができる。例えば、補償部分１０６は、垂直方向において、ドリフト部分１０４と高ドープ部分１０８との間に設けられている。補償部分１０６は、高ドープ部分１０８から、ドリフト部分１０４またはフィールドストップ部分まで延在することができる。補償部分１０６の第１の区域は、ドリフト部分１０４またはフィールドストップ部分に隣接して設けられている補償部分１０６の区域であってよく、また補償部分１０６の第２の区域は、高ドープ部分１０８に隣接して設けられている補償部分１０６の区域であってよい。代替的に、第２のドーピング領域の１つまたは複数の他の部分を、高ドープ部分１０８と補償部分１０６との間、かつ／またはドリフト部分１０４と補償部分１０６との間に設けることができる。ドリフト部分１０４との補償部分１０６の界面を、１ｅ１５ｃｍ-3超（または５ｅ１５ｃｍ-3超）、かつ１ｅ１７ｃｍ-3未満（または５ｅ１６ｃｍ-3未満）の正味ドーピング濃度を有している第１の区域によって規定することができる。高ドープ部分１０８との補償部分１０６の境界を、５ｅ１８ｃｍ-3超（または１ｅ１９ｃｍ-3超、または５ｅ１９ｃｍ-3超）の正味ドーピング濃度を有している第２の区域によって規定することができる。
さらに、放射によって誘導された電荷キャリアの良好な補償を得るために、補償部分内での正味ドーピング濃度の上昇を適度に選択することができる。例えば、第２の区域から第１の区域へと少なくとも１００ｎｍ（または少なくとも２００ｎｍ、または少なくとも５００ｎｍ）にわたり延在している補償部分１０６の少なくとも一部のその内部における正味ドーピング濃度の最大勾配は、５ｅ２２ｃｍ-4未満（または１ｅ２２ｃｍ-4未満、または５ｅ２１ｃｍ-4未満）である。換言すれば、補償部分１０６内の正味ドーピング濃度の勾配は、５ｅ１８ｃｍ-3超の正味ドーピング濃度を有している区域から出発して、１ｅ１５ｃｍ-3超かつ１ｅ１７ｃｍ-3未満の正味ドーピング濃度を有している区域まで延在している、少なくとも１００ｎｍの垂直方向の寸法にわたり５ｅ２２ｃｍ-4以下に留まる。オプションとして、全体の補償部分１０６内において、正味ドーピング濃度は、５ｅ２２ｃｍ-4未満（または１ｅ２２ｃｍ-4未満、または５ｅ２１ｃｍ-4未満）であってよい。さらに、オン抵抗に対する補償部分の影響を低く抑えるために、補償部分１０６内の正味ドーピング濃度の最小勾配は、１ｅ２１ｃｍ-4超（または２ｅ２１ｃｍ-4超、または４ｅ２１ｃｍ-4超）であってよい。
補償部分１０６の垂直方向の寸法は、ドリフト部分の垂直方向の寸法に依存して選択することができ、それに対し、ドリフト部分の垂直方向の寸法は、ワイドバンドギャップ半導体デバイス１００の電圧クラスに依存して選択することができる。例えば、ドリフト部分は、１，２００Ｖデバイスの場合には少なくとも８μｍから最大で１２μｍまでの垂直方向の寸法、または６００Ｖデバイスの場合には少なくとも４μｍから最大で７μｍまでの垂直方向の寸法を有することができる。例えば、ドリフト部分１０４の垂直方向の寸法は、補償部分１０６の第１の区域と補償部分１０６の第２の区域との間の垂直方向の距離より大きくてよい（例えば、２倍より大きくてよい、３倍より大きくてよい、または５倍より大きくてよい）。例えば、ドリフト部分１０４の垂直方向の寸法は、補償部分の第１の区域と補償部分１０６の第２の区域との間の垂直方向の距離よりも小さくてよい（または１０倍より小さくてよい、または５倍より小さくてよい）。
例えば、補償部分の垂直方向の寸法および／または補償部分１０６の第１の区域と補償部分１０６の第２の区域との間の垂直方向の距離は、１μｍより大きくてよい（または２μｍより大きくてよい、４μｍより大きくてよい、または５μｍより大きくてよい）、かつ／または１０μｍより小さくてよい（または８μｍより小さくてよい、または５μｍより小さくてよい）。
オプションとして、補償部分のドーピングプロファイルは、ドーピングプラトーを含むことができる。ドーピングプラトーは、１ｅ２１ｃｍ-4未満（または１ｅ１９ｃｍ-4未満、または１ｅ１７ｃｍ-4未満）の正味ドーピング濃度の平均勾配を有することができ、またドーピングプラトーは、５０ｎｍ超（または８０ｎｍ超、または１００ｎｍ超）の垂直方向の寸法を有することができる。例えば、ワイドバンドギャップ半導体デバイスのドーピングプロファイルは、複数のドーピングプラトーを有しており、それによって階段状のドーピングプロファイル（例えば図３を参照されたい）が生じる。それらのプラトーのうちの少なくとも１つの（またはすべてのプラトーの）正味ドーピング濃度の平均勾配は、５ｅ２０ｃｍ-4未満である。幾つかの実施例においては、複数のドーピングプラトーには、２つ、３つ、４つまたはそれ以上のドーピングプラトーが含まれる。複数のドーピングプラトーにおける種々のドーピングプラトーは、それぞれ異なる平均正味ドーピング濃度を有することができる。例えば、ドリフト部分１０４の最も近くに設けられているドーピングプラトーは、少なくとも２ｅ１６ｃｍ-3（または少なくとも１ｅ１７ｃｍ-3、または少なくとも５ｅ１７ｃｍ-3）の平均正味ドーピング濃度を有することができる。例えば、隣接するドーピングプラトーの各平均正味ドーピング濃度の差は、１ｅ１８ｃｍ-3より小さくてよい（または５ｅ１７ｃｍ-3より小さくてよい、または１ｅ１７ｃｍ-3より小さくてよい）。例えば、最も高いドーピングプラトーは、１ｅ１８ｃｍ-3より高い（または５ｅ１８ｃｍ-3より高い、または１ｅ１９ｃｍ-3より高い）平均ドーピング濃度を有することができる。最も高いドーピングプラトーは、高ドープ部分の最も近くに設けられている、複数のドーピングプラトーのうちのドーピングプラトーであってよい。例えば、複数のドーピングプラトーは、補償部分１０６の垂直方向の寸法の５０％超（または７０％超、または９０％超）を占めることができ、また複数のドーピングプラトーの各プラトー間の移行区間は、補償部分１０６の垂直方向の寸法の５０％未満（または３０％未満、または１０％未満）を占める。
オプションとして、補償部分１０６内の正味ドーピング濃度の勾配の、補償部分１０６内の正味ドーピング濃度の平均勾配からの変化は３０％未満である。換言すれば、補償部分内の正味ドーピング濃度の上昇は、実質的に線形であると考えられる。
オプションとして、補償部分１０６内の第１の導電型のドーパントの最大ドーピング濃度は、１ｅ１７ｃｍ-3超（または５ｅ１７ｃｍ-3超、または１ｅ１８ｃｍ-3超）であってよい。例えば、特定の正味ドーピングプロファイルを提供するために、第１の導電型のドーパントによって、補償部分１０６の一部をカウンタードープすることができる。例えば、補償部分内の第１の導電型のドーパントの最大ドーピング濃度を、補償部分の第１の区域に配置することができる。
例えば、補償部分１０６内のドーパント原子の大部分（例えば、８０％超）は、窒素原子または蛍光体原子であってよい。例えば、窒素および蛍光体を、ＳｉＣ半導体デバイスにおいて使用することができる。何故ならば、窒素および蛍光体は、ＳｉＣ基板材料における他のドーパントに比べて、導通バンドエッジまで比較的短い距離を有しているからである。例えば、補償部分１０６内のすべてのドーパント原子の８０％超が、窒素原子であってよい。例えば、ドーピング原子は、半導体材料の導電性に影響を及ぼすことができる原子である。ＳｉＣにおける窒素の拡散は非常に低いので、窒素を使用することができる。
オプションとして、フィールドストップまたはフィールドストップ部分を、補償部分１０６とドリフト部分１０４との間に設けることができる。フィールドストップ部分は、１ｅ１７ｃｍ-3未満の最大正味ドーピング濃度を有することができる。
ワイドバンドギャップ半導体デバイス１００の第１のドーピング領域１０２は、第１の導電型（例えば、ｎまたはｐ）を有しており、またワイドバンドギャップ半導体デバイス１００の第２のドーピング領域は、第２の導電型（例えば、ｐまたはｎ）を有している。換言すれば、第１のドーピング領域１０２は、ｐドーピングすることができる（例えば、アルミニウムイオンまたはホウ素イオンの導入によって惹起される）か、またはｎドーピングすることができる（例えば、窒素イオン、蛍光体イオンまたはヒ素イオンの導入によって惹起される）、第１の導電型を有している。したがって、第２の導電型は、それとは逆のｎドーピングまたはｐドーピングを示す。換言すれば、第１の導電型がｎドーピングを示し、かつ第２の導電型がｐドーピングを示すことができるか、または第１の導電型がｐドーピングを示し、かつ第２の導電型がｎドーピングを示すことができる。
ワイドバンドギャップ半導体は、ワイドバンドギャップ半導体基板であってよい。例えば、ワイドバンドギャップ半導体基板は、エピタキシャル半導体層、または半導体ベースの基板およびエピタキシャル半導体層であってよい。ワイドバンドギャップ半導体は、エピタキシャル成長層を含んでいるか、またはワイドバンドギャップ半導体の前面側または背面側に１つまたは複数の絶縁層または導電層を成長または堆積させるために、かつ／またはエピタキシャル層を成長させるために使用されるので、基板であってよい。ワイドバンドギャップ半導体基板の前面側の表面は、半導体表面の上面における金属層、絶縁層またはパッシベーション層に面する、ワイドバンドギャップ半導体基板の半導体表面であってよい。半導体基板の基本的に垂直な縁部（例えば、半導体基板を相互に別個のものにすることによって生じる）と比較すると、半導体基板の前面側の表面は、横方向に延びる実質的に水平な表面であると考えられる。半導体基板の前面側の表面は、（例えば、製造プロセスまたはトレンチに起因する半導体構造の非平坦性を無視すれば）実質的に平坦な面であると考えられる。例えば、半導体基板の前面側の表面は、半導体基板の上面における絶縁層、金属層またはパッシベーション層と半導体材料との間の界面であってよい。ワイドバンドギャップ半導体基板の前面側は、半導体基板の背面側における構造よりも洗練された複雑な構造を実現するために使用される側であると考えられる。何故ならば、プロセスパラメータ（例えば、温度）および処理は、例えば構造が半導体基板の一方の側に既に形成されている場合、背面側に関して制限されると考えられるからである。
横方向および垂直方向の１つまたは複数のワイヤ層を、ワイドバンドギャップ半導体基板の前面側に設けて、電気的な素子構造（例えばトランジスタ）を他の素子構造またはコンタクトパッドに接続することができる。横方向のワイヤ層（例えば、半導体デバイスの層スタックの金属層）は、横方向のワイヤ層に接続されている垂直方向の電気的な接続部（ビア）間の横方向の電気的な接続部を実現するための層であると考えられる。垂直方向のワイヤ層（例えば、半導体デバイスの層スタックのビア層）は、横方向のワイヤ層間の垂直方向の電気的な接続部（ビア）を実現するための層であると考えられる。
例えば、ワイドバンドギャップ半導体基板は、ケイ素のバンドギャップ（１．１ｅＶ）よりも大きいバンドギャップを有している。例えば、ワイドバンドギャップ半導体基板は、炭化ケイ素（ＳｉＣ）ベースの半導体基板であってよいか、またはヒ化ガリウム（ＧａＡｓ）ベースの半導体基板であってよいか、または窒化ガリウム（ＧａＮ）ベースの半導体基板であってよい。例えば、ワイドバンドギャップ半導体基板は、炭化ケイ素基板である。ワイドバンドギャップ半導体基板は、半導体ダイの半導体ウェハであってよい。
例えば、層の垂直方向の向き、垂直方向の距離、垂直方向の寸法および垂直方向の広がりまたは厚さを、ワイドバンドギャップ半導体基板の前面側の表面に対して直交する方向において測定することができ、また横方向の向きおよび横方向の広がりを、ワイドバンドギャップ半導体基板の前面側の表面に対して平行な方向において測定することができる。
ワイドバンドギャップ半導体基板は、縁部移行領域によって横方向において包囲されているセル領域（または活性領域）を含むことができる。セル領域は、トランジスタ装置（または半導体装置全体）のオン状態または導通状態において半導体基板に流れる電流の９０％超を導通させるために使用される半導体基板の領域であると考えられる。例えば、セル領域は、トランジスタ装置のすべてのソース領域または半導体デバイスのすべてのトランジスタ構造のすべてのソース領域を含む領域であると考えられる。縁部移行領域を、半導体基板の縁部とセル領域との間に設けることができ、これによって、横方向において半導体基板の縁部に面するセル領域内で、半導体基板の前面側の表面と半導体基板の背面側の表面との間に印加される最大電圧を支援、阻止、低減または消費させることができる。
例えば、ワイドバンドギャップ半導体デバイス１００は、第１のドーピング領域および第２のドーピング領域を有している電気的な素子構造を含んでいる。ワイドバンドギャップ半導体デバイス１００またはワイドバンドギャップ半導体デバイス１００の電気的な素子構造は、ダイオード、トリオード、トランジスタ、電界効果トランジスタ、金属酸化物半導体電界効果トランジスタ、ジャンクション電界効果トランジスタ、絶縁ゲートバイポーラトランジスタ、バイポーラトランジスタまたはサイリスタであってよい。電気的な素子構造は、半導体基板の前面側の表面と、ワイドバンドギャップ半導体基板の背面側の表面と、の間に電流を導通させる、垂直方向の電気的な素子構造（例えば、垂直型ダイオードまたは垂直型トランジスタ）であってよい。例えば、ワイドバンドギャップ半導体デバイス１００の第１のドーピング領域および第２のドーピング領域を、電気的な素子構造において垂直方向にスタック状に設けることができる。ワイドバンドギャップ半導体デバイス１００の第１のドーピング領域を、ワイドバンドギャップ半導体基板の前面側におけるワイヤ構造および／またはコンタクトパッドおよび／または金属層に電気的に接続することができる。またワイドバンドギャップ半導体デバイス１００の第２のドーピング領域を、ワイドバンドギャップ半導体基板の背面側におけるコンタクト金属層に電気的に接続することができる。
例えば、電気的な素子構造は、トランジスタ装置（例えば、絶縁ゲート電界効果トランジスタＩＧＦＥＴ、金属酸化物半導体電界効果トランジスタＭＯＳＦＥＴ、または絶縁ゲートバイポーラトランジスタＩＧＢＴ）である。トランジスタ装置は、ソースワイヤ構造に接続されている複数のソースドーピング領域、ゲートワイヤ構造に接続されている複数のゲート電極またはゲート電極グリッド、および背面側のドレイン金属化部を含むことができる。例えば、電気的な素子構造は、トランジスタ構造である。トランジスタ構造は、トランジスタ装置の複数のトランジスタセルの１つのトランジスタセルであると考えられる。トランジスタセルは、例えば、１つまたは複数のソース領域（例えば、分散されているか、またはゲートに沿って設けられている）、少なくとも１つのボディ領域およびゲート（例えば、半導体基板内部へと延びるゲートトレンチ内に設けられているゲート）を含むことができる。さらに、複数のトランジスタセルのそれらのトランジスタセルは、共通の（相互的な）ドリフト領域（例えば、第２のドーピング領域のドリフト部分）および／または共通のドレイン領域（例えば、第２のドーピング領域の高ドープ部分）または共通のコレクタ領域（例えば、トランジスタセルがＩＧＢＴセルである場合）を共有することができる。
ワイドバンドギャップ半導体デバイス１００は、パワー半導体デバイスであってよい。パワー半導体デバイス、またはパワー半導体デバイスの電気的な素子構造（例えば、半導体デバイスのトランジスタ装置および／または半導体デバイスのダイオード装置）は、例えば、１００Ｖ超の降伏電圧または阻止電圧（例えば、２００Ｖ、３００Ｖ、４００Ｖまたは５００Ｖの降伏電圧）、または５００Ｖ超の降伏電圧または阻止電圧（例えば、６００Ｖ、７００Ｖ、８００Ｖまたは１，０００Ｖの降伏電圧）、または１，０００Ｖ超の降伏電圧または阻止電圧（例えば、１，２００Ｖ、１，５００Ｖ、１，７００Ｖ、２，０００Ｖ、３，３００Ｖまたは６，５００Ｖの降伏電圧）を有することができる。
補償部分内の正味ドーピング濃度の適度な上昇に起因して、例えば宇宙線の結果として生じた電荷キャリアを、空乏状態になった補償領域の固定的な空間電荷によって効果的に補償することができ、その結果、宇宙線イベント中にチップの背面側の近傍において一時的に上昇する動的な最大電界強度が低減される。したがって、前述の補償部分を有しているワイドバンドギャップ半導体デバイスは、例えば、その機能を維持しながら、宇宙線のより高い線量に耐えることができる。その結果、ワイドバンドギャップ半導体デバイスの、例えば宇宙線に対するロバスト性を向上させることができる。１つの効果として、ワイドバンドギャップ半導体デバイスの向上した信頼性および寿命が考えられる。
オプションとして、ワイドバンドギャップ半導体デバイスは、補償部分の第１の区域と補償部分の第２の区域との間の垂直方向の距離の８倍未満の、ドリフト部分の垂直方向の寸法を有している。換言すれば、補償部分は、ドリフト部分の垂直方向の寸法に関して、より小さい相対的な垂直方向の寸法を有している。補償部分は、宇宙線に起因するストリーマに対する保護を実現することができ、したがってワイドバンドギャップ半導体デバイスの信頼性を向上させることができる。補償部分のより大きい垂直方向の寸法は、補償部分の機能をさらに向上させることができる。
オプションとして、ワイドバンドギャップ半導体デバイスは、補償部分の第１の区域と補償部分の第２の区域との間の垂直方向の距離の３倍超の、ドリフト部分の垂直方向の寸法を有している。換言すれば、ドリフト部分は、補償部分の垂直方向の寸法に関して、または補償部分の第１の区域と補償部分の第２の区域との間の垂直方向の距離に関して、最小の相対的な垂直方向の寸法を有している。補償部分の相対的な垂直方向の寸法を低減することによって、オン状態におけるワイドバンドギャップ半導体デバイスの抵抗を低減することができる。このようにして、幾つかの実施例においては、より低い電力消費に起因して、ワイドバンドギャップ半導体デバイスの効率を向上させることができる。
オプションとして、ワイドバンドギャップ半導体デバイスは、１ｅ１７ｃｍ-3超の、補償部分内の第１の導電型のドーパントの最大ドーピング濃度を有している。換言すれば、補償部分の正味ドーピング濃度によって、補償部分内に第２の導電型がもたらされるにもかかわらず、幾つかの実施形態の補償部分は、所定量の第１の導電型のドーパントを含むことができる。特定のドーピングプロファイルを提供するために、第１の導電型のドーパントによって、補償部分１０６の一部をカウンタードープすることができる。例えば、補償部分内に第１の導電型のドーパントの最大ドーピング濃度を提供することによって、補償部分内の正味ドーピング濃度の最大勾配を制限することができる。
オプションとして、ワイドバンドギャップ半導体デバイスの補償部分内のすべてのドーピング原子の８０％超は、窒素原子である。例えば、ワイドバンドギャップ半導体デバイス、例えば炭化ケイ素（ＳｉＣ）半導体デバイスにおけるドーパントとしての窒素は、炭化ケイ素内で顕著に拡散しないと考えられる。例えば、ドーパントとして窒素を使用するドーピングプロファイルを正確に形成することができ、またそのようなドーピングプロファイルは、製造中の温度バジェットに起因して殆ど変化しないと考えられる。
図２には、ワイドバンドギャップ半導体デバイス２００が概略的に示されている。ワイドバンドギャップ半導体デバイス２００は、図１に示したワイドバンドギャップ半導体デバイスの実施形態と同様に形成されている。また、ワイドバンドギャップ半導体デバイス２００は、ドリフト部分１０４と補償部分１０６との間に、またはドリフト部分１０４と第１の区域２０６との間に設けられているフィールドストップ部分２１０を含んでいる。さらに、ドリフト部分１０４の垂直方向の寸法ｄは、補償部分１０６の第１の区域２０６と補償部分１０６の第２の区域２０８との間の垂直方向の寸法ｗよりも大きい。
さらに、第１のドーピング領域２０４は、ｐドープされており、また第２のドーピング領域は、ドリフト部分１０４、フィールドストップ部分２１０、補償部分１０６および高ドープ部分１０８を含んでおり、またｎドープされている。
さらなる詳細および態様を、上記において説明した実施形態、または下記において説明する実施形態と関連させて言及する。図２に示した実施形態は、提案されるコンセプトと関連させて言及する１つまたは複数の態様、もしくは上記において説明した（例えば図１を参照されたい）または下記において説明する（例えば図３〜図７を参照されたい）１つまたは複数の実施形態に対応する、１つまたは複数のオプションとしての付加的な特徴を有することができる。
図３には、ワイドバンドギャップ半導体デバイスの補償部分の階段状のドーピングプロファイルの概略図が示されている。正味ドーピング濃度Ｎが、任意の単位で示されている。垂直方向の寸法ｗを有している補償部分は、第１の区域Ｘ1から第２の区域Ｘ4まで延在している。補償部分は、この補償部分の正味ドーピング濃度よりも高い正味ドーピング濃度３０２を有している高ドープ部分に隣接して設けられている。補償部分は、それぞれが平均正味ドーピング濃度Ｎ1〜Ｎ4を有している４つのドーピングプラトー３０４、３０６、３０８、３１０を含んでいる。第１のドーピングプラトー３０４は、ドリフト部分の最も近くに設けられているドーピングプラトーであってよく、また４つのドーピング濃度Ｎ1〜Ｎ4のうちの相応に最も低い平均正味ドーピング濃度Ｎ1を有している。つまり、Ｎ1はＮ4より低い。それに対しＮ4は、４つのドーピング濃度Ｎ1〜Ｎ4のうちの最も高い平均正味ドーピング濃度であってよい。４番目のドーピングプラトー３１０を、高ドープ部分の最も近くに設けることができる。補償部分を、ドリフトゾーンおよび／またはフィールドストップゾーンに隣接するよう位置決めすることができる。
例えば、電荷キャリア補償ゾーン（補償部分）の寸法ｗに対するドリフトゾーンの寸法ｄの比率は、１０〜２または８〜３の範囲であってよい。寸法ｗが大きくなるほど、構造は、ストリーマにおける電子の補償により一層適したものになると考えられる。ユニポーラデバイスの場合には、図示の構造は、スイッチオン状態における抵抗を高めることができる。したがって、過度に幅広に選択することはできない。上述の各段のドーピング濃度は、中程度の範囲であって低い範囲にはないが、しかしながら、幅ｗが過度に大きくない限りは、抵抗の上昇は小さいと考えられる。
例えば、多段のドーピングゾーンを提供することが提案され、この多段のドーピングゾーンは、電荷キャリア補償ゾーンとして使用され、また例えば典型的には全体で１μｍ〜５μｍの垂直方向の寸法と、個々の段のそれぞれ十分な最小濃度と、を有している、少なくとも２つの区域、またはより良好には４つ以上の区域を、例えば、オプションとして特別な注入ステップと組み合わされたエピタキシプロセスを用いて提供する。
例えば、図３には、ＳｉＣ半導体デバイスの補償部分のドーピングプロファイルの一例を示していると考えられる。ドリフトゾーンまたはフィールドストップゾーンと、ドレインゾーン、もしくはＳｉＣベースのパワーＭＯＳＦＥＴまたはＳｉＣベースのダイオードの基板と、の間に設けられている、電荷キャリア補償ゾーンを形成している面の最小ドーピングを、十分に高く選択することができ、それによって電子の流れの効果的な補償によって、宇宙線によって惹起されるストリーマにおける背面側への流れがもたらされ、したがって宇宙線の発生時に生じる電界強度の急激な上昇の効果的な低減も達成される。
ドーピング濃度または正味ドーピング濃度を、ストリーマにおける電子の推定される密度に応じて選択することができる。ストリーマは電子を含むと考えられる。それらの電子の密度は、例えば、シミュレーションによって計算することができる。２μｍ内で０に低下する例えば５．５×１０6Ｖ／ｃｍの場に関するポワソンの方程式の単純な転置から、Ｎeffの実効密度は次式に等式化される：
例えば、電子の密度は、ｎ＝Ｎeff−ＮDである。一例として、１，２００ＶのＳｉＣデバイスに関してＮD＝１×１０16ｃｍ-3の値を想定すると、ｎ＝１．４×１０17ｃｍ-3の結果となる。したがって、ストリーマに達する電子の数は、ケイ素（Ｓｉ）における相応のイベントの場合と同じ範囲内にあると考えられる。Ｓｉにおける遷移と比較した、ＳｉＣにおける遷移は、ＳｉＣにおけるドーパントの非常に低い拡散係数に起因してより突発的なものであるので、ストリーマにおける電子密度が非常に低くても、非常に高い電界ピークがもたらされると考えられる。補償ゾーンは、それらの電子を補償することができ、また宇宙線放射イベント中にチップの背面側近傍において生じる動的な二次電界ピークを制限することができる。このことから、より低い値によって、（例えば、１，２００Ｖの素子デバイスに関しては約１．１ｅ１６／ｃｍ3および／または１，７００Ｖの素子容量に関しては７ｅ１５／ｃｍ3の平均正味ドーピング濃度を有しているドリフトゾーンドーピングとは対照的に）Ｎ1＝２×１０16ｃｍ-3の平均正味ドーピング濃度がもたらされると考えられる。
電界の上昇の非常に急峻な部分を有している例においては、約１．５×１０18ｃｍ-3の相応のＮを選択することができる。相応の例示的な概算によって、４個またはｉ個のドーピング段またはドーピングプラトーが設けられる場合には、Ｎ4および／またはＮiの見込み上限が示される。第１段をＮ1でドーピングすることができ、最後の段を、例えばＮ4でドーピングすることができる。例えば、段Ｎ1は、少なくともＮD＝２×１０16ｃｍ-3のドーピングを有することができ、また最後の段は、最大で、ＮD＝２×１０18ｃｍ-3のドーピングを有することができる。実現された種々のプラトーの和としての、垂直方向の全体の寸法は、補償ゾーンの垂直方向の全体の寸法の５０％〜９８％、または７０％〜９６％、または８０％〜９５％を占めると考えられる。反対に、個々のプラトー間の各移項域の和は、補償ゾーンの垂直方向の全体の寸法の２％〜５０％、または４％〜３０％、または５％〜２０％を占めると考えられる。
図４には、ワイドバンドギャップ半導体デバイスの一部のドーピングプロファイルの概略図が示されている。ドーピングプロファイル４００は、ワイドバンドギャップ半導体デバイスのドリフト部分４０２、フィールドストップ部分４０４、補償部分４０６、および高ドープ部分４０８に関して示されている。補償部分４０６の正味ドーピング濃度の勾配４１０は、その補償部分４０６の第１の区域４１２と第２の区域４１４との間の正味ドーピング濃度の平均勾配の３０％未満、または１５％未満、またはそれどころか５％未満だけ変化する。したがって、補償部分４０６は、ドーズがドーピングプラトーを提供する代わりに正味ドーピング濃度の比較的一定の上昇を提供する、補償部分に関する一例である。
図５には、ワイドバンドギャップ半導体デバイスの補償部分のドーピングプロファイル５００が示されている。ドーピングプロファイル５００は、複数のドーピングプラトー５０２，５０４を含んでいる。各ドーピングプラトーは、正味ドーピング濃度の少なくとも１つの極大値５０６を有している。ドーピングプラトー５０４は、５０ｎｍ超の垂直方向５０８の寸法を有しており、またドーピングプラトー５０４内の平均勾配は、１ｅ１９ｃｍ-4未満である。
図６には、正味ドーピング濃度６０２を有しているワイドバンドギャップ半導体デバイスのドーピングプロファイル６００が示されている。正味ドーピング濃度６０２のプロファイルは、第２の導電型のドーパントの第１のドーピング濃度６０４および第１の導電型のドーパントの第２のドーピング濃度６０６の結果である。第１の導電型のドーパントのカウンター注入に起因して、正味ドーピング濃度の勾配は、補償部分６２０内の所望の極大値を下回る値まで低下すると考えられ、その一方で、ドリフト部分６１０における正味ドーピング濃度を低く抑えることができ、また高ドープ部分６３０における正味ドーピング濃度を高く保つことができる。
図７には、１つの実施形態によるワイドバンドギャップ半導体デバイスを形成するための方法のフローチャートが示されている。この方法７００は、ワイドバンドギャップ半導体デバイスのワイドバンドギャップ半導体基板の第１のドーピング領域を形成するステップ７１０を備えている。第１のドーピング領域は、第１の導電型の領域である。さらに、この方法７００は、ワイドバンドギャップ半導体基板の第２のドーピング領域を形成するステップ７２０を備えている。第２のドーピング領域は、第２の導電型の領域である。第２のドーピング領域は、ドリフト部分、高ドープ部分および補償部分を含んでいる。第２のドーピング領域のドリフト部分は、１ｅ１７ｃｍ-3未満の第１の平均正味ドーピング濃度を有しており、また第２のドーピング領域の高ドープ部分は、５ｅ１８ｃｍ-3超の第２の平均正味ドーピング濃度を有している。さらに、第２のドーピング領域の補償部分は、ドリフト部分と高ドープ部分との間に設けられている。補償部分は、１ｅ１６ｃｍ-3超かつ１ｅ１７ｃｍ-3未満の正味ドーピング濃度を有している第１の区域から、５ｅ１８ｃｍ-3超の正味ドーピング濃度を有している第２の区域まで延在している。第２の区域から第１の区域へと少なくとも１００ｎｍにわたり延在している補償部分の少なくとも一部のその内部における正味ドーピング濃度の最大勾配は、５ｅ２２ｃｍ-4未満である。
補償部分の形成、およびその補償部分の各ドーピングプロファイルまたは特定の正味ドーピング濃度に起因して、例えば宇宙線の結果として生じた電荷キャリアを、形成されたワイドバンドギャップ半導体デバイス内で少なくとも部分的に補償することができる。したがって、前述の方法によって形成された、補償部分を含んでいるワイドバンドギャップ半導体デバイスは、例えば、その機能を維持しながら、宇宙線イベント中の宇宙線のより高い線量、および印加されるより高い阻止電圧に耐えることができる。その結果、ワイドバンドギャップ半導体デバイスの、例えば宇宙線に対するロバスト性を、本方法に即して装置を提供することによって向上させることができる。その効果として、提案される方法に即して形成されるワイドバンドギャップ半導体デバイスの向上した信頼性および寿命が考えられる。
第２のドーピング領域を、第１のドーピング領域よりも前に形成することができるか、または第２のドーピング領域を形成するために使用される幾つかのプロセス（例えば、第２のドーピング領域に関する半導体材料のエピタキシャル成長）を、第１のドーピング領域を形成する前に実施することができ、その一方で、別のプロセス（例えばソースゾーンの生成のための、例えばドーパントの注入）を、第１のドーピング領域の形成後に実施することができる。
例えば、第２のドーピング領域の形成は、ワイドバンドギャップ半導体ベース基板上での、エピタキシャルワイドバンドギャップ半導体層のエピタキシャル成長を含み、この場合、ドリフト部分および補償部分は、エピタキシャルワイドバンドギャップ半導体層内に設けられている。補償部分および／またはドリフト部分内の所望のドーピングプロファイルを、特にエピタキシャル成長中に所定の期間にわたり、ドーパント濃度を変更することによって形成することができる。
高ドープ部分（例えば、ダイオードの背面側のコンタクト部分、電界効果トランジスタのドレイン領域、またはＩＧＢＴのエミッタ領域／コレクタ領域）における所望のドーピング濃度を、ワイドバンドギャップ半導体ベース基板のドーピング濃度によって、または（例えば、ワイドバンドギャップ半導体基板を背面側から薄くした後に）ワイドバンドギャップ半導体基板の背面側からのドーパントの注入によって提供することができる。
代替的に、方法７００は、補償部分における所望のドーピングプロファイルの少なくとも一部を形成するために、エピタキシャルワイドバンドギャップ半導体層のエピタキシャル成長後に、ドリフト部分を介して第２の導電型のドーパントを注入することをさらに含むことができる。ドリフト部分は、ドーパントの注入エネルギ分布を広げることができ、その結果、より円滑なドーピングプロファイルを得ることができる。
代替的または付加的に、補償部分における所望のドーパントプロファイルの少なくとも一部を形成するために、ドリフト部分を含んでいるエピタキシャルワイドバンドギャップ半導体層の一部を形成する前に、第２の導電型のドーパントを注入することができる。例えば、注入エネルギフィルタを、第２の導電型のドーパントの注入に使用することができ、この場合、注入エネルギフィルタは、第２の導電型のドーパントの注入に使用されるイオンビームの注入エネルギ分布を広げるように構成されている。
代替的または付加的に、所望のドーピングプロファイルを得るために、第２のドーピング領域の所望の部分内の正味ドーピング濃度を低減するために、カウンター注入を使用することができる。例えば、方法７００は、補償部分における所望のドーピングプロファイルの少なくとも一部を形成するために、補償部分に第１の導電型のドーパント（例えば、ホウ素原子）を注入することをさらに含むことができる。
オプションとして、全領域にわたるドーパントの注入を実現するため、したがって結果として生じるドーピングプロファイルの精密な調整を実現し、エピタキシによって惹起されるドーピングの不均一性を阻止するために、また例えば実現されるドーピングプロファイルのより良好な再現性を保証するために、エピタキシプロセスを１回または複数回中断することができる。窒素はＳｉＣにおいて実質的に拡散しないので、１つのドーピングプラトーを有している例においては、ドーピングプラトーの所望の垂直方向の寸法を、可変の注入エネルギを使用することによって取得することができる。特に、このヴァリエーションを使用する場合には、ドーピングプロファイルの波状の分布が生じると考えられる（例えば、各ドーピングプラトーは、両端部に下降縁を有する極大値を含んでいる）。使用される注入エネルギの数に応じて、種々の注入極大値が準プラトーに沿って生じると考えられる。代替的に、エネルギフィルタ原理を適用することができ、これによって、注入部を基点とした範囲の端部を著しく広げることができる。また、ドリフトゾーン、特にＳｉＣドリフトゾーンを、一種のエネルギフィルタとして使用することができる。このことは、例えば、複数回の注入を実行できるようになる前に、ドリフトゾーンの実質的な部分を堆積させることによって行うことができる。したがって、そのようにして形成されたゾーンを介する放射によって、範囲の端部の最大値の半分の幅の実質的に大きい垂直方向の寸法がもたらされると考えられる。
段階的な移行部を有しているか、または段階的な移行部を備えた複数の段を有しているヴァリエーションにおいては、主要な階段状の部分を備えた複数段のプロファイルの代わりに、所望のドーピング勾配を、例えば、エピタキシプロセス中に窒素原子を時間に応じて追加することによって制御することができる。代替的に、これを、注入エネルギの変化および注入ドーズの変化を適切に組み合わせることによって実現することができる。事前に規定されたドーピング勾配は、例えば５×１０22ｃｍ-4未満かつ１×１０21ｃｍ-4超であってよい。
代替的に、表面において最大補償を達成するために、表面において最大濃度を有しており、したがって正味ドナー濃度において所望の勾配を取得するために、深さ方向に向かって低下する濃度を有しているドーピング勾配を、最初のエピ（エピタキシャル層の成長）の前、またはバッファの成長（補償部分の成長）の後に、ｎ+基板へのアクセプタの注入によって取得することができる。ＡｌまたはＧａを使用する場合には、複数回の注入の使用またはエネルギフィルタ法の使用を使用することができる。特に、ホウ素を使用する場合には、バッファ層および／またはＳｉＣ基板におけるホウ素の無視できない拡散に起因して、電荷キャリア補償ゾーンの結果として生じるドーピングの段階的な分布が生じると考えられる。注入ドーズおよび／または注入エネルギを、相応に最適化することができる。さらに、組み込まれたホウ素原子の高い再結合効率は、不所望な積層欠陥の分布を付加的に抑制することができるか、または少なくとも大きく低減させることができる。
さらなる詳細および態様を、上記において説明した実施形態、または下記において説明する実施形態と関連させて言及する。図７に示した実施形態は、提案されるコンセプトと関連させて言及する１つまたは複数の態様、もしくは上記において説明した（例えば図１〜図６を参照されたい）または下記において説明する１つまたは複数の実施形態に対応する、１つまたは複数のオプションとしての付加的な特徴を有することができる。
幾つかの実施形態は、ワイドバンドギャップ半導体デバイスを形成するための装置に関する。装置は、ワイドバンドギャップ半導体デバイスのワイドバンドギャップ半導体基板の第１のドーピング領域を形成するための手段を有している。装置は、さらに、第２のドーピング領域のドリフト部分と高ドープ部分との間に設けられている、ワイドバンドギャップ半導体基板における補償部分を備えているワイドバンドギャップ半導体基板の第２のドーピング領域を形成するための手段を有している。装置は、さらに、第１の区域と第２の区域との間で５ｅ２２ｃｍ-4未満の最大勾配を有している補償部分の正味ドーピング濃度を提供するための手段を有しており、ここで、第１の区域は、１ｅ１６ｃｍ-3超かつ１ｅ１７ｃｍ-3未満の正味ドーピング濃度を有しており、また第２の区域は、５ｅ１８ｃｍ-3超の正味ドーピング濃度を有している。装置は、宇宙線、ワイドバンドギャップ半導体デバイス内での宇宙線によって誘導されるストリーマなどの特定の外部イベントに対する改善されたロバスト性を備えた、ワイドバンドギャップ半導体デバイスを形成する、または提供する、または製造することができる。
幾つかの実施の形態は、宇宙線に対する改善された耐性または安定性を備えている、ワイドバンドギャップデバイスに関する。提案した方法を、ＳｉＣパワー半導体デバイスまたは相応のデバイスを製造するために使用することができる。特にストリーマの補償に関する、提案される補償ゾーンの一例を、ＳｉＣ ＭＯＳＦＥＴ、ＪＦＥＴ、ショットキーダイオードおよび／またはＭＰＳ（Ｍｅｒｇｅｄ Ｐｉｎ−Ｓｃｈｏｔｔｋｙ）ダイオードに適用することができる。補償ゾーンを、ｎゾーン／フィールドストップゾーンと基板との間に配置することができる。しかしながら、ＳｉＣベースのＩＧＢＴについては、そのようなゾーンを使用することもでき、その場合、そのようなゾーンは、例えばドリフトゾーンまたはフィールドストップゾーンとｐエミッタとの間に形成されている。
例えば、窒素原子の注入ドーズまたは注入エネルギを相応に所期のように変化させることによって、またはエピタキシプロセス中にドーパントとしての窒素を時間に応じて追加することによって、ＳｉＣベースのパワー半導体の、宇宙線に対する安定性を改善するために、複数段の実現または段階的な電荷キャリア補償ゾーンの実現が提案される。構造的には、複数のプラトーおよび／またはプラトー状の区域（すなわち、準プラトー）を備えた背面側のｎドープ電荷キャリア補償ゾーンも提案される。オプションとして、そのような補償ゾーンを、垂直方向において十分な寸法を備えている、平均正味ドーピング濃度の移行区域と組み合わせることができ、この移行区域は、例えば５×１０22ｃｍ-4未満かつ１×１０21ｃｍ-4超の正味ドーピング濃度の勾配を有している。それらの移行区域における最小正味ドーピング濃度は、その都度のクリティカルな動作状態において発生する電子密度の範囲内にあると考えられる。
ＳｉＣに関するそのようドーピングプロファイルを実現するために、特にエピタキシベースのプロセスが適していると考えられる。エピタキシプロセスに関しては、特に、種々の方法ステップの組合せを使用することができる種々の可能性が考えられる。ドーピングプラトーまたはドーピングにおける段階的な上昇または下降を生じさせることができる。ドーパントの導入は、堆積速度、堆積温度、気相中またはドーパントガス流中の炭素率および／またはケイ素率のような種々のパラメータによって決定される。さらに、炭素率および／またはケイ素率を、所定のドーパント前駆ガス濃度でのドーピングの導入に影響を及ぼすために使用することができる。
コスト状の理由から、例えば中断なしで可能である場合には、１回の堆積で連続的に電荷キャリア補償ゾーンおよびドリフトゾーン（またオプションとして、上流側のフィールドストップゾーン）の作成を実現するプロセスを使用することができる。例えば、ＳｉＣにおけるこの電荷キャリア補償ゾーンのドーピングに関して、窒素または蛍光体またはホウ素が使用され、特に窒素または蛍光体は、ＳｉＣにおける他のドーパントと比較して、伝導帯端まで比較的短い距離を有しているという理由から使用される。
代替的に、要求される電荷キャリア補償ゾーンを、ドリフトゾーンがエピタキシャルに成長される前に、バッファゾーン（補償部分のエピタキシャル層）への注入によって（また例えば、個別のエネルギの複数回の注入を阻止するために、したがって不安定なドーピング勾配を阻止するためにエネルギフィルタも用いて）生成することもできる。
提案される方法および／またはドーピングプロファイルを、ドーピングプロファイル解析（例えば、拡がり抵抗測定または容量−電圧（ＣＶ）測定）によって測定または検出することができる。
構造の他の例は、特別なデフォルトドーピングプロファイルによって、宇宙線に対するパワー半導体の安定性の改善を容易なものにすることができる。しかしながら、導入されるドーパントの拡散が大部分排除されると考えられるので、そのようなドーピングプロファイルは、ＳｉＣデバイスに関しては実現が困難である。他の例の構造は、ワイドバンドギャップデバイスに単純に適用することはできない。そのような場合には、クリティカルな電界強度はより高いものであるので、ドーピング条件が異なる。同様に、ＳｉＣの場合には、勾配の規定はＳｉでもって拡散によって行われるので、規定された勾配を有する層を生成することは困難であるか、または不可能である。
本明細書においては、特定の実施形態を図示および説明したが、当業者であれば、種々の代替的な実施形態および／または等価の実現形態を、本発明の範囲から逸脱することなく、図示および説明した特定の実施形態に置換することができるであろう。本願は、本明細書において言及した特定の実施形態のあらゆる適合形態または変形形態をカバーすることが意図されている。したがって、本発明は、特許請求の範囲およびそれと等価のものによってのみ限定されることが意図されている。
上記において詳細に説明した実施例および図面のうちの１つまたは複数と共に言及および説明した態様および特徴を、他の実施例の類似の特徴に置換するために、または特徴を他の実施例に付加的に導入するために、他の実施例のうちの１つまたは複数と組み合わせることもできる。
明細書および図面は、単に本発明の原理を示しているに過ぎない。また基本的には、本明細書に記載したすべての実施例は、発明者による当該技術分野のさらなる発展に寄与するコンセプトおよび本開示の原理の読み手の理解の助けとなるための説明目的が意図されているに過ぎないことは明白である。また、本開示の原理、態様および実施例を列挙した本明細書におけるすべての記述、ならびに本発明の特定の実施例は、その等価的な構成を含むことが意図されている。
明細書または特許請求の範囲に開示されている複数の動作、プロセス、オペレーション、ステップまたは機能についての記載は、例えば技術的な理由から、明示的または暗黙的に別個に記載されていない限り、特定の順序にあると解釈されるべきではないと解される。したがって、複数の動作または機能についての記載は、そのような動作または機能が技術的な理由から入替え可能でない限りは、それらの動作または機能を特定の順序に限定されるものではない。さらに幾つかの実施例においては、単一の動作、機能、プロセス、オペレーションまたはステップが、複数のサブ動作、サブ機能、サブプロセス、サブオペレーションまたはサブステップをそれぞれ含むことができるか、または単一の動作、機能、プロセス、オペレーションまたはステップを、複数のサブ動作、サブ機能、サブプロセス、サブオペレーションまたはサブステップにそれぞれ分割することができる。そのようなサブ動作は、明示的に排除されない限り、その単一の動作の記載に含まれ、またその一部であると考えられる。
さらにこれによって、添付の特許請求の範囲は、発明の詳細な説明に組み込まれるものであり、各請求項はそれ自体で別個の実施例を基礎とするものであると考えられる。各請求項はそれ自体で別個の実施例を基礎とするものであると考えられるが、（特許請求の範囲において、従属請求項が１つまたは複数の別の請求項との特定の組合せを引用する場合であっても）他の実施例は、その従属請求項と他の各従属請求項または独立請求項の対象との組合せも含むことができることを言及しておく。そのような組合せは、特定の組合せを意図していないことが言及されていない限り、本明細書において明示的に提案されたものである。さらに、１つの請求項が他のいずれかの独立請求項に直接的に従属していない場合であっても、その１つの請求項の特徴をその他のいずれかの独立請求項に含めることも意図されている。

Claims (20)

  1. ワイドバンドギャップ半導体デバイス（１００）において、
    第１の導電型の第１のドーピング領域（１０２）と、
    第２の導電型の第２のドーピング領域と、
    を含んでおり、
    前記第２のドーピング領域のドリフト部分（１０４）は、１ｅ１７ｃｍ-3未満の第１の平均正味ドーピング濃度を有しており、
    前記第２のドーピング領域の高ドープ部分（１０８）は、５ｅ１８ｃｍ-3超の第２の平均正味ドーピング濃度を有しており、
    前記第２のドーピング領域の補償部分（１０６）は、前記ドリフト部分と前記高ドープ部分との間に設けられており、
    前記補償部分（１０６）は、１ｅ１６ｃｍ-3超かつ１ｅ１７ｃｍ-3未満の正味ドーピング濃度を有している前記補償部分（１０６）の第１の区域（２０６）から、５ｅ１８ｃｍ-3超の正味ドーピング濃度を有している前記補償部分（１０６）の第２の区域（２０８）まで延在しており、
    前記第２の区域から前記第１の区域へと少なくとも１００ｎｍにわたり延在している前記補償部分（１０６）の少なくとも一部のその内部における前記正味ドーピング濃度の最大勾配は、５ｅ２２ｃｍ-4未満である、
    ワイドバンドギャップ半導体デバイス（１００）。
  2. 前記ドリフト部分（１０４）の垂直方向の寸法は、前記補償部分（１０６）の前記第１の区域と前記補償部分（１０６）の前記第２の区域との間の垂直方向の距離の８倍未満である、
    請求項１記載のワイドバンドギャップ半導体デバイス（１００）。
  3. 前記ドリフト部分（１０４）の垂直方向の寸法は、前記補償部分（１０６）の前記第１の区域と前記補償部分（１０６）の前記第２の区域との間の垂直方向の距離の３倍超である、
    請求項１または２記載のワイドバンドギャップ半導体デバイス（１００）。
  4. 前記補償部分（１０６）の垂直方向の寸法は、１μｍ超かつ５μｍ未満である、
    請求項１から３までのいずれか１項記載のワイドバンドギャップ半導体デバイス（１００）。
  5. 前記補償部分（１０６）の垂直方向のドーピングプロファイルは、ドーピングプラトー（３０４）を有しており、前記ドーピングプラトー（３０４）は、１ｅ２１ｃｍ-4未満の正味ドーピング濃度の平均勾配を有しており、前記ドーピングプラトー（３０４）は、５０ｎｍ超の垂直方向の寸法を有している、
    請求項１から４までのいずれか１項記載のワイドバンドギャップ半導体デバイス（１００）。
  6. 前記垂直方向のドーピングプロファイルは、複数のドーピングプラトー（３０４、３０６）を有しており、前記複数のドーピングプラトーのうちの少なくとも１つの前記正味ドーピング濃度の平均勾配は、５ｅ２０ｃｍ-4未満である、
    請求項５記載のワイドバンドギャップ半導体デバイス（１００）。
  7. 前記複数のドーピングプラトーは、前記補償部分（１０６）の垂直方向の寸法の５０％超を占める、かつ／または、
    前記複数のドーピングプラトーの各プラトー間の移行領域は、前記補償部分（１０６）の前記垂直方向の寸法の５０％未満を占める、
    請求項６記載のワイドバンドギャップ半導体デバイス（１００）。
  8. 前記ドーピングプロファイルは、１ｅ１８ｃｍ-3超の平均ドーピング濃度の最も高いドーピングプラトー（３１０）を有しており、前記最も高いドーピングプラトー（３１０）は、前記高ドープ部分（１０８）の最も近くに設けられている、前記複数のドーピングプラトー（３０４、３０６）のうちのドーピングプラトーである、
    請求項６または７記載のワイドバンドギャップ半導体デバイス（１００）。
  9. 前記補償部分（１０６）内の前記正味ドーピング濃度の勾配の、前記補償部分（１０６）内の前記正味ドーピング濃度の平均勾配からの変化は、３０％未満である、
    請求項１から８までのいずれか１項記載のワイドバンドギャップ半導体デバイス（１００）。
  10. 前記補償部分（１０６）内の前記第１の導電型のドーパントの最大ドーピング濃度は、１ｅ１７ｃｍ-3超である、
    請求項１から９までのいずれか１項記載のワイドバンドギャップ半導体デバイス（１００）。
  11. 前記補償部分（１０６）内のすべてのドーピング原子の８０％超は、窒素原子である、
    請求項１から１０までのいずれか１項記載のワイドバンドギャップ半導体デバイス（１００）。
  12. 前記ワイドバンドギャップ半導体デバイスの電気的な素子構造の降伏電圧は、１００Ｖ超である、
    請求項１から１１までのいずれか１項記載のワイドバンドギャップ半導体デバイス（１００）。
  13. 前記第１のドーピング領域（１０２）は、ダイオードのアノード領域、ダイオードのカソード領域、電界効果トランジスタのボディ領域およびバイポーラトランジスタのベース領域のうちの１つである、
    請求項１から１２までのいずれか１項記載のワイドバンドギャップ半導体デバイス（１００）。
  14. 前記第１のドーピング領域（１０２）は、前記第２のドーピング領域に隣接して設けられており、それによって前記第１のドーピング領域（１０２）と前記第２のドーピング領域との間にｐｎ接合部が存在している、
    請求項１から１３までのいずれか１項記載のワイドバンドギャップ半導体デバイス（１００）。
  15. ワイドバンドギャップ半導体基板は、炭化ケイ素基板である、
    請求項１から１４までのいずれか１項記載のワイドバンドギャップ半導体デバイス（１００）。
  16. ワイドバンドギャップ半導体デバイス（１００）を形成するための方法（７００）において、前記方法（７００）は、
    第１の導電型の第１のドーピング領域（１０２）を形成するステップ（７１０）と、
    第２の導電型の第２のドーピング領域を形成するステップ（７２０）と、
    を備えており、
    前記第２のドーピング領域のドリフト部分（１０４）は、１ｅ１７ｃｍ-3未満の第１の平均正味ドーピング濃度を有しており、
    前記の第２のドーピング領域の高ドープ部分（１０８）は、５ｅ１８ｃｍ-3超の第２の平均正味ドーピング濃度を有しており、
    前記第２のドーピング領域の補償部分（１０６）は、前記ドリフト部分と高ドープ部分との間に設けられており、
    前記補償部分（１０６）は、１ｅ１６ｃｍ-3超かつ１ｅ１７ｃｍ-3未満の正味ドーピング濃度を有している第１の区域から、５ｅ１８ｃｍ-3超の正味ドーピング濃度を有している第２の区域まで延在しており、
    前記第２の区域から前記第１の区域へと少なくとも１００ｎｍにわたり延在している前記補償部分（１０６）の少なくとも一部のその内部における前記正味ドーピング濃度の最大勾配は、５ｅ２２ｃｍ-4未満である、
    方法（７００）。
  17. 前記第２のドーピング領域を形成するステップは、ワイドバンドギャップ半導体ベース基板上での、エピタキシャルワイドバンドギャップ半導体層のエピタキシャル成長を含み、前記ドリフト部分および前記補償部分は、前記エピタキシャルワイドバンドギャップ半導体層内に設けられている、
    請求項１６記載の方法。
  18. 前記補償部分（１０６）における所望のドーピングプロファイルの少なくとも一部を形成するために、前記エピタキシャルワイドバンドギャップ半導体層の前記エピタキシャル成長後に、前記ドリフト部分（１０４）を介して前記第２の導電型のドーパントを注入するステップをさらに含む、
    請求項１７記載の方法。
  19. 前記補償部分（１０６）における所望のドーパントプロファイルの少なくとも一部を形成するために、前記ドリフト部分（１０４）を含んでいる前記エピタキシャルワイドバンドギャップ半導体層の一部を形成する前に、前記第２の導電型のドーパントを注入するステップをさらに含む、
    請求項１７または１８記載の方法。
  20. 前記補償部分（１０６）における所望のドーピングプロファイルの少なくとも一部を形成するために、前記補償部分（１０６）に前記第１の導電型のドーパントを注入するステップをさらに含む、
    請求項１６から１９までのいずれか１項記載の方法。
JP2018242935A 2017-12-27 2018-12-26 ワイドバンドギャップ半導体デバイスおよびワイドバンドギャップ半導体デバイスの形成方法 Active JP7215898B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102017131354.0A DE102017131354A1 (de) 2017-12-27 2017-12-27 Ein Halbleiterbauelement mit breitem Bandabstand und ein Verfahren zum Bilden eines Halbleiterbauelements mit breitem Bandabstand
DE102017131354.0 2017-12-27

Publications (3)

Publication Number Publication Date
JP2019121797A true JP2019121797A (ja) 2019-07-22
JP2019121797A5 JP2019121797A5 (ja) 2022-01-04
JP7215898B2 JP7215898B2 (ja) 2023-01-31

Family

ID=66767862

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018242935A Active JP7215898B2 (ja) 2017-12-27 2018-12-26 ワイドバンドギャップ半導体デバイスおよびワイドバンドギャップ半導体デバイスの形成方法

Country Status (4)

Country Link
US (1) US10700168B2 (ja)
JP (1) JP7215898B2 (ja)
CN (1) CN110034173B (ja)
DE (1) DE102017131354A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021029823A (ja) * 2019-08-28 2021-03-01 株式会社三洋物産 遊技機
JPWO2020162175A1 (ja) * 2019-02-04 2021-12-02 住友電気工業株式会社 炭化珪素半導体装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016122791B3 (de) 2016-11-25 2018-05-30 mi2-factory GmbH Ionenimplantationsanlage, Filterkammer und Implantationsverfahren unter Einsatz eines Energiefilterelements
JP6791190B2 (ja) * 2018-04-02 2020-11-25 株式会社豊田中央研究所 窒化物半導体装置および窒化物半導体装置の製造方法
US11469225B2 (en) * 2020-10-16 2022-10-11 Globalfoundries U.S. Inc. Device integration schemes leveraging a bulk semiconductor substrate having a <111 > crystal orientation
DE102021000609A1 (de) 2021-02-08 2022-08-11 3-5 Power Electronics GmbH Stapelförmige III-V-Halbleiterdiode
DE102021000611A1 (de) 2021-02-08 2022-08-11 3-5 Power Electronics GmbH Stapelförmige III-V-Halbleiterdiode
DE102021124636A1 (de) 2021-09-23 2023-03-23 Infineon Technologies Ag Verfahren zum ausbilden einer eine absorptionsschicht enthaltenden halbleitervorrichtung
DE102022203048A1 (de) 2022-03-29 2023-10-05 Robert Bosch Gesellschaft mit beschränkter Haftung Vertikales Leistungshalbleiterbauelement und Verfahren zum Herstellen eines vertikalen Leistungshalbleiterbauelements
DE102022107595A1 (de) 2022-03-30 2023-10-05 Infineon Technologies Ag Verfahren zum herstellen einer halbleitervorrichtung

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011052787A1 (ja) * 2009-11-02 2011-05-05 富士電機システムズ株式会社 半導体装置および半導体装置の製造方法
JP2016063112A (ja) * 2014-09-19 2016-04-25 株式会社東芝 半導体装置及びその製造方法
JP2017139362A (ja) * 2016-02-04 2017-08-10 株式会社東芝 半導体装置
JP2017201644A (ja) * 2016-05-02 2017-11-09 株式会社日立製作所 ダイオード、およびそれを用いた電力変換装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5929469A (ja) * 1982-08-11 1984-02-16 Hitachi Ltd 半導体装置
DE3823795A1 (de) * 1988-07-14 1990-01-18 Semikron Elektronik Gmbh Schnelle leistungsdiode
US5027168A (en) * 1988-12-14 1991-06-25 Cree Research, Inc. Blue light emitting diode formed in silicon carbide
DE10126627A1 (de) * 2001-05-31 2002-12-12 Infineon Technologies Ag Halbleiterstruktur und Verfahren zur Verbesserung der ESD-Festigkeit derselben
DE102005009000B4 (de) * 2005-02-28 2009-04-02 Infineon Technologies Austria Ag Vertikales Halbleiterbauelement vom Grabenstrukturtyp und Herstellungsverfahren
DE102005046707B3 (de) * 2005-09-29 2007-05-03 Siced Electronics Development Gmbh & Co. Kg SiC-PN-Leistungsdiode
DE102006046845B4 (de) 2006-10-02 2013-12-05 Infineon Technologies Austria Ag Halbleiterbauelement mit verbesserter Robustheit
JP5620421B2 (ja) * 2012-02-28 2014-11-05 株式会社東芝 半導体装置
US9583578B2 (en) * 2013-01-31 2017-02-28 Infineon Technologies Ag Semiconductor device including an edge area and method of manufacturing a semiconductor device
US9349799B2 (en) * 2014-08-14 2016-05-24 Infineon Technologies Ag Adjusting the charge carrier lifetime in a bipolar semiconductor device
US9312120B2 (en) * 2014-08-29 2016-04-12 Infineon Technologies Ag Method for processing an oxygen containing semiconductor body
DE102016102861B3 (de) * 2016-02-18 2017-05-24 Infineon Technologies Ag Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements
DE102016111844A1 (de) * 2016-06-28 2017-12-28 Infineon Technologies Ag Leistungshalbleitervorrichtung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011052787A1 (ja) * 2009-11-02 2011-05-05 富士電機システムズ株式会社 半導体装置および半導体装置の製造方法
JP2016063112A (ja) * 2014-09-19 2016-04-25 株式会社東芝 半導体装置及びその製造方法
JP2017139362A (ja) * 2016-02-04 2017-08-10 株式会社東芝 半導体装置
JP2017201644A (ja) * 2016-05-02 2017-11-09 株式会社日立製作所 ダイオード、およびそれを用いた電力変換装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2020162175A1 (ja) * 2019-02-04 2021-12-02 住友電気工業株式会社 炭化珪素半導体装置
JP7287405B2 (ja) 2019-02-04 2023-06-06 住友電気工業株式会社 炭化珪素半導体装置
JP2021029823A (ja) * 2019-08-28 2021-03-01 株式会社三洋物産 遊技機

Also Published As

Publication number Publication date
DE102017131354A1 (de) 2019-06-27
JP7215898B2 (ja) 2023-01-31
US10700168B2 (en) 2020-06-30
CN110034173A (zh) 2019-07-19
US20190198621A1 (en) 2019-06-27
CN110034173B (zh) 2022-02-11

Similar Documents

Publication Publication Date Title
JP7215898B2 (ja) ワイドバンドギャップ半導体デバイスおよびワイドバンドギャップ半導体デバイスの形成方法
US11837629B2 (en) Power semiconductor devices having gate trenches and buried edge terminations and related methods
US9318623B2 (en) Recessed termination structures and methods of fabricating electronic devices including recessed termination structures
US8460977B2 (en) Mesa termination structures for power semiconductor devices and methods of forming power semiconductor devices with mesa termination structures
JP5372002B2 (ja) メサ構造とメサ段差を含むバッファ層とを備えた電力半導体デバイス
JP4564510B2 (ja) 電力用半導体素子
JP2020092272A (ja) トレンチ下部にオフセットを有するＳｉＣ半導体デバイス
US8866221B2 (en) Super junction semiconductor device comprising a cell area and an edge area
US20180061962A1 (en) Method for Producing a Doped Semiconductor Layer
US7880272B2 (en) Semiconductor device with near-surface compensation doping area and method of fabricating
JP2006514439A (ja) 高ドープのチャネル伝導領域を持つ半導体装置とその製造方法
US9960268B2 (en) Semiconductor devices, power semiconductor devices, and methods for forming a semiconductor device
US9070580B2 (en) Semiconductor device with a super junction structure based on a compensation structure with compensation layers and having a compensation rate gradient
US9093568B1 (en) Semiconductor diode
US8901623B2 (en) Super junction semiconductor device with overcompensation zones
US9595619B2 (en) Semiconductor device with different contact regions
CN113517330A (zh) 垂直功率半导体器件及制造方法
JP2005512329A (ja) 整流ダイオード
JP2017098318A (ja) 半導体装置およびその製造方法
KR20200109265A (ko) 실리콘 카바이드 반도체 본체를 갖는 반도체 장치
US20230317797A1 (en) Wide band gap semiconductor device and manufacturing method
US20220406600A1 (en) Semiconductor device including a field stop region
CN116779640A (zh) 用于产生SiC超结器件的方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211119

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230119

R150 Certificate of patent or registration of utility model

Ref document number: 7215898

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150