JPH08288501A - 炭化珪素半導体のｐ−ｎ接合形成方法および炭化珪素半導体素子 - Google Patents

炭化珪素半導体のｐ−ｎ接合形成方法および炭化珪素半導体素子

Info

Publication number
JPH08288501A
JPH08288501A JP8422295A JP8422295A JPH08288501A JP H08288501 A JPH08288501 A JP H08288501A JP 8422295 A JP8422295 A JP 8422295A JP 8422295 A JP8422295 A JP 8422295A JP H08288501 A JPH08288501 A JP H08288501A
Authority
JP
Japan
Prior art keywords
silicon carbide
type layer
carbide semiconductor
conductivity type
junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8422295A
Other languages
English (en)
Inventor
Daisuke Kawase
大助 川瀬
Takayuki Iwasaki
貴之 岩崎
Toshiyuki Ono
俊之 大野
Yuzo Kozono
裕三 小園
Tsutomu Yao
勉 八尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP8422295A priority Critical patent/JPH08288501A/ja
Publication of JPH08288501A publication Critical patent/JPH08288501A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thyristors (AREA)

Abstract

(57)【要約】 【目的】 イオン注入によりｐ−ｎ接合素子を形成して
もｐ−ｎ接合界面の損傷を小さくかつ素子の抵抗を低く
することができる。 【構成】 単結晶基板１０上に形成されたｎ型のエピタ
キシャル層１２中にＢ、Ａｌを注入するに際して、Ｂを
接合界面１６側に注入し、Ａｌをイオン注入面１４側に
注入し、接合界面１６側にＢ注入層１８を形成し、イオ
ン注入面１４側にＡｌ注入層２０を形成する。 【効果】 ｎ型ＳｉＣに高耐圧のｐ−ｎ接合でかつ低抵
抗のｐ型層を形成することができる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、炭化珪素半導体のｐ−
ｎ接合形成方法および炭化珪素半導体素子に関する。
【０００２】
【従来の技術】半導体集積回路を構成する際に関して
は、単結晶基板として炭化珪素（ＳｉＣ）が多く採用さ
れており、炭化珪素に用いられるｎ型の不純物元素とし
て窒素（Ｎ）、ｐ型の不純物元素としてボロン（Ｂ）、
アルミニウム（Ａｌ）が知られている。この炭化珪素に
は多くの結晶系が存在し、結晶構造により２．２乃至
３．３エレクトロンボルトの禁制帯幅を備えている。ま
た、炭化珪素は熱的、化学的および機械的に極めて安定
で、バンドギャップの広いワイドギャップ半導体として
は珍しくｐ型、ｎ型ともに安定に存在する材料である。
このため、炭化珪素単結晶に不純物ド−ピングを行なっ
て作製された素子は、大電力用素子、高温度動作素子、
対放射線素子、光電変換素子その他種々の電子技術分野
への応用が期待されている。
【０００３】
【発明が解決しようとする課題】しかし、炭化珪素は不
純物拡散係数が極めて小さいため、不純物ド−ピングに
熱拡散を用いることが困難であり、イオン注入法が多く
採用されている。そしてイオン注入の後に、活性化熱処
理を行なって、ＳｉＣ半導体の電気伝導性をｎ型からｐ
型、あるいはｐ型からｎ型へ反転することが行なわれて
いる。ｎ型ＳｉＣにアクセプタイオンを注入してｐ型層
を形成してｐ−ｎ接合半導体素子を構成する場合、例え
ば、特開平６−２０９８２号公報に記載されているよう
に、ｐ型の不純物元素としてＢ、Ａｌが用いられてい
る。しかし、これらの元素を単に用いても、ｐ−ｎ接合
界面が損傷したり、抵抗が高くなったりする。すなわ
ち、Ｂは質量が小さいため、ＳｉＣ結晶に与える損傷は
小さいが、不純物順位が深いために活性化率が低く抵抗
が高くなる。一方、ＡｌはＢと比較して活性化率は高く
低抵抗であるが、質量が大きいために、注入の際ＳｉＣ
結晶に与える損傷によって結晶性回復熱処理後もｐ−ｎ
接合の絶縁破壊は低くなる。
【０００４】本発明の目的は、イオン注入によりｐ−ｎ
接合素子を形成してもｐ−ｎ接合界面の損傷を小さくか
つ素子の抵抗を低くすることができる炭化珪素半導体の
ｐ−ｎ接合形成方法および炭化珪素半導体素子を提供す
ることにある。
【０００５】
【課題を解決するための手段】前記目的を達成するため
に、本発明は、第１の方法として、第１導電型炭化珪素
半導体の第１導電型層に第２導電型イオン種を注入して
第２導電型層を形成し、第１導電型層と第２導電型層と
を接合する炭化珪素半導体のｐ−ｎ接合形成方法におい
て、第２導電型イオン種として相異なる複数のイオン種
を用い、第２導電型層のうち第１導電型層との接合界面
側に一方のイオン種を注入し、第２導電型層の第１導電
型層との接合界面から離れたイオン注入面側に他方のイ
オン種を注入することを特徴とする炭化珪素半導体のｐ
−ｎ接合形成方法を採用したものである。
【０００６】第２の方法として、ｎ型炭化珪素半導体の
ｎ型層にｐ型イオン種を注入してｐ型層を形成し、ｎ型
層とｐ型層とを接合する炭化珪素半導体のｐ−ｎ接合形
成方法において、ｐ型イオン種として相異なる複数のイ
オン種を用い、ｐ型層のうちｎ型層との接合界面側に一
方のイオン種を注入し、ｐ型層のｎ型層との接合界面か
ら離れたイオン注入面側に他方のイオン種を注入するこ
とを特徴とする炭化珪素半導体のｐ−ｎ接合形成方法を
採用したものである。
【０００７】第３の方法として、イオン注入領域とイオ
ン注入阻止領域を有するマスクを第１導電型炭化珪素半
導体に装着し、このマスクのイオン注入領域から第１導
電型炭化珪素半導体の第１導電型層に第２導電型イオン
種を注入してウエル型形状の第２導電型層を形成し、第
１導電型層と第２導電型層とを接合する炭化珪素半導体
のｐ−ｎ接合形成方法において、第２導電型イオン種と
して相異なる複数のイオン種を用い、ウエル型形状の第
２導電型層のうち外側の領域に一方のイオン種を注入
し、ウエル型形状の第２導電型層の内側の領域に他方の
イオン種を注入することを特徴とする炭化珪素半導体の
ｐ−ｎ接合形成方法を採用したものである。
【０００８】第４の方法として、イオン注入領域とイオ
ン注入阻止領域を有するマスクをｎ型炭化珪素半導体に
装着し、このマスクのイオン注入領域からｎ型炭化珪素
半導体のｎ型層にｐ型イオン種を注入してウエル型形状
のｐ型層を形成し、ｎ型層とｐ型層とを接合する炭化珪
素半導体のｐ−ｎ接合形成方法において、ｐ型イオン種
として相異なる複数のイオン種を用い、ウエル型形状の
ｐ型層のうち外側の領域に一方のイオン種を注入し、ウ
エル型形状のｐ型層の内側の領域に他方のイオン種を注
入することを特徴とする炭化珪素半導体のｐ−ｎ接合形
成方法を構成したものである。
【０００９】前記各方法を採用するに際しては、以下の
要素を付加することが望ましい。
【００１０】（１）一方のイオン種として他方のイオン
種より質量の小さいものを用いること。
【００１１】（２）一方のイオン種としてＢを用い、他
方のイオン種としてＡｌを用いること。
【００１２】（３）炭化珪素半導体を２００℃乃至１５
００℃に加熱した状態で各イオン種を注入すること。
【００１３】前記各ｐ−ｎ接合形成方法は、炭化珪素半
導体素子、ダイオ−ド、トランジスタ、サイリスタ、半
導体装置を構成する時に用いることができる。
【００１４】また、本発明は半導体集積回路の素子とし
て、第１導電型炭化珪素半導体の第１導電型層に第２導
電型イオン種が注入されてウエル型形状の第２導電型層
が形成され、第１導電型層に第２導電型層が接合された
炭化珪素半導体において、ウエル型形状の第２導電型層
のうち外側の領域に相異なる複数のイオン種のうち一方
のイオン種が注入され、ウエル型形状の第２導電型層の
内側の領域に他方のイオン種が注入されてなることを特
徴とする炭化珪素半導体を構成したものである。
【００１５】同様にして、ｎ型炭化珪素半導体のｎ型層
にｐ型イオン種が注入されてウエル型形状のｐ型層が形
成され、ｎ型層にｐ型層が接合された炭化珪素半導体に
おいて、ウエル型形状のｐ型層のうち外側の領域に相異
なる複数のイオン種のうち一方のイオン種が注入され、
ウエル型形状のｐ型層の内側の領域に他方のイオン種が
注入されてなることを特徴とする炭化珪素半導体を構成
したものでる。
【００１６】前記炭化珪素半導体を構成するに際して
は、以下の要素を付加することができる。
【００１７】（Ａ）一方のイオン種として他方のイオン
種より質量の小さいものを用いてなる。
【００１８】（Ｂ）一方のイオン種としてＢを用い、他
方のイオン種としてＡｌを用いてなる。
【００１９】
【作用】前記した手段によれば、ｎ型ＳｉＣにイオン注
入によりｐ−ｎ接合素子を形成する場合、ｎ型層（第１
導電型層）とｐ型層（第２導電型層）との接合界面側と
イオン注入面側とで異なるイオン種を注入するようにし
たため、高耐圧のｐ−ｎ接合で低抵抗のｐ型層を形成す
ることができる。すなわち、ＳｉＣはイオン注入の際の
欠陥の損傷が熱処理によって除去されにくく残留欠陥が
耐圧を下げる原因となっている。このため、ｐ−ｎ接合
界面側にイオンを注入する際に、ＳｉＣ結晶に与える損
傷が少ない質量のイオン種を注入すると、より高耐圧の
ｐ−ｎ接合を形成することができる。特にｐ−ｎ接合界
面側に活性化率は低いが質量の小さいＢを注入すると、
ｎ型ＳｉＣに高耐圧のｐ−ｎ接合を形成することができ
る。
【００２０】さらにイオン種として全てＢを注入するこ
となく、イオン注入面側には質量は大きいが活性化率の
高いＡｌを注入すると、低抵抗のｐ型層を形成すること
ができる。
【００２１】また、マスクを用いて選択的にイオン注入
を行なうとウエル型形状のｐ−ｎ接合を形成することが
でき、各種半導体素子を形成する際に有効となる。また
イオン注入を行なう際に、非注入材料としてのＳｉＣを
２００℃乃至１５００℃に加熱してイオン注入を行なう
と、より高耐圧のｐ−ｎ接合でかつ低抵抗のｐ型層を形
成することができる。また上記方法により形成されたｐ
型層およびｐ−ｎ接合を備えたダイオ−ド、トランジス
タ、サイリスタ、炭化珪素半導体素子、およびこれらの
素子を備えた半導体装置は高耐圧、低抵抗でありまた高
温においても安定した特性を示す。
【００２２】
【実施例】以下、本発明の一実施例を図面に基づいて説
明する。
【００２３】図１は、炭化珪素半導体のｐ−ｎ接合形成
方法を説明するための模式図である。図１において、単
結晶基板１０は、ｎ型層（第１導電型層）の基板として
６ＨＳｉＣｎ型で構成されており、この単結晶基板１０
上にはｎ型エピタキシャル層（キャリア濃度：５．０×
１０15／ｃｍ3）が１０μｍ形成されている。このエピ
タキシャル層１２は単結晶基板１０とともに１００℃に
加熱されており、エピタキシャル層１２内にｐ型層（第
２導電型層）を形成するために、エピタキシャル層１２
のイオン注入面１４側からイオン種としてＢ、Ａｌが注
入されている。そしてＢを、Ａｌを注入するに際して
は、各注入エネルギ−が３段階で調整されるようになっ
ている。例えば、Ｂは注入エネルギ−２００ｋｅＶ、１
３０ｋｅＶ、９０ｋｅＶで注入され、Ａｌは注入エネル
ギ−９０ｋｅＶ、５０ｋｅＶ、２０ｋｅＶで注入され
る。これらのイオン種を注入するに際しては、イオン注
入面１４からの深さが４０ｎｍから４５０ｎｍの範囲で
分布し、かつ不純物濃度がおよそ３×１０20／ｃｍ3を
なるように、ド−ズ量が７．５×１０14／ｃｍ2から
３．５×１０15／ｃｍ2の範囲で調整されている。
【００２４】上記の条件に従って２種類のイオン種を注
入すると、注入後のＢおよびＡｌの深さ方向のプロファ
イルは図２に示すような特性となる。すなわち深さが深
くなるに従ってＢが多く分布し、深さが浅い方にＡｌが
分布していることがわかる。すなわちｎ型層にｐ型層が
接合する接合界面１６側にＢ注入層１８が形成され、イ
オン注入面１４側にＡｌ注入層２０が形成される。この
後、ｐ−ｎ接合された炭化珪素半導体をＡｒフロ−中で
１１００℃から１５００℃の範囲で３０分間熱処理を行
ない、この半導体の特性を測定したところ、図３および
図４に示すような測定結果が得られた。
【００２５】図３はＢ、Ａｌ双方が注入された試料（上
記実施例により得られた試料）とこの試料と同一プロフ
ァイルとなるように、Ｂ、Ａｌがそれぞれ単独で注入さ
れた時の試料のＩ−Ｖ特性を示す。図３から、Ｂ、Ａｌ
双方注入したものは、Ａｌを単独で注入したものよりも
耐圧が高く、Ｂを単独で注入したものと同等の耐圧を示
していることがわかる。
【００２６】図４は、Ｂ、Ａｌ双方を注入した試料およ
びこの試料と同一プロファイルとなるように、Ｂ、Ａｌ
をそれぞれ単独で注入した試料のシ−ト抵抗の熱処理温
度による変化特性を示す。図４から、熱処理温度が高く
なるに従ってシ−ト抵抗が低くなり、Ｂ、Ａｌを双方注
入したものは、Ａｌを単独で注入したものよりもシ−ト
抵抗は高いが、Ｂを単独で注入したものよりもシ−ト抵
抗が低いことがわかる。
【００２７】図３および図４から、Ｂ、Ａｌを双方注入
したものは、Ｂを単独で注入したものと同等の耐圧が得
られ、かつＢを単独で注入したものよりもシ−ト抵抗が
低くなることがわかる。
【００２８】このように、本実施例によれば、エピタキ
シャル層１２の接合界面１６側に活性化率は低いが質量
の小さいＢ注入層１８を形成し、イオン注入面１４側に
質量は大きいが活性化率の高いＡｌ注入層２０を形成し
たため、ｎ型ＳｉＣに高耐圧のｐ−ｎ接合でかつ低抵抗
のｐ型層を形成することができる。
【００２９】次に、本発明の第２実施例を図５に従って
説明する。
【００３０】図５は、ｎ型半導体基板にｐ型ウエル層を
形成する時の形成方法を説明するための工程図である。
図５において、６ＨＳｉＣｎ型の単結晶基板１０上には
ｎ型エピタキシャル層（キャリア濃度：５．０×１０15
／ｃｍ3）１２が１０μｍ形成されており、このエピタ
キシャル層１２上には、熱酸化およびＣＶＤ法によりＳ
ｉＯ2膜によるマスク５０が形成されている（図５
（ａ））。この後試料を１０００℃に加熱し、マスク５
０から外れたイオン注入面１４側からＢを注入エネルギ
−７００ｋｅＶ、１３０ｋｅＶ、７０ｋｅＶで順次注入
し、エピタキシャル層１２内にウエル型のＢ注入層５２
を形成する（図５（ｂ））。次に、マスク５０を除去し
た後、熱酸化およびＣＶＤ法によりエピタキシャル層１
２上にＳｉＯ2膜によるマスク５４を新たに形成する
（図５（ｃ））。この後試料を１０００℃に加熱し、マ
スク５４の間のイオン注入面１４側からＡｌを注入エネ
ルギ−９０ｋｅＶ、５０ｋｅＶ、２０ｋｅＶで順次注入
し、イオン注入面１４側にＡｌ注入層５６を形成する
（図５（ｄ））。次にマスク５４を除去し（図５
（ａ））、その後Ａｒフロ−中１５００℃で３０分間熱
処理を行なう。
【００３１】本実施例によれば、エピタキシャル層１２
内にｐ型ウエル層を形成するに際して、外側にＢ注入層
５２を形成し、内側にＡｌ注入層５６を形成したため、
高耐圧でかつ高活性化のｐ型ウエル層を形成することが
できる。
【００３２】次に、本発明の第３実施例を図６に示す。
【００３３】本実施例は、前記第２実施例で説明したｐ
型ウエル層形成方法を用いてショットキダイオ−ドを作
製したものである。ショットキダイオ−ドは、アノ−ド
電極を構成するショットキ電極６０とカソ−ド電極を構
成するオ−ミック電極６２との間にＳｉＣによる単結晶
基板１０、ＳｉＣによるエピタキシャル層１２が形成さ
れており、エピタキシャル層１２内にウエル型のＢ注入
層５２、Ａｌ注入層５６が複数個形成されている。そし
てＡｌ注入層５６の一部はＳｉＯ2膜６４を介してショ
ットキ電極６０に接続されており、複数のＡｌ注入層５
６がショットキ電極６０を介して接続されている。すな
わち、電界の集中を分散するために、複数のｐ−ｎ接合
がショットキ電極６０に接続されている。
【００３４】本実施例によれば、第２実施例で得られた
素子と同様に、高耐圧でかつ低抵抗であり、また高温に
おいても安定な特性を示す。
【００３５】また、本実施例においては、ショットキダ
イオ−ドについて述べたが、第２実施例による形成方法
は、他の半導体素子、例えば、ダイオ−ド、トランジス
タ、サイリスタなどにも適用することができる。さらに
これらの素子で構成された半導体装置にも適用すること
ができる。
【００３６】
【発明の効果】以上説明したように、本発明によれば、
第１導電型炭化珪素半導体の第１導電型層（ｎ型層）に
第２導電型イオン種を注入して第２導電型層（ｐ型層）
を形成し、第１導電型と第２導電型とを接合するに際し
て、第２導電型イオン種として相異なる複数のイオン種
を用い、第２導電型層のうち接合界面側に一方のイオン
種を注入し、イオン注入面側に他方のイオン種を注入し
たため、高耐圧のｐ−ｎ接合でかつ低抵抗のｐ型層を形
成することができる。特に、接合界面側に活性化率は低
いが質量の小さなＢを注入し、イオン注入面側に質量は
大きいが活性化率の高いＡｌを注入すると、ｎ型ＳｉＣ
に高耐圧のｐ−ｎ接合でかつ低抵抗のｐ型層を形成する
ことができる。
【図面の簡単な説明】
【図１】本発明の第１実施例を示す炭化珪素ｐ−ｎ接合
形成方法を説明するための模式図である。
【図２】深さと不純物濃度との関係を示すイオン種の特
性図である。
【図３】ｐ−ｎ接合の電流−電圧特性図である。
【図４】ｐ型層のシ−ト抵抗と熱処理温度との関係を示
す特性図である。
【図５】ｐ型ウエル層の形成方法を説明するための工程
図である。
【図６】ショットキダイオ−ドの断面図である。
【符号の説明】
１０ 単結晶基板 １２ エピタキシャル層 １４ イオン注入面 １６ 接合界面 １８ Ｂ注入層 ２０ Ａｌ注入層 ５０、５４ マクス ５２ Ｂ注入層 ５６ Ａｌ注入層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小園 裕三 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 八尾 勉 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 第１導電型炭化珪素半導体の第１導電型
    層に第２導電型イオン種を注入して第２導電型層を形成
    し、第１導電型層と第２導電型層とを接合する炭化珪素
    半導体のｐ−ｎ接合形成方法において、 第２導電型イオン種として相異なる複数のイオン種を用
    い、第２導電型層のうち第１導電型層との接合界面側に
    一方のイオン種を注入し、第２導電型層の第１導電型層
    との接合界面から離れたイオン注入面側に他方のイオン
    種を注入することを特徴とする炭化珪素半導体のｐ−ｎ
    接合形成方法。
  2. 【請求項２】 ｎ型炭化珪素半導体のｎ型層にｐ型イオ
    ン種を注入してｐ型層を形成し、ｎ型層とｐ型層とを接
    合する炭化珪素半導体のｐ−ｎ接合形成方法において、 ｐ型イオン種として相異なる複数のイオン種を用い、ｐ
    型層のうちｎ型層との接合界面側に一方のイオン種を注
    入し、ｐ型層のｎ型層との接合界面から離れたイオン注
    入面側に他方のイオン種を注入することを特徴とする炭
    化珪素半導体のｐ−ｎ接合形成方法。
  3. 【請求項３】 イオン注入領域とイオン注入阻止領域を
    有するマスクを第１導電型炭化珪素半導体に装着し、こ
    のマスクのイオン注入領域から第１導電型炭化珪素半導
    体の第１導電型層に第２導電型イオン種を注入してウエ
    ル型形状の第２導電型層を形成し、第１導電型層と第２
    導電型層とを接合する炭化珪素半導体のｐ−ｎ接合形成
    方法において、 第２導電型イオン種として相異なる複数のイオン種を用
    い、ウエル型形状の第２導電型層のうち外側の領域に一
    方のイオン種を注入し、ウエル型形状の第２導電型層の
    内側の領域に他方のイオン種を注入することを特徴とす
    る炭化珪素半導体のｐ−ｎ接合形成方法。
  4. 【請求項４】 イオン注入領域とイオン注入阻止領域を
    有するマスクをｎ型炭化珪素半導体に装着し、このマス
    クのイオン注入領域からｎ型炭化珪素半導体のｎ型層に
    ｐ型イオン種を注入してウエル型形状のｐ型層を形成
    し、ｎ型層とｐ型層とを接合する炭化珪素半導体のｐ−
    ｎ接合形成方法において、 ｐ型イオン種として相異なる複数のイオン種を用い、ウ
    エル型形状のｐ型層のうち外側の領域に一方のイオン種
    を注入し、ウエル型形状のｐ型層の内側の領域に他方の
    イオン種を注入することを特徴とする炭化珪素半導体の
    ｐ−ｎ接合形成方法。
  5. 【請求項５】 一方のイオン種として他方のイオン種よ
    り質量の小さいものを用いることを特徴とする請求項
    １、２、３又は４記載の炭化珪素半導体のｐ−ｎ接合形
    成方法。
  6. 【請求項６】 一方のイオン種としてＢを用い、他方の
    イオン種としてＡｌを用いることを特徴とする請求項
    １、２、３又は４記載の炭化珪素半導体のｐ−ｎ接合形
    成方法。
  7. 【請求項７】 炭化珪素半導体を２００℃乃至１５００
    ℃に加熱した状態で各イオン種を注入することを特徴と
    する請求項１、２、３、４、５又は６記載の炭化珪素半
    導体のｐ−ｎ接合形成方法。
  8. 【請求項８】 請求項１、２、３、４、５、６又は７記
    載の炭化珪素半導体のｐ−ｎ接合形成方法を用いて形成
    された炭化珪素半導体素子。
  9. 【請求項９】 請求項１、２、３、４、５、６又は７記
    載の炭化珪素半導体のｐ−ｎ接合形成方法を用いて形成
    されたダイオード。
  10. 【請求項１０】 請求項１、２、３、４、５、６又は７
    記載の炭化珪素半導体のｐ−ｎ接合形成方法を用いて形
    成されたトランジスタ。
  11. 【請求項１１】 請求項１、２、３、４、５、６又は７
    記載の炭化珪素半導体のｐ−ｎ接合形成方法を用いて形
    成されたサイリスタ。
  12. 【請求項１２】 請求項８、９、１０又は１１記載のも
    のを含む半導体装置。
  13. 【請求項１３】 第１導電型炭化珪素半導体の第１導電
    型層に第２導電型イオン種が注入されてウエル型形状の
    第２導電型層が形成され、第１導電型層に第２導電型層
    が接合された炭化珪素半導体において、 ウエル型形状の第２導電型層のうち外側の領域に相異な
    る複数のイオン種のうち一方のイオン種が注入され、ウ
    エル型形状の第２導電型層の内側の領域に他方のイオン
    種が注入されてなることを特徴とする炭化珪素半導体。
  14. 【請求項１４】 ｎ型炭化珪素半導体のｎ型層にｐ型イ
    オン種が注入されてウエル型形状のｐ型層が形成され、
    ｎ型層にｐ型層が接合された炭化珪素半導体において、 ウエル型形状のｐ型層のうち外側の領域に相異なる複数
    のイオン種のうち一方のイオン種が注入され、ウエル型
    形状のｐ型層の内側の領域に他方のイオン種が注入され
    てなることを特徴とする炭化珪素半導体。
  15. 【請求項１５】一方のイオン種として他方のイオン種よ
    り質量の小さいものを用いてなることを特徴とする請求
    項１３又は１４記載の炭化珪素半導体。
  16. 【請求項１６】一方のイオン種としてＢを用い、他方の
    イオン種としてＡｌを用いてなることを特徴とする請求
    項１３又は１４記載の炭化珪素半導体。
  17. 【請求項１７】請求項１３、１４、１５又は１６記載の
    炭化珪素半導体を用いて構成されてなることを特徴とす
    る半導体装置。
JP8422295A 1995-04-10 1995-04-10 炭化珪素半導体のｐ−ｎ接合形成方法および炭化珪素半導体素子 Pending JPH08288501A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8422295A JPH08288501A (ja) 1995-04-10 1995-04-10 炭化珪素半導体のｐ−ｎ接合形成方法および炭化珪素半導体素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8422295A JPH08288501A (ja) 1995-04-10 1995-04-10 炭化珪素半導体のｐ−ｎ接合形成方法および炭化珪素半導体素子

Publications (1)

Publication Number Publication Date
JPH08288501A true JPH08288501A (ja) 1996-11-01

Family

ID=13824461

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8422295A Pending JPH08288501A (ja) 1995-04-10 1995-04-10 炭化珪素半導体のｐ−ｎ接合形成方法および炭化珪素半導体素子

Country Status (1)

Country Link
JP (1) JPH08288501A (ja)

Similar Documents

Publication Publication Date Title
US6303475B1 (en) Methods of fabricating silicon carbide power devices by controlled annealing
KR100596061B1 (ko) 이온 주입 및 수평 확산에 의해 실리콘 카바이드 전력소자를 제조하는 자기 정렬 방법
US4947218A (en) P-N junction diodes in silicon carbide
EP1566843B1 (en) Manufacturing method of a silicon carbide semiconductor device
EP2052414B1 (en) High power insulated gate bipolar transistors
JP3684962B2 (ja) 半導体装置の製造方法
US20060208261A1 (en) Semiconductor device and manufacturing method thereof
CN105900221B (zh) 半导体装置以及半导体装置的制造方法
KR20050035175A (ko) 수직형 소자용 배면 오믹 콘택의 저온 형성 방법
EP0345435B1 (en) Semiconductor device with a high breakdown voltage and method for its manufacture
JP2008211178A (ja) 電流抑制層を備える絶縁ゲート・バイポーラ・トランジスタ
CN1868066A (zh) 使用梨晶生长的碳化硅漂移层形成功率半导体器件的方法和由此形成的功率半导体器件
JPH09301799A (ja) 高抵抗炭化ケイ素層の形成方法および炭化ケイ素半導体装置
KR100694681B1 (ko) 수직형 소자용 후면 옴 접촉부의 저온 형성 방법
JP4862207B2 (ja) 半導体装置の製造方法
Shoji et al. Improved crystalline quality of Si1− xGex formed by low‐temperature germanium ion implantation
EP1052699A1 (en) Semiconductor device and fabrication method therefor
KR101887910B1 (ko) SiC MOSFET 전력 반도체 소자 및 그 제조방법
Sansbury et al. CONDUCTIVITY AND HALL MOBILITY OF ION‐IMPLANTED SILICON IN SEMI‐INSULATING GALLIUM ARSENIDE
JP3635956B2 (ja) 炭化けい素ショットキーバリアダイオードの製造方法
JPH08288501A (ja) 炭化珪素半導体のｐ−ｎ接合形成方法および炭化珪素半導体素子
US5849620A (en) Method for producing a semiconductor device comprising an implantation step
Ballamy et al. Low barrier height Schottky mixer diode using super thin silicon films by molecular beam epitaxy
JP4029466B2 (ja) 炭化けい素半導体素子の製造方法
CN206349369U (zh) 一种碳化硅晶闸管