KR20050035175A - 수직형 소자용 배면 오믹 콘택의 저온 형성 방법 - Google Patents

수직형 소자용 배면 오믹 콘택의 저온 형성 방법 Download PDF

Info

Publication number
KR20050035175A
KR20050035175A KR1020047006480A KR20047006480A KR20050035175A KR 20050035175 A KR20050035175 A KR 20050035175A KR 1020047006480 A KR1020047006480 A KR 1020047006480A KR 20047006480 A KR20047006480 A KR 20047006480A KR 20050035175 A KR20050035175 A KR 20050035175A
Authority
KR
South Korea
Prior art keywords
silicon carbide
substrate
carbide substrate
aluminum
phosphorus
Prior art date
Application number
KR1020047006480A
Other languages
English (en)
Inventor
데이빗 비. 주니어. 슬레이터
알렉산더 수보로브
Original Assignee
크리 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 크리 인코포레이티드 filed Critical 크리 인코포레이티드
Publication of KR20050035175A publication Critical patent/KR20050035175A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/34—Materials of the light emitting region containing only elements of group IV of the periodic system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes

Abstract

본 발명은 반도체 소자용 실리콘 카바이드에 오믹 콘택을 형성하는 방법으로서, n-형 실리콘 카바이드 기판의 표면에 불순물 원자를 주입하여 실리콘 카바이드 기판 상에 불순물 원자의 농도가 증가된 층을 형성하는 단계, 상기 이온 주입된 실리콘 카바이드 기판을 어닐링 하는 단계, 및 상기 이온 주입된 실리콘 카바이드 기판 상에 금속층을 증착하는 단계를 포함한다. 상기 금속은 증착 후 어닐링 단계를 필요로 하지 않고 실리콘 카바이드 기판 상에 "증착된 상태로(as deposited)" 오믹 콘택을 형성한다.

Description

수직형 소자용 배면 오믹 콘택의 저온 형성 방법 {LOW TEMPERATURE FORMATION OF BACKSIDE OHMIC CONTACTS FOR VERTICAL DEVICES}
본 발명은 반도체 물질에 대한 오믹 콘택(ohmic contact)에 관한 것이다. 특히, 본 발명은 복수의 반도체 물질을 포함하는 소자에 대한 오믹 콘택을 형성하는 방법에 관한 것이다.
마이크로전자 측면에서, 회로는 반도체 소자의 순차적 접속으로 이루어진다. 일반적으로, 반도체 소자는 특정 과제를 달성하기 위한 특수 회로 내의 전류의 흐름에 의해 동작되고 또한 전류의 흐름을 제어하는 데 사용된다. 회로 내에서 반도체 소자를 접속시키려면, 적절한 접촉이 반도체 소자에 이루어져야 한다. 높은 전도도 및 그 밖의 화학적 성질 때문에, 그러한 소자에 접촉을 형성하는 데 가장 유용하고 편리한 물질은 금속이다.
반도체 소자와 회로 사이의 금속 접촉은 그 소자 또는 회로의 동작에 대한 간섭이 최소이거나 바람직하게는 전혀 없어야 한다. 또한, 금속 접촉은 그러한 접촉이 이루어지거나 부착되는 반도체 물질과 물리적 및 화학적으로 상용성이 있어야 한다. 이러한 바람직한 특징을 나타내는 접촉 형태가 "오믹 콘택"으로 알려져 있다.
오믹 콘택은 통상 반도체의 벌크 저항 또는 확산 저항에 대해 무시할 정도의 접촉 저항을 갖는 금속-반도체 접촉으로 정의된다(참고 문헌: Sze, Physics of Semiconductor Devices, Second Edition, 1981, page304). 본 명세서에서 더욱 언급되는 바와 같이, 적절한 오믹 콘택은 그것이 부착되어 있는 소자의 성능을 크게 변화시키지 않으며, 소자의 활성 영역에 걸쳐 일어나는 전압 강하에 비해 적절히 작은 전압 강하를 일으키면서 모든 필요한 전류를 공급할 수 있다.
오믹 콘택 및 오믹 콘택의 제조 방법은 종래 기술에 알려져 있다. 예를 들면, 내용 전체가 참고로 본 명세서에 포함되어 있는, Glass 등에 허여된 미국 특허 제5,409,859호 및 제5,323,022호("유리 특허(the Glass patents)")에는 백금과 p-형 실리콘 카바이드로 형성된 오믹 콘택 구조물 및 그러한 구조물을 제조하는 방법이 개시되어 있다. 오믹 콘택 및 그의 제조 방법이 알려져 있지만, 그러한 공지된 오믹 콘택, 특히 실리콘 카바이드 기판을 사용하여 제조되는 오믹 콘택의 제조 방법은 설령 적절히 수행되더라도 어렵다.
오믹 콘택을 얻는 방법과 관련된 문제점은 무수히 많고 누적되어 있다. 낮은 홀 또는 전자 농도로 인해 반도체의 제한된 전기 전도도는 오믹 콘택의 형성에 장애가 되거나 심지어 형성할 수 없게 만들 수 있다. 마찬가지로, 반도체 내부의 불량한 홀 또는 전자 이동도(mobility)도 오믹 콘택의 형성에 장애가 되거나 심지어 형성할 수 없게 만들 수 있다. 상기 "유리 특허"에 설명되어 있는 바와 같이, 접촉 금속과 반도체 사이의 작업 함수(work function) 차이는 전위차 장벽(potential barrier)을 야기하여 인가된 전압에 대한 정류(rectifying)(비저항성(non-ohmic)) 전류 흐름을 나타내는 접촉을 초래할 수 있다. 매우 상이한 전자-홀 농도를 가지고 밀접하게 접촉되어 있는 2개의 동일한 반도체 물질간에도, 잠재적 장벽(내장 전위차)이 존재하여 오믹 콘택이 아닌 정류로 유도할 수 있다. 상기 유리 특허에서, p-형 SiC 기판과 접촉 금속 사이에 구별되는 p-형 도핑된 SiC층을 삽입함으로써 이러한 문제가 다루어졌다.
더욱 어려운 문제는 새로운 세대의 갈륨 및 인듐계 반도체 소자에 대한 오믹 콘택을 형성할 때 봉착하게 된다. 반도체와 금속 사이에 오믹 콘택을 형성하기 위해서는 그들의 계면에서 반도체와 접촉 금속의 정확한 합금 형성이 요구된다. 오믹 콘택 금속이 증착되는 반도체 표면에서 홀/전자 농도를 선택적으로 증가시키는 것이 오믹 콘택을 달성하기 위한 접촉 공정을 향상시키는 효과적인 방법으로 알려져 있다. 이 공정은 일반적으로, 실리콘 및 실리콘 카바이드 기술에서 선택적 도핑 기법으로 잘 알려져 있는 이온 주입(ion implantation)을 통해 달성된다. 그러나, 실리콘 카바이드의 경우에, 이온 주입은 실리콘 카바이드 결정 격자에 대한 손상을 최소화하기 위해 통상 높은 온도(일반적으로 600℃ 초과)에서 실행된다. 바람직한 높은 캐리어 농도를 얻기 위해, 주입된 원자를 "활성화"하기 위해서는 종종 실리콘 과잉압(over-pressure)에서 1600℃를 초과하는 온도로 어닐링해야 한다. 이러한 이온 주입 기법에 요구되는 장치는 특수한 것이며 고가이다.
고온의 이온 주입 및 이어지는 어닐링이 완료되면, 접촉 금속은 주입된 기판 표면 상에 증착되고 900℃ 이상의 온도에서 어닐링된다. 갈륨 질화물 또는 일듐-갈륨 질화물을 포함하는 반도체 소자에 접촉을 형성하는 방법은 이들 화합물이 고온에서 해리되기 때문에 적합하지 않다.
이 문제에 대한 하나의 이론적 해결책은 반도체 소자를 완성하는 데 필요한 섬세한 에피택셜층(예; 갈륨 질화물층)을 성장시키기에 앞서, 기판 상에 오믹 콘택을 형성하는 것이다. 그러나, 이 접근 방법은 원치 않는 오염물, 즉 접촉 금속을 에피택셜 성장 시스템 내에 삽입하게 되므로 바람직하지 않다. 오염물인 금속은 격자 성장, 도핑, 반응 속도 또는 모든 이들 요인을 방해함으로써 에피택셜 성장에 영향을 줄 수 있다. 또한, 금속 불순물은 에피택셜층의 광학적, 전기적 성질을 악화시킬 수 있다.
마찬가지로, 금속-산화물-반도체 전계효과 트랜지스터("MOSFETS")와 같은 많은 반도체 소자는 반도체 산화물(예; 이산화규소)의 층을 필요로 한다. 종래의 이온 주입 기법 및 주입 또는 접촉 금속 어닐링 공정과 관련된 높은 온도는 산화물층에 높은 응력을 가하며, 그러한 응력은 산화물층, 반도체-산화물 계면 및 소자 자체를 손상시킬 수 있다. 그렇지 않으면, 산화물층을 생성하기 이전에 오믹 콘택을 형성하는 것은 산화물층을 형성하는 데 이용하는 산화 분위기가 오믹 콘택에 역효과를 가지기 때문에 실용적이 아니다.
본 발명자는 접촉을 형성하고자 하는 표면에 인접한 캐리어 농도를 증가시키고, 실리콘 카바이드를 어닐링하고, 금속 접촉을 첨가한 다음 그 접촉을 어닐링하되, 실리콘 카바이드 상의 온도에 민감한 에피택셜층(예; 특정한 제Ⅲ족 질화물)을 열화시키지 않도록 충분히 낮은 온도에서 실행함으로써 실리콘 카바이드 상에 오믹 콘택을 성공적으로 형성할 수 있음을 발견했다.
그러나, 상기 기법은 에피택셜층에 영향을 주기 위한 전위차와 함께, 아직도 제2의 어닐링을 필요로 한다.
따라서, 앞에서 설명한 제조상의 문제점을 나타내지 않는 반도체 소자와 함께 사용하기 위한 오믹 콘택을 형성하는 실용적이고 경제적인 방법에 대한 요구가 있다. 또한 오믹 콘택을 결합시키되, 제조하기에 더욱 경제적인 형태의 반도체 소자에 대한 요구가 있다.
도 1은 본 발명에 따른 반도체 소자의 개략적 단면도이다.
도 2는 본 발명에 따른 방법에서 활용되는 도펀트 주입 부분의 개략적 단면도이다.
도 3은 본 발명에 따른 발광 다이오드의 개략적 단면도이다.
본 발명의 목적은, 오믹 콘택을 결합시키는 반도체 소자로서, 실리콘 카바이드를 포함할 수 있으며, 제조하기에 경제적이고, 선택의 폭이 넓은 금속을 사용하여 형성된 오믹 콘택을 결합시킬 수 있는 반도체 소자를 제공하는 것이다.
본 발명은 반도체 소자용 금속-반도체 오믹 콘택을 형성하는 방법으로 상기 목적을 달성한다. 본 발명의 방법은 초기 전도도 형태(initial conductivity type)를 가진 반도체 기판의 표면에 선택된 도펀트 물질을 주입하는 단계를 포함한다. 주입된 도펀트는 반도체 기판과 동일한 전도도 형태를 제공한다. 도펀트 주입에 이어서 주입된 도펀트 원자를 활성화하고 유효 캐리어 농도를 증가시키기에 충분한 온도와 시간으로 상기 이온 주입된 반도체 기판을 어닐링한다. 어닐링 공정에 이어서, 반도체 물질의 상기 이온 주입된 표면 상에 금속을 증착시킨다. 본 발명에서, 적합한 도펀트와 금속을 선택함으로써 추가 어닐링 없이 오믹 콘택을 형성할 수 있고, 그에 따라 나머지 구조물에 대한 그러한 어닐링의 부정적 효과를 일체 배제할 수 있다.
본 발명은 또한 소정의 표면 및 제1 전도도 형태를 가진 반도체 기판을 포함하는 반도체 소자로써 상기 목적을 달성한다. 상기 반도체 기판은 기판 내의 증가된 캐리어 농도를 가지며 상기 표면으로부터 연장되어 나가는 구역(zone)을 포함한다. 상기 반도체 소자는 상기 금속과 상기 캐리어 농도 증가 구역의 계면에 오믹 콘택을 형성하기 위한 기판 표면 상에 증착된 금속층을 추가로 포함한다.
본 발명의 전술한 목적을 비롯한 그 밖의 목적, 이점과 특징, 본 발명을 달성하는 방식은 예시적인 실시예를 나타내는 첨부 도면과 함께 이하에 제시하는 상세한 설명을 고찰할 때 더욱 용이하게 명백해질 것이다.
본 발명은 오믹 콘택을 결합시키는 반도체 소자 및 상기 오믹 콘택을 형성하는 방법을 제공한다.
실리콘 카바이드와 같은 광폭 밴드갭 반도체 및 그것으로부터 형성된 반도체 소자에 친숙한 사람은 본 발명이 n-형 실리콘 카바이드(SiC)를 사용하여 반도체 소자 및 오믹 콘택을 제조하는 데 가장 유용하다는 사실을 이해할 것이다. 따라서, 설명을 용이하게 하기 위해, 이하와 같은 본 발명 및 실시예의 설명은 SiC를 사용하는 본 발명의 실시예에 대하여 이루어질 것이다. 그러나, 당업자는 제Ⅲ족 질화물(예; 갈륨 질화물, 알루미늄-갈륨 질화물, 및 인듐-갈륨 질화물)과 같은, 다른 광폭 밴드갭 반도체 물질을 사용하는 용도에 본 발명이 용이하게 적용될 수 있음을 쉽게 인식할 것이다.
개괄적 측면에서, 본 발명은 초기 전도도 형태를 부여하는 도펀트의 초기 농도를 가진 반도체 기판을 포함하는 반도체 소자이다. 바람직한 실시예에서, 상기 기판은 n-형 실리콘 카바이드이다.
본 발명이 청구하는 반도체 소자는 또한 에피택셜층 반대측 기판의 표면으로부터 에피택셜층에 인접한 표면 방향으로 연장되는, 캐리어 농도 증가 구역에 의해 반도체 기판이 구획되는 것을 특징으로 한다. 금속과 기판의 계면에 오믹 콘택을 형성하기 위해 상기 캐리어 농도 증가 구역에 금속의 층이 기판 상에 증착된다. 바람직한 실시예에서, 상기 금속은 은(Ag), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 및 백금(Pt)으로 이루어지는 군으로부터 선택된다.
도 1을 참조하면, 본 발명에 따른 반도체 소자(10)의 개략도가 제시되어 있다. 상기 소자(10)는 설명하기 위한 목적에서 SiC라고 간주하는 반도체 기판(12)을 포함한다. 그러나, 본 발명의 실시에서는 SiC 이외의 광폭 밴드갭 반도체 물질을 기판으로서 사용할 수 있음을 이해해야 한다.
반도체 소자를 완성하기 위해 SiC 기판(12)에 인접하게 추가의 성분(14)이 위치하고 있다. 예로써 도 1에 나타낸 바와 같이, 반도체 소자는 p-형 및 n-형 반도체 물질로 이루어진 순차적 에피택셜층(14a, 14b, 14c)을 가진 발광 다이오드("LED")일 수 있다. 바람직한 실시예에서, 본 발명은 LED, 금속 산화물-반도체 전계효과 트랜지스터("MOSFET"), 레이저, 또는 전기적 접촉이 형성되어 있는 전도성 반도체 기판에 인접하게 위치한 여러 개의 에피택셜층으로 이루어지는 쇼트키 정류기(Schottky rectifier) 등의 반도체 소자이다. 뒤에 설명하는 바와 같이, 본 발명에 따른 소자는 융점이 낮거나 해리 온도가 낮은 물질, 또는 열 민감성 구조물을 포함하는 반도체 소자에 특히 적합하다. 그러한 물질로는 갈륨 질화물, 인듐-갈륨 질화물 및 알루미늄-갈륨 질화물과 같은 제Ⅲ족 질화물, 또는 SiC-SiO2 계면과 같은 고감도 계면을 포함하는 소자가 포함된다.
본 발명이 청구하는 소자는 또한 반도체 기판의 배면 상에 캐리어 농도 증가 구역(16)을 가진 것을 특징으로 한다. 즉, 이 경우 SiC인 반도체 기판에서, 에피택셜층 반대측 기판의 표면 근방의 캐리어 농도는 기판의 나머지 부분에서 나타나는 캐리어 농도보다 높다.
캐리어 농도 증가 구역(16)에 대한 경계에 해당하는 선은 기판(12)에서 캐리어 농도가 갑자기 바뀌는 명확한 경계가 없다는 사실을 나타내기 위해 점선으로 표시되어 있다. 캐리어 농도는 초기 캐리어 농도에 도달할 때까지 기판의 배면측 표면으로부터 거리가 멀어짐에 따라 감소된다. 뒤에 설명하는 바와 같이, 캐리어 농도 증가 구역은 반도체 물질과 통상적으로 관련된 도펀트를 사용하여 실온 이온 주입에 의해 형성된다.
예로써 도 1을 참조하면, 개괄적으로 도면부호 (10)으로 표시된 본 발명에 따른 소자의 바람직한 실시예는 질소로 도핑된 n-형 SiC 기판을 포함한다. SiC 기판(12)은 약하게(slightly) 내지 고도로(highly) 도핑되고, 약 1×1015 내지 약 1×1019cm-3 범위의 초기 캐리어 농도를 갖는 것이 바람직하다. 상기 "약하게" 및 "고도로"라는 용어는 명확한 표면이 아니며 초기 캐리어 농도가 상당히 변동될 수 있음을 나타내기 위해 의도적으로 사용되는 것이다. 에피택셜층(14)의 반대측 기판에 선택된 도펀트 물질을 이온 주입함으로써, 기판(12)의 나머지 부분보다 높은 캐리어 농도를 함유하는 구역(16)이 형성된다. 주입되는 도펀트로서 인(P)이 바람직하며, 이온 주입 공정은, 기판의 배면 상에 약 1×1019 내지 약 1×1020cm -3 범위이고 초기 캐리어 농도보다 항상 높은 캐리어 농도를 나타내는, 캐리어 농도 증가 구역(16)을 형성하는 수준으로 수행되는 것이 바람직하다.
본 출원인은 특정 이론에 구속되기를 원치 않으나, 입증된 사실이 시사하는 바에 따르면, 캐리어 농도 증가 구역(16)을 형성함으로써, 특히 그 구역이 이온 주입에 의해 형성되는 경우, 저항 특성(ohmic property)을 나타내는 금속 접촉을 형성할 수 있다. 바람직한 실시예에서, 전반적 반도체 소자용으로 적합한 융점, 증기압, 물리적 및 화학적 특성을 갖는 선택된 접촉 금속(18)을 SiC 기판 표면의 캐리어 농도 증가 구역(16)에 증착하여 금속과 기판 사이의 계면(20)을 형성한다. 바람직한 금속으로는 은, 티타늄, 알루미늄, 니켈 및 백금이 포함된다. 선택되는 금속은 백금 이하의 작업 함수를 갖는 것이 바람직하다. 금속의 바람직한 선택은 의도하는 소자의 응용에 의존한다. 예를 들면, 접촉의 반사력이 중요한 응용에 있어서는 알루미늄이나 은이 바람직한 선택이 될 수 있다. 매우 안정적이고 비반응성인 접촉 금속이 요구되는 응용(예를 들면 극단적 온도를 내포하는 응용 등)에서는 백금이 접촉 금속용으로 바람직한 선택이 될 수 있다. 본 발명의 방법은 제Ⅲ족 질화물(예; Ga, Al 및 In의 질화물 및 그들의 3급 및 4급 조합물)로부터 발광 다이오드(LED)를 형성하는 데 특히 유리하다. 첫째, 접촉 어닐링 단계가 배재됨으로써 제Ⅲ족 질화물 에피택셜층을 접촉 금속에 첨가하기에 앞서 SiC 기판에 첨가하는 기법이 강화된다. 또한, 첨가되는 도펀트로서 인을 사용함으로써 오믹 콘택용 금속의 선택 폭이 넓어진다. 특히, 오믹 콘택으로서 은(Ag)이나 알루미늄(Al)과 같은 반사성 금속을 사용할 수 있기 때문에 이 방법으로 형성된 LED의 광 출력을 실질적으로 높일 수 있다.
본 출원인은 특정 이론에 구속되기를 원치 않으나, 접촉 금속에 대한 수용체(receptor)로서의 역할을 하도록 캐리어 농도 증가 구역을 형성하는 것이 유용하다고 생각된다. 따라서, 또 다른 실시예에서, 본 발명은 전술한 반도체 소자에 활용되는 오믹 콘택을 형성하는 방법을 포함한다.
개괄적 측면에서, 본 발명은 반도체 소자용 금속-반도체 접촉을 형성하는 방법이다. 바람직한 실시예에서, 상기 방법은 n-형 실리콘 카바이드 기판에 인을 주입하는 단계를 포함한다. 그러나, 당업자는 본 발명이 다른 반도체 물질을 사용하는 용도에 용이하게 적용될 수 있음을 쉽게 이해할 것이다. 선택된 도펀트 물질을 주입하는 단계에 이어 어닐링 단계가 실행된다. 이 어닐링 단계에서, SiC 기판에 있는 주입된 도펀트 원자의 캐리어 농도를 효과적으로 증가시키도록 상기 이온 주입된 인 원자를 활성화시키기 위해 충분한 온도와 시간으로 상기 이온 주입된 SiC 기판을 어닐링한다. 이어서 접촉 금속이 SiC 기판의 주입된 표면 상에 증착된다.
가장 포괄적인 실시예에서, 반도체 기판은 약하거나 보통이거나 또는 고도의 초기 도펀트 농도를 가질 수 있는 n-형 또는 p-형 기판을 포함할 수 있다. 예를 들면, 기판이 n-형 SiC일 경우, SiC 기판은 약 1×1015cm-3(약하게 도핑됨) 내지 약 1×1019cm-3(고도로 도핑된) 범위의 초기 도펀트 농도를 가질 수 있다. "약한", "보통의" 및 "고도의"라는 용어는 명확한 표면이 아니며 기판 물질 내 도펀트의 초기 농도가 변동될 수 있음을 나타내기 위해 사용되는 것이다. 테스트 결과, 보통 내지 고도로 도핑된 기판이 본 발명에서 가장 양호한 결과를 제공하는 것으로 나타났다.
다음에, n-형 실리콘 카바이드 기판에 인을 주입하고 어닐링한다. 바람직하게는, 인 주입 공정을 실온에서 행하고, 계속되는 어닐링 공정은 약 1000℃의 온도, 가장 바람직하게는 약 1300℃의 온도에서 행한다. 바람직한 실시예에서, n-형 SiC 기판은 초기에 질소로 도핑한다.
당업자는 도펀트 물질의 주입이 고온에서 이루어질 수 있음을 용이하게 인식할 것이다. 사실상, SiC 격자 구조에 대한 손상을 줄이기 위해서 SiC 환경에서는 고온 주입이 일반적으로 바람직하다. 그러나, SiC 환경에서 고온의 이온 주입 공정은 본 발명의 상업적 이용을 제한한다. 주입 공정중에 SiC 기판을 가열하는 능력을 구비한 이온 주입 장치는 정형화되어 있지 않고 고가이며, 저비용, 고용량 응용보다는 연구 개발용으로 의도된 것이다. 또한, SiC 기판을 고온으로 가열할 때, SiC 기판은 파열의 발생으로 인한 제조 공정의 지연을 야기하지 않는 속도로 가열과 냉각이 이루어져야 한다.
따라서, 실온에서의 공정이 본 발명에서 이용하기 위한 바람직한 주입 방법이다. 인을 실온에서 주입한 다음, 1300℃까지 가열시킬 수 있고 100개 이상의 기판을 수용할 수 있는 단순 벤트형 퍼니스(simple vented furnace)에서 어닐링 단계를 수행하는 것이 만족스러운 결과를 제공하며 처리량을 크게 증가시킨다는 것을 발견했다.
도펀트의 실온 주입은 반도체 기판의 주입된 표면 근방에 증가된 도펀트 농도를 갖는 구역을 형성하도록 수행되는 것이 바람직하다. 도 2는 본 발명에 따른 주입 공정을 개략적으로 나타낸다. 이 실시예에서, 약 1×1018cm-3의 초기 도펀트 농도를 갖는 n-형 SiC 기판(22)에 원자 상태의 인(24)을 25∼100keV의 에너지에서 1015cm-2 이상의 주입량으로 주입한다. 경우에 따라서는, 블록형(block) 또는 누진적(graduated) 분포를 형성하기 위해 한 가지 이상의 에너지를 사용할 수도 있다. "블록형 분포"란 도펀트 원자의 농도가 소정의 두께에 걸쳐 실질적으로 균일한 상태로 유지되는 도펀트 분포를 의미한다. 블록형 분포는 다중 주입 에너지를 사용함으로써 접근시킬 수 있다. 일 실시예에서, 상기 주입 공정은, SiC 기판의 주입된 표면 근방의 약 1000Å 깊이에, 상기 이온 주입된 표면 근방의 총 화학적 도펀트 농도가 약 1020∼1021cm-3이고 조입된 도펀트의 농도가 주입된 표면으로부터 멀어질수록 감소되는 구역(26)을 생성한다. 증가된 도펀트 농도를 갖는 구역(26) 외부의 도펀트 농도는 초기 도펀트 농도와 실질적으로 동일한 상태로 유지된다. 증가된 도펀트 농도를 갖는 구역(26)의 경계는 상기 구역(26)과 기판의 나머지 부분 사이에 캐리어 농도의 변화가 명확하지 않고 점진적임을 나타내기 위해 점선으로 표시되어 있다. 당업자는 원하는 농도와 두께를 얻기 위해 주입 에너지 또는 주입량을 용이하게 변경할 수 있음을 이해할 것이다. 예를 들면, 후속하는 처리 단계 동안 일부 물질이 제거되더라도 오믹 콘택이 만들어질 수 있도록, 더 두꺼운 도펀트 농도 증가 구역을 형성하기 위해 다중 주입을 실행할 수 있다.
전술한 바와 같이, 주입된 기판을 어닐링하는 것이 필요하다. 주입된 도펀트 이온 중 일부는 주입 직후에는 "활성적"이 아니기 때문에 어닐링이 필요하다. "활성적"이라는 용어는 주입된 기판의 캐리어 농도 전반에 기여하기 위한 주입된 이온의 활용도를 설명하기 위해 사용된다.
주입 공정을 행하는 동안, SiC 기판의 결정 격자는 필수적으로 도펀트 이온에 의해 충격(bombardment)을 받는다. 이들 이온은 결정 격자를 부수고 들어와 거기에 잔류한다. 이 충격은 기존 결정 격자 내부로의 도펀트의 완벽한 삽입을 초래하지는 않는다. 많은 도펀트 이온의 초기 위치 결정은, 그 자체가 상기 충격에 의해 손상될 수 있는 이온이 결정 격자 내의 "활성적" 참여물이 되지 못하게 할 수 있다. 주입된 SiC 기판의 어닐링(즉, 가열)은 주입된 이온 및 기판의 결정 격자를 더 정돈된 형태로 재배열시키고 도펀트 주입중에 발생된 손상을 회복시키는 메커니즘을 제공한다.
오로지 설명을 위한 목적에서 대략적 수를 사용하면, 주입 공정은 다음과 같이 생각할 수 있다. x개의 인 원자를 초기 농도로 가진 n-형 SiC 기판에 100개의 인 이온이 주입되는 경우, 주입 직후에 기판은 "x + 10"개의 인 이온을 가진 기판과 관련된 특징만을 나타낼 것이다. 그러나, 이어서 기판을 어닝링하여 주입 이온을 결정 격자 내 위치에 정착시키면, 기판은 "x + 90"개의 인 이온을 가진 기판과 관련된 특징을 나타낼 것이다. 따라서, 어닐링 단계는 약 80개의 주입된 인 이온을 "활성화"하였다.
테스트 결과 실온 주입된 SiC 기판을 약 1000℃ 이상의 온도, 특히 약 1300℃ 이상의 온도에서 약 2시간 이내의 시간 동안 어닐링하는 것이 만족스러운 결과를 제공하는 것으로 나타난다. 상기 온도와 시간은 주입량의 더욱 완전한 활성화를 얻도록 용이하게 조절될 수 있다.
이상과 같이 설명한 주입된 기판이 포함하는 반도체 소자는 적어도 하나의 에피택셜층을 보유한다. 에피택셜층은 당업자에게 공지되어 있는 임의의 수단으로 성장시킬 수 있다. 그러나, 바람직한 에피택셜층 또는 후속하여 제조되는 소자는 주입된 기판에 대한 고온 어닐링을 견딜 수 없는 물질(예; 갈륨 질화물 또는 실리콘 산화물)로 만들어지거나 그러한 물질을 포함할 수 있다. 이 경우, 에피택셜층은 도펀트 주입 이후에 형성할 수도 있다. 에피택셜층이 고온 어닐링을 견딜 수 있는 물질로 만들어지는 경우, 그러한 에피택셜층은 도펀트 주입 및 활성화 이전에 형성할 수 있다.
반도체 기판이 주입되고 어닐링이 잘 이루어진 도펀트 농도 증가 구역이 형성된 후, 오믹 콘택의 형성을 위해 선택된 금속을 기판 표면에서 상기 캐리어 농도 증가 구역에 적용한다. 금속은 적절히 높은 융점 및 증기압을 가지며, 또한 기판 물질과 불리하게 반응하지 않는 전기적 접촉을 형성하는 데 일반적으로 사용되는 임의의 금속이면 된다. 바람직한 물질로는 은, 알루미늄, 니켈, 티타늄 및 백금이 포함된다. 상기 금속은 백금의 작업 함수 이하의 작업 함수를 가지는 것이 바람직하다.
접촉 금속은 오믹 콘택층을 형성하도록 기판 표면 상에 증착되는 것이 바람직하다. 앞에서 언급한 바와 같이, 모출원의 방법에 대한 개선 방법에서, 주입되는 도펀트로서 인을 사용하는 것은 오믹 콘택에 대해 더 넓은 접촉 금속의 선택을 이용하게 하고, 추가 어닐링 단계 없이 오믹 콘택을 얻을 수 있게 한다.
본 발명의 보다 구체적인 실시예에서, 1차로 25keV의 에너지에서 원자 상태의 인을 1015cm-2의 주입량으로 주입하고, 이어서 50keV 및 주입량 1015 cm-2의 2차 주입 및 100keV 및 주입량 1015cm-2의 3차 주입이 행해진 n-형 SiC 기판을 사용하여 본 발명에 따른 오믹 콘택을 형성했다. 상기 주입에 이어서 퍼니스 내 아르곤 분위기에서 1300℃로 75분간 활성화 어닐링을 행했다. 계속해서, 상기 이온 주입된 표면 상에 접촉 금속으로서 티타늄을 150Å의 두께로 증착시켰다. 얻어진 접촉은 추가 어닐링 없이 만족스러운 저항 특성을 나타냈다.
본 발명은 광검출기, 발광 다이오드(LED), 레이저, 금속-산화물-반도체 전계효과 트랜지스터(MOSFET) 등의 파워 소자, 절연 게이트 바이폴라 트랜지스터(IGBT), pn 접합 및 쇼트키 정류기, 및 SIT(static induction transistor; 정전유도 트랜지스터) 등의 마이크로웨이브 소자와 같은 수직형 소자룔으로 실질적 이점을 제공한다. 검출기, LED 및 레이저의 경우에, 에피택셜 방식으로 성장시킨 제Ⅲ족 질화물인 갈륨 질화물 및 인듐-갈륨 질화물의 층은 그 층을 심하게 손상시키는 온도에서 어닐링시키면 안된다. 인듐-갈륨 질화물의 경우에, 고온에서의 시간은 상기 합금의 인듐 조성이 증가되기 때문에 더욱 중요하다. 배면 접촉 어닐링 온도를 배제하는 것도 SiC 기판 상에 성장시킨 변형된 헤테로에피택셜 필름에서의 인듐 또는 갈륨 성분의 분해 또는 해리에 대한 가능성을 감소시킨다.
SiC의 헤테로에피택셜 필름이 기판 상에 성장되어 있고 열에 의해 성장되거나 재성장(regrow)(재산화 또는 어닐링 처리)되어 있는 파워 소자의 경우에, 산화물이 상기 소자 성능에 총체적 역할을 하며 어닐링 온도가 낮을수록 유리하다. 배면 금속 접합은 SiC-실리콘 이산화물 계면을 성장시키는 데 필요한 산화 분위기에 노출시키면 안된다. 따라서, 배면 오믹 콘택은 실리콘 이산화물이 성장된(재산화 또는 재성장된) 후에 증착되고 어닐링되어야 한다. 불행하게도, 뒤이어 기판의 후방에 접촉을 형성하는 데 필요한 약 850℃ 이상의 종래 어닐링 온도(보다 일반적으로는 900℃∼1050℃)는 열팽창 속도의 불일치로 인한 SiC-실리콘 이산화물 계면에서 결함을 발생하게 된다. 이것은 특히 MOSFET 및 IGBT의 경우에 나쁘다. 따라서 접촉 어닐링을 배제함으로써, 본 발명은 이러한 형태의 소자의 제조 및 성능에 유의적 이점을 제공한다.
또 다른 측면에서, 본 발명은 본 발명의 주입 공정 및 오믹 콘택의 관점을 결합하는 발광 다이오드를 제공한다. 도 3은 포괄적으로 도면부호 (30)에 표시한 그러한 발광 다이오드의 개략적 형태를 예시한다. 이 실시예에서, 발광 다이오드(30)는 제1 및 제2 표면(32, 33)을 각각 가진 n-형 실리콘 카바이드 기판(31)을 포함한다. 상기 다이오드는 기판(31)의 제1 표면(32) 상에 제Ⅲ족 질화물 활성층(34)을 포함한다. 앞의 실시예에서 제시한 바와 같이, 상기 다이오드는 기판(31) 내 캐리어 농도가 증가되고 기판(31)의 제2 표면(33)으로부터 제1 표면(32) 방향으로 연장되는 구역(35)을 추가로 포함하며, 상기 구역(35)은 제2 표면(33)으로부터 제1 표면(32) 방향으로 점진적으로 감소되는 인의 농도를 특징으로 한다.
오믹 콘택(36)은 기판의 제2 표면 상에 존재하며, 또 다른 오믹 콘택(37)은 소자(30)의 반대측에 만들어진다. 예시된 실시예에서, 다이오드(30)는 추가적인 p-형 접촉층(40)을 포함하는데, 이것은 활성 영역(34)과 오믹 콘택(37) 사이에 전도성 경로의 일부를 제공한다.
이러한 소자에 익숙한 자 및 당업자는 또한 일반적으로 호모접합, 단일 헤테로접합, 이중 헤테로접합, 초격자 및 양자 웰 구조물을 포함할 수 있는 다수의 구조물 중 하나 이상일 수 있음을 이해할 것이다. 이러한 활성층용 구조물은 잘 알려져 있으며, 예시적인 소자 및 구조물은 공동 양도되고 공통 게류중인 특허 출원번호 제60/294,308호(2001년 5월 30일 출원) 및 제60/294,378호(2001년 5월 30일 출원)에 제시되어 있다. 상기 두 특허의 내용은 참고로서 본 명세서에 그 전체가 결합된다.
마찬가지로, 활성 영역(34) 및 상기 활성 영역(34)을 형성하는 구조물은 일반적으로 제Ⅲ족 질화물, 즉 일반적으로 갈륨 질화물, 알루미늄 질화물, 인듐 질화물, 알루미늄-갈륨 질화물, 인듐-갈륨 질화물, 알루미늄-인듐 질화물 및 알루미늄-인듐-갈륨 질화물로 이루어지는 것으로 이해되는 화합물 중 하나 이상으로 형성된다. 상기 화합물은 또한 종종 InXGaYAl(1-X-Y)N과 같은 약어로 약칭되며, 이들 약어 및 그 의미는 이 분야에 잘 알려져 있으므로 여기서는 더 이상 구체적으로 설명하지 않는다.
보다 바람직한 실시예에서, 기판(31)에 대한 오믹 콘택(36)은 알루미늄, 티타늄, 니켈, 은 및 백금으로 이루어지는 군으로부터 선택된다. 일부의 응용에서는, 은이 여러 가지 이점을 제공한다. 그러한 이점에는 귀금속으로서의 높은 작업성 및 접촉 용도의 우수한 전기적 성질이 포함된다. 은과 알루미늄은 높은 반사 특성 때문에 발광 다이오드 용으로 특히 유리하며, 이러한 반사 특성은 LED(30)와 같은 광학적 소자의 효율 및 출력을 높여준다. 그 밖의 금속은 다른 응용에 더 적합할 수 있다. 예를 들면, 티타늄 및 니켈은 우수한 전기적 특성을 제공하지만 반사성은 별로 높지 않다.
초기의 SiC 기술 및 여러 가지 제안된 소자와 물질 구조는 더 조사되거나 개발되어야 한다. 이 공정을 더욱 발전시킴으로써 더욱 낮은 어닐링 온도를 성취할 수 있고, 궁극적으로 금속과 증착 상태(즉, 어닐링 배제)의 반도체 사이에 오믹 콘택을 성취할 것이다.
이상과 같이, 독자로 하여금 과도한 실험을 행하지 않고도 본 발명을 실시할 수 있도록 소정의 바람직한 실시예를 참고하여 본 발명을 구체적으로 설명했다. 그러나, 이 분야에 통상의 기술을 가진 자는 본 발명의 범위와 사상을 벗어나지 않고 어느 정도까지 구성 요소 및 파라미터 중 여러 가지를 변경할 수 있음을 쉽게 인식할 것이다. 또한, 명칭, 표제 등은 본 명세서에 대한 독자의 이해를 돕고자 제공되는 것이며 본 발명의 범위를 한정하는 것으로 해석되어서는 안된다. 따라서, 이어지는 청구의 범위 및 합리적인 확장 및 동등물만이 본 발명에 대한 지적 재산권을 정의한다.

Claims (25)

  1. 반도체 소자용 실리콘 카바이드에 오믹 콘택(ohmic contact)을 형성하는 방법으로서,
    n-형 실리콘 카바이드 기판의 표면에 인(P) 원자를 주입하여 실리콘 카바이드 기판 상에 인의 농도가 증가된 층을 형성하는 단계;
    상기 이온 주입된 실리콘 카바이드 기판을 어닐링 하는 단계; 및
    상기 이온 주입된 실리콘 카바이드 기판의 표면 상에 증착된(deposited) 금속층과 상기 인이 주입된 실리콘 카바이드 사이에 오믹 콘택을 형성하는 단계
    를 포함하는 오믹 콘택 형성 방법.
  2. 제1항에 있어서,
    실온에서 인을 주입하는 단계를 포함하는 것을 특징으로 하는 오믹 콘택 형성 방법.
  3. 제1항에 있어서,
    상기 이온 주입된 실리콘 카바이드 기판을 어닐링하는 단계에 이어서 상기 이온 주입된 표면의 반대측의 실리콘 카바이드 기판 표면 상에 적어도 하나의 에피택셜층을 성장시키는 단계를 포함하는 것을 특징으로 하는 오믹 콘택 형성 방법.
  4. 제1항에 있어서,
    상기 이온 주입된 실리콘 카바이드 기판을 약 1000℃ 내지 1300℃의 온도에서 어닐링하는 것을 특징으로 하는 오믹 콘택 형성 방법.
  5. 제1항에 있어서,
    상기 이온 주입된 실리콘 카바이드 기판을 약 1300℃ 이상의 온도에서 어닐링하는 것을 특징으로 하는 오믹 콘택 형성 방법.
  6. 제1항에 있어서,
    상기 금속이 티타늄, 알루미늄, 니켈, 은 및 백금으로 이루어지는 군으로부터 선택되는 것을 특징으로 하는 오믹 콘택 형성 방법.
  7. 제1항에 있어서,
    상기 인의 농도가 상기 기판으로부터 멀어질수록 점진적으로 감소되는 것을 특징으로 하는 오믹 콘택 형성 방법.
  8. 제1항에 있어서,
    상기 인의 농도가 상기 실리콘 카바이드 기판 내에서 소정의 두께에 대해 대략 균일한(level) 것을 특징으로 하는 오믹 콘택 형성 방법.
  9. 제1항에 있어서,
    캐리어 농도가 증가되어 있는 층의 두께가 적어도 약 1000Å인 것을 특징으로 하는 오믹 콘택 형성 방법.
  10. 제1항에 있어서,
    여러 가지 이온 주입 에너지 레벨에서 인을 주입하는 단계를 포함하는 것을 특징으로 하는 오믹 콘택 형성 방법.
  11. 제1항에 있어서,
    25keV의 주입 에너지 레벨에서 1015cm-2 이상의 도우즈(dose)로 인을 주입하는 단계를 포함하는 것을 특징으로 하는 오믹 콘택 형성 방법.
  12. 제11항에 있어서,
    50keV의 주입 에너지 레벨에서 1015cm-2 이상의 도우즈로 인을 주입하는 단계를 포함하는 것을 특징으로 하는 오믹 콘택 형성 방법.
  13. 제12항에 있어서,
    100keV의 주입 에너지 레벨에서 1015cm-2 이상의 도우즈로 인을 주입하는 단계를 포함하는 것을 특징으로 하는 오믹 콘택 형성 방법.
  14. 제1 표면 및 제2 표면을 가진 n-형 실리콘 카바이드 기판;
    상기 실리콘 카바이드 기판의 상기 제1 표면 상에 형성된 적어도 하나의 에피택셜층;
    상기 실리콘 카바이드 기판에서 인의 농도가 증가되어 있는 구역(zone)으로서, 상기 기판의 상기 제2 표면으로부터 상기 제1 표면 방향으로 연장되는 구역; 및
    상기 반도체 기판의 상기 제2 표면 상에 증착된 금속층으로서, 상기 금속과 상기 캐리어 농도가 증가되어 있는 구역의 계면에 오믹 콘택을 형성하는 금속층
    을 포함하는 반도체 소자.
  15. 제14항에 있어서,
    상기 금속이 티타늄, 알루미늄, 니켈, 은 및 백금으로 이루어지는 군으로부터 선택되는 것을 특징으로 하는 반도체 소자.
  16. 제1 표면 및 제2 표면을 가진 실리콘 카바이드 기판으로서, 초기 캐리어 농도가 상기 기판에 n-형 전도성을 부여하는 실리콘 카바이드 기판;
    상기 실리콘 카바이드 기판의 상기 제1 표면 상에 형성된 적어도 하나의 에피택셜층;
    상기 실리콘 카바이드 기판 내에 캐리어 농도가 증가되어 있는 구역으로서, 상기 실리콘 카바이드 기판의 상기 제2 표면으로부터 상기 제1 표면 방향으로 연장되는 구역; 및
    상기 실리콘 카바이드 기판의 상기 제2 표면에 형성된 오믹 콘택
    을 포함하고,
    상기 구역은 상기 제2 표면으로부터 상기 제1 표면 방향으로 인의 농도가 점진적으로 감소되는 것을 특징으로 하는
    반도체 소자.
  17. 제16항에 있어서,
    상기 실리콘 카비이드 기판의 초기 캐리어 농도가 약 1×1014cm-3보다 높은 것을 특징으로 하는 반도체 소자.
  18. 제14항 또는 제17항에 있어서,
    상기 캐리어 농도가 증가되어 있는 구역의 캐리어 농도가 약 1×1019 내지 1×1020cm-3이고, 상기 실리콘 카바이드 기판의 나머지 부분의 캐리어 농도보다 높은 것을 특징으로 하는 반도체 소자.
  19. 제14항 또는 제16항에 있어서,
    상기 에피택셜층이 실리콘 카바이드, 제Ⅲ족 질화물, 및 실리콘, 갈륨, 알루미늄 또는 인듐의 산화물로 이루어지는 군으로부터 선택되는 것을 특징으로 하는 반도체 소자.
  20. 제1 표면 및 제2 표면을 가진 n-형 실리콘 카바이드 기판;
    상기 기판의 상기 제1 표면 상에 형성된 제Ⅲ족 질화물 활성 영역(active region);
    상기 활성 영역 상에 형성된 에피택셜층;
    상기 실리콘 카바이드 기판 내에 캐리어 농도가 증가되어 있는 구역으로서, 상기 실리콘 카바이드 기판의 상기 제2 표면으로부터 상기 제1 표면 방향으로 연장되는 구역;
    상기 기판의 상기 제2 표면 상에 형성된 오믹 콘택; 및
    상기 에피택셜층 상에 형성된 오믹 콘택
    을 포함하는 발광 다이오드.
  21. 제20항에 있어서,
    상기 캐리어 농도가 증가되어 있는 구역이 상기 제2 표면으로부터 상기 제1 표면 방향으로 인의 농도가 점진적으로 감소되는 것을 특징으로 하는 발광 다이오드.
  22. 제20항에 있어서,
    상기 활성 영역이 호모접합(homojunction), 단일 헤테로접합 (heterojunction), 이중 헤테로접합, 초격자(superlattice) 및 양자 웰(quantum well)로 이루어지는 군으로부터 선택되는 구조를 포함하는 것을 특징으로 하는 발광 다이오드.
  23. 제22항에 있어서,
    상기 구조의 하나 이상의 부분이 갈륨 질화물, 알루미늄 질화물, 인듐 질화물, 알루미늄-갈륨 질화물, 인듐-갈륨 질화물, 알루미늄-인듐 질화물, 및 알루미늄-인듐-갈륨 질화물로 이루어지는 군으로부터 선택되는 것을 특징으로 하는 발광 다이오드.
  24. 제20항에 있어서,
    상기 활성 영역이 갈륨 질화물, 알루미늄 질화물, 인듐 질화물, 알루미늄-갈륨 질화물, 인듐-갈륨 질화물, 알루미늄-인듐 질화물, 및 알루미늄-인듐-갈륨 질화물로 이루어지는 군으로부터 선택되는 것을 특징으로 하는 발광 다이오드.
  25. 제20항에 있어서,
    상기 기판에 대한 오믹 콘택이 티타늄, 알루미늄, 니켈, 은 및 백금으로 이루어지는 군으로부터 선택되는 것을 특징으로 하는 발광 다이오드.
KR1020047006480A 2001-10-31 2002-10-10 수직형 소자용 배면 오믹 콘택의 저온 형성 방법 KR20050035175A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/003,331 2001-10-31
US10/003,331 US6803243B2 (en) 2001-03-15 2001-10-31 Low temperature formation of backside ohmic contacts for vertical devices

Publications (1)

Publication Number Publication Date
KR20050035175A true KR20050035175A (ko) 2005-04-15

Family

ID=21705313

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047006480A KR20050035175A (ko) 2001-10-31 2002-10-10 수직형 소자용 배면 오믹 콘택의 저온 형성 방법

Country Status (8)

Country Link
US (1) US6803243B2 (ko)
EP (1) EP1440460A2 (ko)
JP (1) JP4660733B2 (ko)
KR (1) KR20050035175A (ko)
CN (1) CN1579008B (ko)
CA (1) CA2465228A1 (ko)
MY (1) MY136344A (ko)
WO (1) WO2003038877A2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190103496A (ko) * 2014-07-22 2019-09-04 가부시키가이샤 플로스피아 결정성 반도체막 및 판상체 및 반도체장치
KR20230109503A (ko) 2022-01-13 2023-07-20 김재성 파이프 묶음 포장기

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6794684B2 (en) * 2001-02-01 2004-09-21 Cree, Inc. Reflective ohmic contacts for silicon carbide including a layer consisting essentially of nickel, methods of fabricating same, and light emitting devices including the same
US6791119B2 (en) * 2001-02-01 2004-09-14 Cree, Inc. Light emitting diodes including modifications for light extraction
US7211833B2 (en) * 2001-07-23 2007-05-01 Cree, Inc. Light emitting diodes including barrier layers/sublayers
US6740906B2 (en) * 2001-07-23 2004-05-25 Cree, Inc. Light emitting diodes including modifications for submount bonding
US20030090103A1 (en) * 2001-11-09 2003-05-15 Thomas Becker Direct mailing device
US6955978B1 (en) * 2001-12-20 2005-10-18 Fairchild Semiconductor Corporation Uniform contact
US7138291B2 (en) 2003-01-30 2006-11-21 Cree, Inc. Methods of treating a silicon carbide substrate for improved epitaxial deposition and resulting structures and devices
JP3705791B2 (ja) * 2002-03-14 2005-10-12 株式会社東芝 半導体発光素子および半導体発光装置
TWI320571B (en) * 2002-09-12 2010-02-11 Qs Semiconductor Australia Pty Ltd Dynamic nonvolatile random access memory ne transistor cell and random access memory array
EP2378544A3 (en) * 2003-04-25 2013-02-27 Sumitomo Electric Industries, Ltd. Semiconductor device fabricating method
AU2003263727A1 (en) * 2003-09-19 2005-04-11 Tinggi Technologies Private Limited Fabrication of semiconductor devices
WO2005048363A2 (en) 2003-11-12 2005-05-26 Cree, Inc. Methods of processing semiconductor wafer backsides having light emitting devices (leds) thereon and leds so formed
WO2005088743A1 (en) * 2004-03-15 2005-09-22 Tinggi Technologies Private Limited Fabrication of semiconductor devices
EP1756875A4 (en) * 2004-04-07 2010-12-29 Tinggi Technologies Private Ltd FABRICATION OF A RETROFLECTIVE LAYER ON SEMICONDUCTOR ELECTROLUMINESCENT DIODES
EP1774599B1 (de) * 2004-07-30 2015-11-04 OSRAM Opto Semiconductors GmbH Verfahren zur herstellung von halbleiterchips in dünnfilmtechnik und halbleiterchip in dünnfilmtechnik
US8728937B2 (en) 2004-07-30 2014-05-20 Osram Opto Semiconductors Gmbh Method for producing semiconductor chips using thin film technology
CN100383985C (zh) * 2004-10-29 2008-04-23 南京大学 提高氮化镓光导型紫外光电探测器响应度方法及探测器
GB2424312B (en) * 2005-03-14 2010-03-03 Denso Corp Method of forming an ohmic contact in wide band semiconductor
US20060267043A1 (en) * 2005-05-27 2006-11-30 Emerson David T Deep ultraviolet light emitting devices and methods of fabricating deep ultraviolet light emitting devices
JP2007066938A (ja) * 2005-08-29 2007-03-15 Matsushita Electric Ind Co Ltd 半導体発光装置
JP2009509339A (ja) * 2005-09-16 2009-03-05 クリー インコーポレイテッド 炭化ケイ素パワーデバイスを有する半導体ウェハを処理する方法
SG130975A1 (en) * 2005-09-29 2007-04-26 Tinggi Tech Private Ltd Fabrication of semiconductor devices for light emission
US8614449B1 (en) * 2005-10-11 2013-12-24 SemiLEDs Optoelectronics Co., Ltd. Protection for the epitaxial structure of metal devices
SG131803A1 (en) * 2005-10-19 2007-05-28 Tinggi Tech Private Ltd Fabrication of transistors
JP4835117B2 (ja) * 2005-11-15 2011-12-14 日産自動車株式会社 炭化珪素半導体装置の製造方法
SG133432A1 (en) * 2005-12-20 2007-07-30 Tinggi Tech Private Ltd Localized annealing during semiconductor device fabrication
DE102006015788A1 (de) * 2006-01-27 2007-09-13 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
SG140473A1 (en) 2006-08-16 2008-03-28 Tinggi Tech Private Ltd Improvements in external light efficiency of light emitting diodes
SG140512A1 (en) * 2006-09-04 2008-03-28 Tinggi Tech Private Ltd Electrical current distribution in light emitting devices
DE602007005822D1 (de) * 2006-09-22 2010-05-20 Univ Osaka Herstellungsverfahren für halbleiterbauelemente
JP4290745B2 (ja) * 2007-03-16 2009-07-08 豊田合成株式会社 Ｉｉｉ−ｖ族半導体素子の製造方法
JP4532536B2 (ja) * 2007-12-19 2010-08-25 トヨタ自動車株式会社 半導体装置
JP2010177581A (ja) * 2009-01-30 2010-08-12 Toyota Motor Corp オーミック電極およびその形成方法
US8686461B2 (en) * 2011-01-03 2014-04-01 SemiLEDs Optoelectronics Co., Ltd. Light emitting diode (LED) die having stepped substrates and method of fabrication
DE102011078331A1 (de) 2011-06-29 2012-08-09 Robert Bosch Gmbh Verfahren zum Herstellen ohmscher Kontakte auf einem Siliziumkarbidsubstrat
CN102507704A (zh) * 2011-10-18 2012-06-20 重庆邮电大学 基于碳化硅的肖特基势垒二极管氧传感器及制造方法
JP2014236093A (ja) 2013-05-31 2014-12-15 サンケン電気株式会社 シリコン系基板、半導体装置、及び、半導体装置の製造方法
JP6222771B2 (ja) * 2013-11-22 2017-11-01 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置の製造方法
JP6975530B2 (ja) * 2015-12-25 2021-12-01 出光興産株式会社 半導体素子及びそれを用いた電気機器
CN105448673B (zh) * 2016-01-04 2018-05-18 株洲南车时代电气股份有限公司 一种碳化硅器件背面欧姆接触的制作方法
JP7135443B2 (ja) 2018-05-29 2022-09-13 富士電機株式会社 炭化ケイ素半導体装置及びその製造方法
CN109473345B (zh) * 2018-11-21 2021-01-15 北京国联万众半导体科技有限公司 一种碳化硅器件的离子注入方法
CN110137277B (zh) * 2019-04-09 2021-02-02 华南师范大学 非极性自支撑GaN基pin紫外光电探测器及制备方法
US11387373B2 (en) 2019-07-29 2022-07-12 Nxp Usa, Inc. Low drain-source on resistance semiconductor component and method of fabrication
US11688785B2 (en) 2020-03-26 2023-06-27 Globalfoundries Singapore Pte. Ltd. Metal semiconductor contacts
CN112768510A (zh) * 2021-01-22 2021-05-07 成都杰启科电科技有限公司 一种常温下形成低电阻欧姆接触的方法及半导体器件
CN113571440A (zh) * 2021-06-23 2021-10-29 中国电子科技集团公司第五十五研究所 一种改进型CTLM法测量SiC芯片欧姆接触电阻率的方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4849797A (en) 1987-01-23 1989-07-18 Hosiden Electronics Co., Ltd. Thin film transistor
US4759836A (en) * 1987-08-12 1988-07-26 Siliconix Incorporated Ion implantation of thin film CrSi2 and SiC resistors
US4947218A (en) 1987-11-03 1990-08-07 North Carolina State University P-N junction diodes in silicon carbide
US5027168A (en) * 1988-12-14 1991-06-25 Cree Research, Inc. Blue light emitting diode formed in silicon carbide
JP2509713B2 (ja) 1989-10-18 1996-06-26 シャープ株式会社 炭化珪素半導体装置およびその製造方法
US5182624A (en) 1990-08-08 1993-01-26 Minnesota Mining And Manufacturing Company Solid state electromagnetic radiation detector fet array
US5270554A (en) 1991-06-14 1993-12-14 Cree Research, Inc. High power high frequency metal-semiconductor field-effect transistor formed in silicon carbide
US5323022A (en) 1992-09-10 1994-06-21 North Carolina State University Platinum ohmic contact to p-type silicon carbide
SE9500146D0 (sv) * 1995-01-18 1995-01-18 Abb Research Ltd Halvledarkomponent i kiselkarbid
JP2995284B2 (ja) 1995-08-25 1999-12-27 工業技術院長 電極作成方法
JP3333896B2 (ja) 1995-09-13 2002-10-15 富士電機株式会社 炭化珪素半導体装置の製造方法
US6031250A (en) * 1995-12-20 2000-02-29 Advanced Technology Materials, Inc. Integrated circuit devices and methods employing amorphous silicon carbide resistor materials
US6680489B1 (en) * 1995-12-20 2004-01-20 Advanced Technology Materials, Inc. Amorphous silicon carbide thin film coating
WO1998037584A1 (en) 1997-02-20 1998-08-27 The Board Of Trustees Of The University Of Illinois Solid state power-control device using group iii nitrides
US6011279A (en) 1997-04-30 2000-01-04 Cree Research, Inc. Silicon carbide field controlled bipolar switch
US6015459A (en) 1998-06-26 2000-01-18 Extreme Devices, Inc. Method for doping semiconductor materials
AU6391699A (en) 1998-09-16 2000-04-03 Cree, Inc. Low temperature formation of backside ohmic contacts for vertical devices
TW465123B (en) 2000-02-02 2001-11-21 Ind Tech Res Inst High power white light LED

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190103496A (ko) * 2014-07-22 2019-09-04 가부시키가이샤 플로스피아 결정성 반도체막 및 판상체 및 반도체장치
KR20200074277A (ko) * 2014-07-22 2020-06-24 가부시키가이샤 플로스피아 결정성 반도체막 및 판상체 및 반도체장치
KR20230109503A (ko) 2022-01-13 2023-07-20 김재성 파이프 묶음 포장기

Also Published As

Publication number Publication date
WO2003038877A2 (en) 2003-05-08
CA2465228A1 (en) 2003-05-08
CN1579008A (zh) 2005-02-09
EP1440460A2 (en) 2004-07-28
WO2003038877A3 (en) 2004-01-29
JP4660733B2 (ja) 2011-03-30
US6803243B2 (en) 2004-10-12
MY136344A (en) 2008-09-30
JP2005508087A (ja) 2005-03-24
US20020179910A1 (en) 2002-12-05
CN1579008B (zh) 2010-04-28

Similar Documents

Publication Publication Date Title
KR20050035175A (ko) 수직형 소자용 배면 오믹 콘택의 저온 형성 방법
JP5164319B2 (ja) 半導体素子のための非活性化保護リング
US7675068B2 (en) Methods of treating a silicon carbide substrate for improved epitaxial deposition and resulting structures and devices
JP2011151428A (ja) 裏面オーミックコンタクトを備えた縦型の半導体デバイス
US6884644B1 (en) Low temperature formation of backside ohmic contacts for vertical devices
US6909119B2 (en) Low temperature formation of backside ohmic contacts for vertical devices
US9318331B2 (en) Method and system for diffusion and implantation in gallium nitride based devices
JP4852786B2 (ja) Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体素子
JPS61248470A (ja) ▲ｉｉｉ▼―▲ｖ▼族半導体デバイス
KR20040093712A (ko) 향상된 에피텍시 증착을 위한 탄화규소 기판 처리방법 및그에 의해 수득한 구조물과 장치
JP2999591B2 (ja) 高純度の真性層を有するＧａＡｓ素子の製造方法
WO2024100958A1 (ja) 半導体エピタキシャル基板の製造方法、半導体エピタキシャル基板、及び半導体装置
TWI281710B (en) Low temperature formation of backside ohmic contacts for vertical devices
Fukada et al. Formation of ohmic contacts to n-GaAs by solid phase epitaxy of evaporated and ion implanted Ge films
WO1997015072A1 (en) A method for producing a semiconductor device comprising an implantation step

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid