JP2010177581A - オーミック電極およびその形成方法 - Google Patents

Abstract

【課題】Ｔｉ_３ＳｉＣ_２のオーミック電極層の平滑性が良好でありオーミック特性の良好なｐ型ＳｉＣ半導体素子のオーミック電極およびその形成方法を提供する。
【解決手段】ｐ型ＳｉＣ半導体の表面にＴｉ_３ＳｉＣ_２のオーミック電極層が直接積層されているｐ型ＳｉＣ半導体素子のオーミック電極、およびｐ型ＳｉＣ半導体表面にＴｉとＳｉとＣとからなる３元混合膜（原子数組成比がＴｉ：Ｓｉ：Ｃ＝３：１：２である。）を積層する工程（ａ）と、得られた積層体を真空中又は不活性ガス雰囲気中で加熱して熱処理する工程（ｂ）とによるｐ型ＳｉＣ半導体表面にＴｉ_３ＳｉＣ_２のオーミック電極層が直接積層されているｐ型ＳｉＣ半導体素子のオーミック電極の形成方法。
【選択図】図３

Description

本発明は、ｐ型ＳｉＣ半導体素子のオーミック電極およびその形成方法に関し、さらに詳しくは表面平滑性が向上したＴｉ_３ＳｉＣ_２のオーミック電極が直接積層されたｐ型ＳｉＣ半導体素子のオーミック電極およびその形成方法に関する。

ＳｉＣ単結晶は、熱的、化学的に非常に安定であり、機械的強度に優れ、放射線に強く、しかもＳｉ（シリコン）単結晶に比べて高い絶縁破壊電圧、高い熱伝導率などの優れた物性を有し、不純物の添加によってｐ、ｎ伝導型の電子制御も容易にできるとともに、広い禁制帯幅（４Ｈ型の単結晶ＳｉＣで約３．３ｅＶ、６Ｈ型の単結晶ＳｉＣで約３．０ｅＶ）を有するという特長を備えている。このため、Ｓｉ単結晶やＧａＡｓ（ガリウム砒素）単結晶などの既存の半導体材料では実現できない高温、高周波、耐電圧・耐環境性を実現することが可能であり、次世代の半導体材料として期待が高まっている。

一方、半導体デバイスの実用化のためには良好なオーミック特性を示す電極：オーミック電極が必要であることが知られている。このオーミック特性を示す電極とは、電流の方向と電圧の大きさによらず電流と電圧との間に直線関係がある（すなわち、非線形性がない）電流電圧特性を示し電流が両方向によく流れる低抵抗の電極のことをいう。しかし、ｐ型のＳｉＣ半導体の場合はこれまでオーミック電極を安定して形成する技術が確立されていなかった。
このため、ｐ型ＳｉＣ半導体素子のオーミック電極の開発について種々の提案がされている。

例えば、特開平１−２０６１６号公報には、ｐ型ＳｉＣ単結晶上にＡｌ及びＳｉを順次積層し、その後熱処理を行いオーミック電極を形成する方法において、ｐ型ＳｉＣ単結晶のキャリア濃度を１ｘ１０^１７／ｃｍ^３以上とするとともに熱処理温度を４００〜５００℃とするｐ型ＳｉＣ電極の製造方法が記載されている。

また、特開２００３−８６５３４号公報には、ｐ型ＳｉＣ半導体基体上に成膜され熱処理によって形成された、Ｓｉと金属間化合物を形成する磁性体とＣとＳｉとＡｌを含む第１の反応層に電極を接続したＳｉＣ半導体のオーミック電極、およびｐ型ＳｉＣ半導体基体の表面にＡｌ膜とＮｉ膜を積層する第１の工程とその後に真空中で熱処理を施し第１の反応層を形成する工程と該第１の反応層に電極を接続する工程とを有するＳｉＣ半導体のオーミック電極の製造方法が記載されている。

また、特開２００８−７８４３４号公報には、ＳｉＣ半導体層に接するＴｉ層を形成する第１工程と、ＳｉＣ半導体層とＴｉ層の温度を、ＴｉとＡｌが反応してＡｌ_３Ｔｉが生成する第１基準温度よりも高く、Ａｌ_３ＴｉとＳｉＣが反応してＴｉ_３ＳｉＣ_２が生成する第２基準温度よりも低い温度に上げ、Ｔｉ層の上にＡｌ層を形成する第２工程を備えて、第２工程ではＳｉＣ半導体層のＳｉＣとＡｌ_３Ｔｉが反応してＴｉ_３ＳｉＣ_２が生成し、ＳｉＣ半導体とオーミック接触をするＴｉ_３ＳｉＣ_２層を形成してＡｌ_４Ｃ_３やＴｉ_５Ｓｉ_３Ｃ_ＸやＴｉＣなどの副生成物が含まれない半導体装置の製造方法が記載されている。しかし、前記公報には熱処理後の電極表面の平滑性について記載されていない。

また、特開２００８−７８４３５号公報には、ＳｉＣ半導体層に接するＴｉ層を形成する第１工程と、Ｔｉ層の上にＡｌ層を形成する第２工程と、ＳｉＣ半導体層とＴｉ層とＡｌ層に、ＴｉとＡｌが反応してＡｌ_３Ｔｉが生成する第１基準温度よりも高く、Ａｌ_３ＴｉとＳｉＣが反応してＴｉ_３ＳｉＣ_２が生成する第２基準温度よりも低い温度で熱処理を行い、Ａｌ_３Ｔｉ層を形成する第３工程と、ＴｉとＡｌからＡｌ_３Ｔｉが生成する反応が終了した後、ＳｉＣ半導体層とＡｌ_３Ｔｉ層に第２基準温度よりも高い温度で熱処理を行い、ＳｉＣ半導体層とオーミック接触するＴｉ_３ＳｉＣ_２層を形成する第４工程を備えたＡｌ_４Ｃ_３やＴｉ_５Ｓｉ_３Ｃ_ＸやＴｉＣなどの副生成物が含まれないコンタクト抵抗の低い半導体装置の製造方法が記載されている。しかし、前記公報には熱処理後の電極表面の平滑性について記載されていない。

さらに、特開２００８−２２７１７４号公報には、Ｐ型４Ｈ−ＳｉＣ基板上に厚さ１〜６０ｎｍの第１Ａｌ層とＴｉ層と第２Ａｌ層とを順次堆積する堆積工程、および非酸化性雰囲気中での熱処理により第１Ａｌ層を媒介としてＳｉＣ基板とＴｉ層との合金層を形成する合金化工程を含むＰ型４Ｈ−ＳｉＣ基板上のオーミック電極の形成方法が記載されている。しかし、前記公報には熱処理後の電極表面の平滑性について記載されていない。

特開平１−２０６１６号公報 特開２００３−８６５３４号公報 特開２００８−７８４３４号公報 特開２００８−７８４３５号公報 特開２００８−２２７１７４号公報

しかし、前記の従来技術によるｐ型ＳｉＣ半導体素子のオーミック電極形成ではＴｉ_３ＳｉＣ_２層形成のため反応には本来必要ではないＡｌの蒸着膜とＴｉの蒸着膜を積層形成した後に、１０００℃程度の温度で加熱処理するＤＡ（Ｄｅｐｏｓｉｔｉｏｎ ａｎｄ Ａｎｎｅａｌｉｎｇ）法が用いられている。この加熱処理において半導体材料のＳｉＣとその上に蒸着したＴｉおよびＡｌの界面反応を生じてＳｉＣ半導体に接して薄いＴｉ_３ＳｉＣ_２からなる中間半導体層が形成される。

この従来技術による電極形成方法では、ＳｉＣ半導体上の電極部全体に一様な厚さのＴｉ_３ＳｉＣ_２の中間半導体層を形成することが困難であり、その界面にはＡｌ_４Ｃ_３、Ｔｉ_５Ｓｉ_３Ｃ_Ｘ、ＴｉＣ、Ａｌ_３Ｔｉなどの化合物が副生成物として生じ、副生成物が存在する界面領域ではコンタクト抵抗が高いためＳｉＣ半導体上の電極のコンタクト抵抗を低減して良質なオーミック抵抗を得ることは困難である。また、ＡｌがＳｉＣと合金反応し、ＳｉＣを不均一に侵食した結果、電極表面が粗くなるため外部への配線が困難であり、ｐ型ＳｉＣ半導体に対して低抵抗のオーミック電極を形成するには他のｐ型広禁制帯半導体と同様に電極直下の半導体領域を重ドープ処理してショットキー障壁を薄くする方法が有効であるが従来技術のＤＡ法では半導体基板と蒸着膜との界面反応を利用するため折角重ドープ処理した電極直下の半導体領域を界面反応で消費してしまう。
このため、従来技術によれば電極の平滑性が悪く、オーミック特性の低い電極が得られる。また、アニール温度を低下させることで平滑性はやや改善するものの、界面反応が進行せず、オーミック特性が悪く接触抵抗が大きい電極しか得られない。

従って、本発明の目的は、Ｔｉ_３ＳｉＣ_２のオーミック電極層表面の平滑性が良好でありオーミック特性の良好なｐ型ＳｉＣ半導体素子のオーミック電極を提供することである。
また、本発明の他の目的は、Ｔｉ_３ＳｉＣ_２のオーミック電極層表面の平滑性が良好でありオーミック特性の良好なｐ型ＳｉＣ半導体素子のオーミック電極の形成方法を提供することである。

本発明者らは、前記目的を達成するために鋭意検討を行った結果、ｐ型ＳｉＣ半導体素子は、薄く均一な厚さのＴｉ_３ＳｉＣ_２層を介在させたヘテロジャンクション構造の形成によりショットキー障壁を低減させることでオーミック特性を得る必要があり、従来技術のＤＡ法によるオーミック電極形成プロセスではＳｉＣ半導体／蒸着膜の界面間での化学反応を必要としていて、Ｔｉ_３ＳｉＣ_２形成のためにＴｉだけでなくＴｉ_３ＳｉＣ_２以外の相を生じる副反応の抑制およびＳｉＣとＴｉとの反応により余剰となるＳｉの吸収などの役割を持つＡｌを蒸着する必要があること、そして当該化学反応によりＡｌ融液を生じＡｌ融液とＳｉＣ半導体が１０００℃以下の温度では濡れ性が悪い（すなわち、接触角が９０°よりも大きい）ために融液が凝集すること、従ってＳｉＣ半導体とＴｉとの界面反応を利用せず蒸着膜内部の反応により直接Ｔｉ_３ＳｉＣ_２を形成すればＡｌは不要になることを見出し、さらに検討を行った結果、本発明を完成した。

本発明は、ｐ型ＳｉＣ半導体の表面にＴｉ_３ＳｉＣ_２のオーミック電極層が直接積層されているｐ型ＳｉＣ半導体素子のオーミック電極に関する。

また、本発明は、ｐ型ＳｉＣ半導体表面にＴｉとＳｉとＣとからなる３元混合膜（原子数組成比がＴｉ：Ｓｉ：Ｃ＝３：１：２である。）を積層する工程（ａ）と、得られた積層体を真空中又は不活性ガス雰囲気中で加熱して熱処理する工程（ｂ）とによるｐ型ＳｉＣ半導体表面にＴｉ_３ＳｉＣ_２のオーミック電極層が直接積層されているｐ型ＳｉＣ半導体素子のオーミック電極の形成方法に関する。

本発明によれば、Ｔｉ_３ＳｉＣ_２のオーミック電極層表面の平滑性が良好でありオーミック特性の良好なｐ型ＳｉＣ半導体素子のオーミック電極を得ることができる。
また、本発明によれば、Ｔｉ_３ＳｉＣ_２のオーミック電極層表面の平滑性が良好でありオーミック特性の良好なｐ型ＳｉＣ半導体素子のオーミック電極を容易に形成することができる。

図１は、本発明のｐ型ＳｉＣ半導体素子のオーミック電極の実施態様を示す模式図である。 図２は、従来技術によるｐ型ＳｉＣ半導体素子のオーミック電極の一例を示す模式図である。 図３は、本発明のｐ型ＳｉＣ半導体素子のオーミック電極の形成方法の実施態様を示す模式図である。 図４は、従来技術によるｐ型ＳｉＣ半導体素子のオーミック電極の形成方法の実施態様を示す模式図である。 図５は、本発明の実施例で得られたｐ型ＳｉＣ半導体素子のオーミック電極の電流電圧特性を示すグラフである。

図６は、従来技術による比較例で得られたｐ型ＳｉＣ半導体素子のオーミック電極の電流−電圧測定結果を示すグラフである。 図７は、本発明のｐ型ＳｉＣ半導体素子のオーミック電極の応用例である炭化珪素製電界効果トランジスタの一例の模式図である。 図８は、本発明のｐ型ＳｉＣ半導体素子のオーミック電極の他の応用例である縦型構造の炭化珪素Ｎチャネルパワー電界効果トランジスタの一例の模式図である。 図９は、本発明のｐ型ＳｉＣ半導体素子のオーミック電極の他の応用例である縦型構造の炭化珪素Ｎチャネル絶縁ゲート型バイポーラトランジスタの一例の模式図である。 図１０は、比較例１のＡｌ／Ｔｉを用いたＤＡ法により形成した電極／ＳｉＣの熱処理後断面ＴＥＭ写真の写しである。

以下、図面を参照して本発明について詳説する。
図１および図２を比較すると、本発明のｐ型ＳｉＣ半導体素子のオーミック電極はＴｉ_３ＳｉＣ_２の中間半導体層（電極）に不純物が含まれず表面の平滑性が良好であるのに対して、従来技術によるｐ型ＳｉＣ半導体素子のオーミック電極はＴｉ_３ＳｉＣ_２に副生成物が含有された中間半導体層上の金属間化合物（ＴｉＡｌ_３）とＡｌの凝固物との混合層が電極表面の平滑性の不良をもたらしていると考えられる。

さらに、図３および図４を参照すると、本発明のｐ型ＳｉＣ半導体素子のオーミック電極の形成方法は、ｐ型ＳｉＣ半導体表面にＴｉとＳｉとＣとからなる３元混合膜（原子数組成比がＴｉ：Ｓｉ：Ｃ＝３：１：２である。）を積層する工程（ａ）と、得られた積層体を熱処理してＴｉ_３ＳｉＣ_２のオーミック電極層を直接積層する方法であり、オーミック電極にＡｌに起因する不純物が含まれず電極表面の平滑性が良好であるのに対して、従来技術によるｐ型ＳｉＣ半導体素子のオーミック電極の形成方法ではｐ型ＳｉＣ半導体表面にＴｉ／Ａｌ積層膜を積層した後、熱処理する方法であり、オーミック電極に副生成物、例えばＡｌ_４Ｃ_３、Ｔｉ_５Ｓｉ_３Ｃ_Ｘ、ＴｉＣなどが生成し、Ｔｉ_３ＳｉＣ_２のオーミック電極層にＡｌを含む成分である金属間化合物（ＴｉＡｌ_３）やＡｌの凝固物の層が形成され、これらの層の表面平滑性が良くなくオーミック電極のオーミック特性を低下させると考えられる。

本発明による前記の電極の表面平滑性およびオーミック特性は、本発明の方法により、清浄化したＳｉＣ半導体表面にＴｉ、Ｓｉ、Ｃ（組成比３：１：２）とからなる３元混合膜（蒸着膜）を積層し、加熱処理することにより、化学反応が終始固相状態を保ったまま進行するため、大きく形態を変えることなくＴｉ_３ＳｉＣ_２形成の反応を完了することができる、すなわち蒸着時の平滑な状態をほぼ維持したままオーミック電極を形成することができることによると考えられる。

そして、前記の蒸着膜はＴｉ_３ＳｉＣ_２に相当する組成に制御されたＴｉ、Ｓｉ、Ｃの非平衡３相共存状態であるため、安定なＳｉＣ半導体と反応するよりも蒸着膜内部で反応する方が駆動力がはるかに高くなりＳｉＣ半導体とＴｉの界面反応を抑制しながら膜内での反応を進行させることができることによると考えられる。
このＳｉＣ半導体とＴｉとの界面反応を抑制するには、膜内での反応に伴う発熱で温度が局所的に上昇することを防止することが望ましい。これは、非常に薄いＴｉ_３ＳｉＣ_２層を形成する必要があることから、蒸着膜の厚さを極限まで薄くすることで反応熱量を低く抑えられることに加えてＳｉＣ半導体が高い熱伝道度を有していることを利用して、反応が進行している膜局所から効果的に抜熱できることにより、制御が可能である。

本発明におけるｐ型ＳｉＣ半導体を与えるＳｉＣとしては、特に制限はなく３Ｃ−ＳｉＣ、４Ｈ−ＳｉＣ、６Ｈ−ＳｉＣ等の多くのポリタイプが挙げられるが、本発明ではいずれの結晶構造のものも使用することができ、好適には４Ｈ−ＳｉＣが挙げられる。
このＳｉＣは非常に硬い材料であるため切り出し部の平坦度を上げることが難しく、ｐ型ＳｉＣ半導体基板に金属電極を圧着させると隙間が残った状態で圧着され、低抵抗の接合を得ることが困難である。それ故、通常はｐ型ＳｉＣ半導体に電極成分を蒸着して積層する方法が採用される。

本発明においては、工程（ａ）において前記のｐ型ＳｉＣ半導体表面にＴｉとＳｉとＣとからなる３元混合膜（原子数組成比がＴｉ：Ｓｉ：Ｃ＝３：１：２）を形成することが必要である。前記のＴｉとＳｉとＣとの３元混合膜を形成することによって、次の熱処理工程（ｂ）でＴｉ_３ＳｉＣ_２のオーミック電極層を直接積層して低抵抗の接合を得ることが可能となる。

前記のＴｉとＳｉとＣとからなる３元混合膜を形成する積層としては、図３に示すように十分に洗浄して清浄化したＳｉＣ半導体基板表面にＴｉとＳｉとＣとを組成比（原子数組成比）が３：１：２よりなる３元混合蒸着膜を形成する方法が挙げられる。
前記の３元混合蒸着膜の形成は、ＴｉとＳｉとＣとの原子数組成比がＴｉ：Ｓｉ：Ｃ＝３：１：２となる前記元素を含む任意の原料、例えばＴｉ、ＳｉおよびＣ（カーボン）の粉末、塊又は成形体、Ｔｉ、ＳｉＣおよびＣの粉末、塊又は成形体、Ｔｉ、ＳｉおよびＴｉＣの粉末、塊又は成形体、又はＴｉ_３ＳｉＣ_２の粉末、塊又は成形体をターゲットとして蒸着装置、例えば高周波マグネトロンスパッタリング装置を用いて、放電雰囲気：希ガス雰囲気、例えばＡｒ雰囲気、例えば１００〜３００Ｗ、例えば２００ＷのＡｒ順方向出力、例えば５〜５００秒、好適には１０〜３６０秒の条件で蒸着させることによって行うことができる。
前記のＴｉ_３ＳｉＣ_２は、金属とセラミック材料の両方の特性を合わせ持つチタンシリコンカーバイドであり、例えば特表２００３−５１７９９１号公報、特開２００４−１０７１５２号公報、特開２００６−２９８７６２号公報に記載の方法によって得ることができる。

本発明においては、前記の（ａ）工程によって好適には厚さが３００ｎｍ以下、特に５〜３００ｎｍ以下のＴｉ、Ｓｉ、Ｃを組成比（原子数組成比）が３：１：２よりなる３元混合膜を積層し、次いで得られた積層体を真空中又は不活性ガス雰囲気中で加熱して熱処理する（ｂ）工程によってｐ型半導体にＴｉ_３ＳｉＣ_２のオーミック電極層を直接積層する。
前記の（ｂ）工程は、９００℃以上で且つ３元混合膜が加熱の間終始固相状態を保ったまま進行する温度、好適には９００〜１０００℃の温度で５分〜１２０分間、特に５〜３０分間加熱することによって行うことが好ましい。

本発明においては、前記の（ａ）工程と（ｂ）工程とを組み合わせることにより、Ｔｉ_３ＳｉＣ_２のオーミック電極層の表面平滑性が良好でありオーミック特性の良好なｐ型ＳｉＣ半導体素子のオーミック電極を容易に形成することができる。

本発明により、ＳｉＣ半導体基板に接して電極部全体に薄くて均一な厚さのＴｉ_３ＳｉＣ_２の中間半導体層を形成するとともに、ＳｉＣ半導体と電極部との界面にＡｌ_４Ｃ_３、Ｔｉ_５Ｓｉ_３Ｃ_Ｘ、ＴｉＣ、Ａｌ_３Ｔｉなどが生じる副反応を抑制することが可能となり、これによりＳｉＣ半導体に対してヘテロジャンクション構造を形成し、良好なオーミック特性を有するオーミック電極を得ることが可能となると考えられる。

以下、本発明の実施例を示す。
以下の実施例において、試料についての評価法は以下に示す方法によって行った。なお、以下の測定法は例示であって、他の同等の装置、条件を用いて測定し得る。
１．電極の表面粗さ
測定方法：算術平均粗さ（μｍ）を測定
測定装置：触針式表面粗さ測定機 小坂研究所製
サーフコーダＳＥ−４０Ｃ（検出器モデル ＤＲ−３０）
２．オーミック特性
測定方法：電極間の電流電圧特性の測定
測定装置：高精度デジタルマルチメータ アドバンテスト社製 Ｒ６５８１
定電圧電源 高砂製作所製 ＫＸ−１００Ｈ

実施例１
１．ｐ型ＳｉＣ半導体に蒸着膜の積層
半導体基板材料として厚さ３６９μｍ、抵抗率７５−２５００Ωｃｍ、面方位（０００１）８° ｏｆｆ ｔｏｗａｒｄ［１１−２０］、電極形成面Ｓｉ面のｐ型の４Ｈ−ＳｉＣを用いて、以下の条件で蒸着膜を積層した。
蒸着装置：高周波マグネトロンスパッタリング蒸着装置
スパッタリングターゲット：Ｔｉ、Ｓｉ、Ｃ粉末、塊又は成形体（組成比：原子数比でＴｉ：Ｓｉ：Ｃ＝３：１：２）
蒸着条件：Ｔｉ−Ｓ−Ｃ膜の蒸着に先立って常法により基板を清浄化処理し、Ａｒ放電雰囲気、２００Ｗの順方向出力、３６０秒間の放電時間
上記の条件で半導体表面にＴｉとＳｉとＣとからなる３元混合蒸着膜（組成比：原子数比でＴｉ：Ｓｉ：Ｃ＝３：１：２）を積層して、３元混合蒸着膜の厚さが３００ｎｍの積層体を得た。
得られた積層体について、表面粗さおよびオーミック特性を評価した。表面粗さの結果を表１に、オーミック特性の結果まとめて図５および表２に示す。

２．積層体の熱処理
前記の工程で得られた積層体を真空雰囲気下（１〜１０×１０^４Ｐａ）、あるいはＡｒ又はＮ_２雰囲気下、１０００℃で１０分間又は１５分間加熱して熱処理することによって、オーミック電極を形成した。
得られたオーミック電極について、表面粗さおよびオーミック特性を評価した。表面粗さの結果を表１に、オーミック特性の結果をまとめて図５および表２に示す。

比較例１
１．ｐ型ＳｉＣ半導体に蒸着膜の積層
半導体基板材料として厚さ３６９μｍ、抵抗率７５−２５００Ωｃｍ、面方位（０００１）８° ｏｆｆ ｔｏｗａｒｄ［１１−２０］、電極形成面Ｓｉ面のｐ型の４Ｈ−ＳｉＣを用いて、以下の条件で蒸着膜を積層した。
蒸着装置：電子ビーム蒸着装置
蒸着材料：Ｔｉ、Ａｌ
上記の条件で半導体表面に、Ｔｉ（８０ｎｍ）／Ａｌ（３７５ｎｍ）を蒸着して積層体を得た。
得られた積層体について、表面粗さおよびオーミック特性を評価した。表面粗さの結果を表１に、オーミック特性の結果をまとめて図５および表２に示す。

２．積層体の熱処理
前記の工程で得られた積層体をＡｒ又はＮ_２雰囲気下（大気圧）、１０００℃で１０分間加熱して熱処理して、オーミック電極を形成した。
得られたオーミック電極について、表面粗さおよびオーミック特性を評価した。表面粗さの結果を表１に、オーミック特性の結果まとめて図５および表２に示す。

これらの結果は、実施例１によって得られたオーミック電極が良好な表面平滑性とオーミック特性を有していることを示している。
また、実施例１の３元混合膜を半導体基板材料に蒸着した積層体は良好な平滑性とオーミック特性を有しており、熱処理によってオーミック特性がさらに向上したことを示している。
これに対して、比較例１によって得られたオーミック電極はオーミック特性を有しているが平滑性が不良であることを示している。
また、比較例１のＴｉ／Ａｌ蒸着膜を半導体基板材料に蒸着した積層体は良好な平滑性は有しているがオーミック特性を有してなく、熱処理によってオーミック特性は得られたが平滑性が低下したことを示している。

上記の実施例では３元混合蒸着膜の厚さが３００ｎｍである積層体を形成したが、３元混合蒸着膜の厚さは任意の厚さに制御し得る。
従って、Ｔｉ_３ＳｉＣ_２オーミック電極層の厚さは例えば２０ｎｍ以下、例えば１０ｎｍ以下に制御し得る。

実施例２
本発明のｐ型ＳｉＣ半導体素子のオーミック電極を用いて得られるＳｉＣ製電界効果トランジスタの模式図を図７に示す。

実施例３
本発明のｐ型ＳｉＣ半導体素子のオーミック電極を用いて得られるＮ−チャネルパワー電界効果トランジスタ（パワーＭＯＳＦＥＴ）の模式図を図８に示す。

実施例４
本発明のｐ型ＳｉＣ半導体素子のオーミック電極を用いて得られる炭化珪素Ｎ−チャネル絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）の模式図を図９に示す。
図９に示すＩＧＢＴは、室温、又は比較的低温でオーミック特性を確保できるためゲート酸化膜形成、イオン注入等の表面プロセス終了後においても、熱影響なく、裏面のドレイン電極が実現できる。

本発明によって、これまでオーミック電極を安定して形成する技術が確立されていなかったｐ型のＳｉＣ半導体の場合であっても表面平滑性および良好なオーミック特性を有するオーミック電極を提供し得る。

Claims (5)

1. ｐ型ＳｉＣ半導体の表面にＴｉ_３ＳｉＣ_２のオーミック電極層が直接積層されているｐ型ＳｉＣ半導体素子のオーミック電極。
2. オーミック電極層が、Ａｌ成分を含有しない請求項１に記載のオーミック電極。
3. ｐ型ＳｉＣ半導体表面にＴｉとＳｉとＣとからなる３元混合膜（原子数組成比がＴｉ：Ｓｉ：Ｃ＝３：１：２である。）を積層する工程（ａ）と、得られた積層体を真空中又は不活性ガス雰囲気中で加熱して熱処理する工程（ｂ）とによるｐ型ＳｉＣ半導体表面にＴｉ_３ＳｉＣ_２のオーミック電極層が直接積層されているｐ型ＳｉＣ半導体素子のオーミック電極の形成方法。
4. 前記工程（ａ）が、蒸着装置内でｐ型ＳｉＣ半導体表面を清浄化した後蒸着法によって３元混合蒸着膜を形成する方法である請求項３に記載の形成方法。
5. 前記熱処理が、９００℃以上で且つ３元混合膜が終始固相状態を保ったまま進行する温度での加熱である請求項３又は４に記載の製造方法。