JP6044907B2 - 半導体コンタクト構造及びその形成方法 - Google Patents

半導体コンタクト構造及びその形成方法 Download PDF

Info

Publication number
JP6044907B2
JP6044907B2 JP2014503769A JP2014503769A JP6044907B2 JP 6044907 B2 JP6044907 B2 JP 6044907B2 JP 2014503769 A JP2014503769 A JP 2014503769A JP 2014503769 A JP2014503769 A JP 2014503769A JP 6044907 B2 JP6044907 B2 JP 6044907B2
Authority
JP
Japan
Prior art keywords
transition metal
contact structure
semiconductor substrate
semiconductor
structure according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014503769A
Other languages
English (en)
Other versions
JPWO2013133060A1 (ja
Inventor
紀行 内田
紀行 内田
金山 敏彦
敏彦 金山
直也 岡田
直也 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Publication of JPWO2013133060A1 publication Critical patent/JPWO2013133060A1/ja
Application granted granted Critical
Publication of JP6044907B2 publication Critical patent/JP6044907B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28537Deposition of Schottky electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Hall/Mr Elements (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、半導体デバイスにおける半導体コンタクト構造及びその形成方法に関するものである。
SiのMOSFETは、微細化によって性能の向上を図ってきた。今後、ゲート長をシングルナノサイズに縮小するには、特性ばらつきを抑制するためにソース・ドレイン領域とチャネルの接合深さを、サブナノレベルで制御することが必要である。これまでヒ素やリン、ホウ素をイオン注入して形成していたPN接合によるソース・ドレイン形成では、サブナノレベルの急峻性の要請を満たすのは困難である。
また、MOSFETの低消費電力化を目的に、ソース・ドレイン領域を金属シリサイドに置き換えることによる低抵抗化技術が検討されている。しかし、n型Siに対して低い障壁を持つ接合は実現されていない。
このため、ニッケルシリサイドとSiの原子レベルで平坦な界面の形成技術と、リンやホウ素などの不純物偏析による高キャリアドーピング技術の組み合わせで、実効的に0.1eV以下のショットキー障壁高さを有する接合形成技術が開発されている。しかし、ドーパントの偏析が空間的に揺らいでしまうため、シリサイド界面の原子レベルでの急峻性が損なわれてしまう。
SiGeやβ鉄シリサイドなど、Siより狭いバンドギャップを持つ半導体を金属とSiの間に挿入することで、ショットキーバリアハイトの低減を行う技術が提案されているが、p型のSiには効果があるものの、n型に対して低い障壁を持つ接合は実現されていない(非特許文献1参照)。
次に、MOSFETの高性能化・低消費電力化を行うために、Siよりもキャリアの移動度が大きな材料を用いたデバイス開発が急務となっている。現在、最も注目されている材料がGeである(非特許文献2参照)。
GeはSiに比べて高キャリア移動度を持つため、大きな駆動電流を得られる次世代チャネル材料として期待されている。しかし、高性能なGe-MOSFETを実現するためには、Geの物性に起因するいくつかの課題を解決する必要がある。
その一つとして、ソース・ドレイン接合部での接触抵抗の低減が挙げられる。これは、Ge中のドーパントの最大固溶度が低いために、高キャリア濃度層の作製が困難であることや、金属とGeとの間で強いフェルミレベルピンニングが生じるために、ショットキー障壁高さの制御が困難であることが原因で、Ge-MOSFETを高性能化する上での大きな課題の一つとなっている。
ほとんどの金属とn型Geの接合は、金属の仕事関数に依らずGeのバンドギャップに相当する高いショットキー障壁を形成し、p型Geではオーミック接合を形成してしまう。これは、電荷中性準位がGeの価電子帯近傍に存在するために、フェルミレベルのピンニングがGeの価電子帯端近傍で起こるためである。
例えば、p型Geとの金属接合によるショットキー型のNMOSFETを作製した場合、高いショットキー障壁が駆動電流を抑制してしまう。そのため、金属とGeの間に絶縁体を挿入することでピンニングを解除し、ショットキー障壁高さを制御する技術等が開発されている。しかし、絶縁体である挿入層(GeO、GeN、SiNなど)に起因する寄生抵抗が接触抵抗を増大させてしまう(非特許文献3参照)。
金属とGeとの間のフェルミレベルピンニングを解除し、かつ、寄生抵抗を抑制できる接合技術が必要である。
また、さらに将来に向けて、現在の動作原理とは異なる物理現象に基づくデバイスの開発が行われている。その一つとして、スピントランジスタが提案されている。
Geは、電界によってスピン状態を制御するスピン軌道相互作用が強くスピントランジスタのチャネル材料として期待されているが、スピントランジスタにおいて、ソース・ドレイン領域は、ホイスラー合金などの強磁性体に置き換える必要がある。しかし、Ge基板上に、強磁性体金属を成膜しても、界面準位が発生し良好なショットキー接合が得られないため、GeのMOSFETでは強磁性体ソース・ドレインを実現することが難しかった。
これを回避するために、Geと強磁性体の界面にトンネル絶縁膜を挟む手法や、Geと格子整合がある強磁性体を形成する方法が開発されている。前者は、寄生抵抗の上昇によるMOSFETの性能劣化を招き、後者はスピントランジスタに用いる強磁性体ソース・ドレインの種類を限定してしまう。スピントランジスタでは、チャネルへのスピン注入効率が低く大きな信号を得にくいことが課題であり、スピン注入効率の高いソース・ドレインを用いることができれば有利である。
実際に、Fe3Si強磁性体をGe(111)基板上にヘテロエピタキシャル成長することで、ショットキー接合が得られることが報告されているが、十分なスピン注入が確保できていない。スピン注入効率の高い強磁性体をGe基板に界面準位を形成せずに接合する技術が必要である。(非特許文献4参照)
特開2010−93221号公報 特開2011−66401号公報
R. T. Tung, Materials Science and Engineering R 35 (2001) p42-43. ICガイドブック09−10年版、p228-230、社団法人電子情報技術産業協会ICガイドブック編集委員会、日経BP企画 M. Kobayashi, et al., 2008 Symposium on VLSI Technology Digest of Technical Papers p.54-55 日経エレクトロニクス12月12日号、p47、2011.12.12発行 T. Nishimura, et al., Appl. Phys. Lett., 91 ,123123-1 (2007) N. Uchida, T. Miyazaki, and T. Kanayama, Phys. Rev. B, vol. 74, pp. 205427-1-9, 2006.
本発明は、これまでの問題点を解決し、半導体基板に対して良好なオーミックあるいは整流性の接合を与えることができる半導体コンタクト構造及びその形成方法を提供することを課題とする。
上記課題を解決するための手段は次のとおりである。
(1)遷移金属Mとシリコンの組成比が、1:n(7≦n≦16)の範囲の金属珪素化合物薄膜を半導体基板表面上に作製することを特徴とする半導体コンタクト構造。
(2)上記金属珪素化合物薄膜において、M原子の周りを、7個以上16個以下のシリコン原子が取り囲む遷移金属内包シリコンクラスターを単位構造とし、該遷移金属原子の第1及び第2近接原子にSiが配置されることを特徴とする(1)に記載の半導体コンタクト構造。
(3)上記珪素金属化合物薄膜が、半導体基板界面でヘテロエピタキシャル成長していることを特徴とする(1)又は(2)に記載の半導体コンタクト構造。
(4)上記遷移金属Mが、チタン、バナジウム、クロム、マンガン、鉄、コバルト、ニッケル、ジルコニウム、ニオブ、モリブデン、ルテニウム、ロジウム、パラジウム、ハフニウム、タンタル、タングステン、レニウム、オスミウム、イリジウム、白金のいずれかであることを特徴とする(1)ないし(3)のいずれかに記載の半導体コンタクト構造。
(5)上記半導体基板がシリコン、ゲルマニウム、ダイヤモンド、炭化ケイ素、珪化ゲルマニウムのいずれかであることを特徴とする(1)ないし(4)のいずれかに記載の半導体コンタクト構造。
(6)上記タングステンとシリコン組成の組成比が、1:n(10≦n≦14)の範囲のタングステンケイ素化合物薄膜を半導体基板表面上に作製することを特徴とする(4)に記載の半導体コンタクト構造。
(7)上記半導体基板が、シリコン又はゲルマニウムであることを特徴とする(6)に記載の半導体コンタクト構造。
(8)上記タングステンケイ素化合物が、シリコン又はゲルマニウム基板界面でヘテロエピタキシャル成長していることを特徴とする(7)に記載の半導体コンタクト構造。
(9)レーザーアブレーション法によって上記遷移金属原子をシランガス中に放出し、シランとの気相反応によって、上記遷移金属内包シリコンクラスターを合成し、半導体基板表面に堆積することを特徴とする(2)ないし(8)のいずれかに記載の半導体コンタクト構造の形成方法。
(10)スパッタ法によって上記遷移金属原子をシランガス中に放出し、シランとの気相反応によって、上記遷移金属内包シリコンクラスターを合成し、半導体基板表面に堆積することを特徴とする(2)ないし(8)のいずれかに記載の半導体コンタクト構造の形成方法。
(11)電子線加熱法によって上記遷移金属原子をシランガス中に放出し、シランとの気相反応によって、上記遷移金属内包シリコンクラスターを合成し、半導体基板表面に堆積することを特徴とする(2)ないし(8)のいずれかに記載の半導体コンタクト構造の形成方法。
(12)レーザーアブレーション法によって上記遷移金属原子を半導体基板表面に供給し、その後、シランとの反応によって半導体基板上で上記遷移金属内包シリコンクラスターを合成することを特徴とする(2)ないし(8)のいずれかに記載の半導体コンタクト構造の形成方法。
(13)スパッタ法によって上記遷移金属原子を半導体基板表面に供給し、その後、シランとの反応によって半導体基板上で上記遷移金属内包シリコンクラスターを合成することを特徴とする(2)ないし(8)のいずれかに記載の半導体コンタクト構造の形成方法。
(14)電子線加熱法によって上記遷移金属原子を半導体基板表面に供給し、その後、シランとの反応によって半導体基板上で上記遷移金属内包シリコンクラスターを合成することを特徴とする(2)ないし(8)のいずれかに記載の半導体コンタクト構造の形成方法。
(15)上記遷移金属内包シリコンクラスターを堆積する基板温度が、室温から600℃の範囲であることを特徴とする(9)ないし(14)のいずれかに記載の半導体コンタクト構造の形成方法。
(16)上記半導体基板表面上で、遷移金属内包シリコンクラスターを形成する基板温度が、室温から600℃の範囲であることを特徴とする(12)ないし(14)のいずれかに記載の半導体コンタクト構造の形成方法。
(17)上記半導体基板表面に遷移金属内包シリコンクラスターを堆積、もしくは半導体基板上で遷移金属内包シリコンクラスターを形成した後に、300℃から600℃の範囲で熱処理を行うことを特徴とする(9)ないし(14)のいずれかに記載の半導体コンタクト構造の形成方法。
本発明によれば、半導体基板表面に、遷移金属内包SiクラスターMSiを単位構造とした原子層シリサイド半導体を形成し、MSiの性質を利用することで、半導体基板に対して良好なオーミックあるいは整流性の接合を与えることができる半導体コンタクト構造を得ることができる。
WSi膜の形成プロセスを模式的に示す図である。 n型Si(100)基板上に作製したWSi膜の断面走査電子顕微鏡像(a)と、W電極、WSi膜、Si基板(W/WSin/Si)積層構造の模式図(b)である。 n型Si(100)基板上に作製したエピタキシャルWSi層のX線光電子分光(XPS)スペクトルである。 W電極、WSi膜、Si基板(W/WSin/Si)積層構造に対する電流−電圧(IV)特性である。 W/WSin/Si(p型)のCV特性より得られた障壁高さ、p型Siの内蔵電位及びフェルミ準位の温度依存性を示す図である。 W/WSin/Si(n型)のCV特性より得られた障壁高さ、n型Siの内蔵電位及びフェルミ準位の温度依存性を示す図である。 p型Ge(111)基板上に作製したWSi膜の断面走査電子顕微鏡像(a)と、W電極、WSi膜、Si基板(W/WSin/Si)積層構造の模式図(b)である。 Ge(111)基板上に作製したWSi膜のX線光電子分光(XPS)スペクトルを示す図である。 Ge(111)基板(1Ωcm)を用いたW/ Ge、W/WSin/ Ge 積層構造に対する電流−電圧(IV)特性を示す図である。 金属電極/WSin膜(n=14)/n-Geのショットキー障壁高さと電極の仕事関数の関係を示す図である。 n型のGe基板に対する接合高さとコンタクト抵抗の関係を示す図である。
(本発明の原理)
本発明者らは、先にMSi(M:遷移金属、n=7〜16)に係る遷移金属とシリコンの化合物であり、シリコンと遷移金属との組成比(=シリコン/遷移金属)nが7以上16以下である金属硅素化合物薄膜を提案している。(特許文献1、2参照)
金属硅素化合物薄膜(MSi膜)は、遷移金属原子の第1及び第2近接原子にシリコンが配置されているため、遷移金属Mにとっての第2近接原子もSiとなる。このため、遷移金属内包シリコンクラスター同士がSi−Si結合することになり、有限のバンドギャップを有する半導体膜とすることができる。
本発明の原理は、このようなMSiの性質を利用することで、半導体基板表面に、遷移金属内包SiクラスターMSiを単位構造とした原子層シリサイド半導体を形成し、これにより原子レベルの急峻性で高濃度ドーピング層を形成し、半導体コンタクト構造とするものである。
なお、遷移金属Mは、チタンTi、バナジウムV、クロムCr、マンガンMn、鉄Fe、コバルトCo、ニッケルNi、ジルコニウムZr、ニオブNb、モリブデンMo、ルテニウムRu、ロジウムRh、パラジウムPd、ハフニウムHf、タンタルTa、タングステンW、レニウムRe、オスミウムOs、イリジウムIr、白金Ptのいずれかである。
(半導体基板上のMSi層形成)
MSi膜の形成は、
(1)半導体表面上に配列したM原子を形成核にシランガスとの反応を用いる方法、
(2)気相中でM原子とシランガスの反応により予め形成したMSiを半導体基板表面上に堆積する方法のいずれかの方法で行う(図1参照)。
いずれの方法でも、遷移金属元素の供給方法として、遷移金属ターゲット及び遷移金属と半導体元素の化合物ターゲットを用いた、レーザーアブレーション法、スパッタ法、電子線加熱法を用いる。
半導体基板表面は、MSi層の形成に先立ち、溶液処理、真空中加熱又はその両方を用いて清浄化する。
形成核となる遷移金属原子Mは、半導体基板表面に供給し、1回当たりの供給量を0.1モノレイヤー以下にし、M原子同士の凝集を抑制する。
その後、シランガスと反応させることで、MSi構造を形成する。
シランガス由来の水素を脱離するために、真空中で500℃の熱処理を行う。このプロセスを10回程度行い、1モノレイヤーのMSi層を形成する。この際、M原子の堆積、シランガスとの反応は、MSiなどの熱的な安定組成シリサイドの形成を抑えるために、600℃を越えない基板温度で行うことが重要である。安定シリサイドの形成温度が、600℃以上の遷移金属Mを使用する場合には、この限りではない。また、ここでシランガスは、モノシランガス(SiH4)、ジシランガス(Si2H6)、トリシランガス(Si3H8)とシクロペンタシラン(Si5H10)、シクロヘキサシラン(Si6H12)などのポリシランガスを含む。
シランガス中に遷移金属M原子を供給し、予め形成したMSiを半導体基板表面上に1モノレイヤー以上堆積することで薄膜を形成し、シランガス由来の水素を脱離するために、真空中で500℃の熱処理を行う。この際、MSiなどの熱的な安定組成シリサイドの形成を抑えるために、600℃を越えない基板温度で行うことが重要である。安定シリサイドの形成温度が、600℃以上の遷移金属Mを使用する場合である場合には、この限りではない。
また、ここでシランガスは、モノシランガス(SiH4)、ジシランガス(Si2H6)、トリシランガス(Si3H8)とシクロペンタシラン(Si5H10)、シクロヘキサシラン(Si6H12)などのポリシランガスを含む。
(Si基板上へのWSi層形成)
レーザーアブレーションで生成したW原子とSiH4ガス(50Pa)との反応により厚さ5nm(n=10)を合成し、300℃のSi(100)基板上に堆積、500℃、超高真空中でアニールすることでn型Si基板(Pドープ、8Ωcm)、及びp型Si基板(Bドープ、8Ωcm)上に、厚さ5nmのWSi膜を作製した。
図2に、n型基板上に作製したWSi膜の断面走査電子顕微鏡像と、W電極、WSi膜、Si基板(W/WSin/Si)積層構造の模式図を示す。図2(b)において、1はSi基板、2は非晶質WSi膜、3はエピタキシャルWSi層である。
図2(a)中の矢印の位置がWSi膜とSi基板界面であり、界面近傍のWSi膜に1〜2nmのヘテロエピタキシャル層が確認できる。
この界面エピタキシャル層は、1)Wを含みSiを主成分としていること、2)Siの結合状態が結晶Siと異なること、3)Si基板と比較して(100)方位に面間隔が7%程度伸びていることが判明し、WSiを単位とした配列構造で形成されていることを示す結果が得られている。エピタキシャル層の上部は、非晶質のWSi膜である。
さらに、図3に示すように、X線光電子分光(XPS)で価電子帯の構造を調べたところ、価電子帯エッジがフェルミレベル(結合エネルギー=0eV)から0.29eV低い位置にあり、エピタキシャル層がギャップを有する半導体であることも判っている。図中の矢印は、価電子帯エッジを示す。
p型基板に堆積した場合も、同様のエピタキシャル構造が確認でき、価電子帯エッジは0.49eV低い位置に確認でき、半導体であることが確認できる。
以上のように、WSiとSi基板界面では原子層レベルで急峻な界面が形成されている。
原子層レベルでの配列構造を作製するためにはWSi堆積前のSi基板表面も原子層レベルでの清浄化や平坦化が必要であり、Si基板の通電加熱によるフラッシング(1200℃、超高真空中)により、Si基板の清浄表面を得た。フラッシングしたn型Si基板、p型Si基板及びフラッシングを行わないフッ酸洗浄済みのn型Si基板を用い、電気的特性測定のための電極は室温でのスパッタで作製した厚さ100nmのWを用いた。電流−電圧(IV)特性を接合特性の指標として評価し、容量−電圧(CV)特性から障壁高さを算出した。
図4に、W電極、WSi膜、Si基板(W/WSin/Si)積層構造に対する電流−電圧(IV)特性を示す。
Si基板としては、図4(a)ではn型(Pドープ、10Ωcm)のSi(100)基板、(b)ではp型(Bドープ、10Ωcm)のSi(100)基板、(c)ではフラッシング処理を行わないn型(Pドープ、10Ωcm)のSi(100)基板を用いている。
n型Si基板との接合では、オーミック特性を示し、直列抵抗値0.48Ωは、Si基板の抵抗値0.4Ωと整合する。
一方、p型Si基板及びフラッシング処理を行っていないn型Si基板との接合では、オーミック特性を示さず、それぞれ、CV特性より算出した、0.8eV及び0.6eVの障壁高さを示した。フラッシングを行わない場合、表面が十分に清浄化できず、WSi層のエピタキシャル構造を形成できない。
エピタキシャル層を形成することがn型Si基板に対してオーミック接合を得るために必要である。また、p型Si基板に対するIV特性から、接合の理想係数を求めると、1〜1.2の値を示し、良好な整流特性を示す。
図5に、W/WSi/Si(p型)のCV特性より得られた障壁高さ、p型Siの内蔵電位(Vbi)及びフェルミ準位(Vn)の温度依存性を示す。
ここで、障壁高さ=Vbi+Vnである。室温付近で、0.8eVの障壁高さを示し、WSi層はp型Siに対して高い障壁を持つ。
図6に、W/WSi/Si(n型)のCV特性より得られた障壁高さ、n型Siの内蔵電位(Vbi)及びフェルミ準位(Vn)の温度依存性を示す。
ここで、障壁高さ=Vbi+Vnである。220K以下で空乏層を形成し、0.4eVの障壁高さを示す。室温付近では、WSi層が高い電子密度を持っているためにトンネル電流が支配的となり、実質的なオーミック接合となり、220K以下では、WSi層のキャリアが凍結したために空乏化している。
以上のように、WSi層は、高い電子密度を持つ原子層シリサイド半導体材料であり、n型Siに対してオーミック接合、p型Siに対して0.80eVと高い障壁を有する接合材料である。また、これらの接合特性は、ヘテロエピタキシャル構造を形成したWSi層に基づくと考えられる。
以上の結果は、n型Siに対して、WSi層を用いることで低抵抗かつ急峻な接合を形成できることを示している。
(Ge基板上へのWSi層形成)
レーザーアブレーションで生成したW原子とSiH4ガス(50Pa)との反応によりWSi(n=10)を合成し、300℃のp型のGe(111)基板上に30分間堆積し、超高真空中で470℃、20分間アニールすることで、Ge基板上に、厚さ10nmのWSi膜を作製した。WSiの堆積に先立ち、Ge(111)基板は、真空中で550℃、10分間の加熱をすることで清浄表面を形成した。
図7に、Ge基板上に作製したWSi膜の断面走査電子顕微鏡像(a)とW電極、WSi膜、Si基板(W/WSin/Si)積層構造の模式図(b)を示す。図7(b)において、1はGe基板、2は非晶質WSi膜、3はエピタキシャルWSi層である。
図7(a)中の矢印の位置がWSi膜とGe基板界面であり、数原子層からなるWSi膜のエピタキシャル構造が形成されている。エピタキシャル層の上部は、非晶質のWSi膜である。この場合も、n型Ge基板に対して電流−電圧特性を測定すると、良好なオーミック特性が得られた。
図8(a)に、Ge基板上に作製したWSi膜のXPSスペクトルを示す。
図8(b)に、Si2pとW4fシグナルの強度比とSi/W組成の関係を示す。直線は、ラザフォード後方散乱で測定した組成とXPSのシグナル強度の校正直線である。
この校正直線を用いて強度比を組成に変換している。WとSiの組成比(Si/W)が、7、13,14であると見積もることができる。
図9に、Ge(111)基板(1Ωcm)を用いたW/Ge、W/WSin/Ge積層構造に対するIV特性を示す。真空中で清浄化したGe基板、及び希塩酸洗浄済みのGe基板を用い、電気的特性測定のための電極にはスパッタ(室温)で作製したW(厚さ〜100nm)を形成した。
図9(a)に、n型Ge(111)基板(1Ωcm)を用いたW/Ge、W/WSin/Ge積層構造に対するIV特性を示す。両者ともに整流特性を示すが、CV特性より得られた障壁高さは、室温で、W/Geが0.6eVなのに対し、W/WSin/Geは0.4eVに低減した。
図9(b)に、p型Ge(111)基板(0.3Ωcm)を用いたW/Ge、W/WSin/Ge積層構造に対するIV特性を示す。W/Geの場合オーミック接合になるが、W/WSin/Geは、0.2eVの障壁高さ(CV特性より算出)を有する整流特性を示した。
図10に、金属電極/WSin膜(n=14)/n-Geのショットキー障壁高さと電極の仕事関数の関係を示す。金属電極としては、W、Ti、Alを用いた。この関係の傾きSは、フェルミレベルピンニングの強さを示す。WSi膜を挿入しない金属電極/n-Geでは、Sの値が0.02と小さく、強いピンニングを示すことが知られている(非特許文献5参照)。WSi膜を挿入することでS=0.65を示し、ピンニングが解除されたことが分かる。
図11に、n型のGe基板に対する接合高さとコンタクト抵抗の関係を示す。W/Geに比べてWSiを挿入した場合のコンタクト抵抗は1桁以上低減し、仕事関数の低いTiを用いた場合、熱電子放出電流モデルに応じたコンタクト抵抗の低減効果が得られた。
以上のとおり、本発明に係る半導体コンタクト構造によれば、半導体デバイスにおいて、次のような超高濃度ドーピング及び原子レベル急峻性を達成することができる。
(超高濃度ドーピング)
MSi12は、Mが6価の金属(Cr,Mo,W)になるときに安定化する。Mとして5価(Ti,Nb,Ta)や7価(Mn,Re)の金属を用いると、それぞれ電子親和的、及び電子供与的になり、MSiは人工元素的な振る舞いを見せることが知られている(非特許文献6参照)。
各MSiが1つのキャリアを発生するとすれば、最大1022cm-3程度のキャリア密度が期待できる。この効果は、n=12に限るものではなく、内包する金属元素又は金属を囲むSiの数を変えることで同様な効果を得ることができる。
例えば、n=10ならば、8価の金属(Fe,Ru,Os)の場合安定し、7価と9価(Ni,Pd,Pt)の金属を用いると、それぞれ、電子親和的、及び電子供与的になる。1022cm-3程度のキャリア密度は、半導体基板へのB、P、Asなどのドーパントの固溶限界を超えており、決して得ることができない。
(原子レベル急峻性)
半導体基板上の遷移金属内包SiクラスターMSi(nは、7以上16以下の整数)膜は、基板との界面にエピタキシャル層を形成することが可能であり、原子レベルで急峻な界面層(MSi層)を形成できる。
MSi層は、一種の半導体表面ダングリングボンド終端構造であり、半導体基板との界面に界面状態を形成せずフェルミレベルを制御可能である。また、MSi層は、Mの変更によってバンドギャップや仕事関数を変調することで、p型及びn型の半導体基板との接合のバリアハイトを調整することが可能である。
1 シリコン基板(図2)又はGe基板(図7)
2 非晶質WSi
3 エピタキシャルWSi

Claims (16)

  1. 遷移金属Mとシリコンの組成比が、1:n(7≦n≦16)の範囲の半導体基板界面でヘテロエピタキシャル成長している金属珪素化合物薄膜を半導体基板表面上に作製することを特徴とする半導体コンタクト構造。
  2. 上記金属珪素化合物薄膜において、M原子の周りを、7個以上16個以下のシリコン原子が取り囲む遷移金属内包シリコンクラスターを単位構造とし、該遷移金属原子の第1及び第2近接原子にSiが配置されることを特徴とする請求項1に記載の半導体コンタクト構造。
  3. 上記遷移金属Mが、チタン、バナジウム、クロム、マンガン、鉄、コバルト、ニッケル、ジルコニウム、ニオブ、モリブデン、ルテニウム、ロジウム、パラジウム、ハフニウム、タンタル、タングステン、レニウム、オスミウム、イリジウム、白金のいずれかであることを特徴とする請求項1又は2に記載の半導体コンタクト構造。
  4. 上記半導体基板がシリコン、ゲルマニウム、ダイヤモンド、炭化ケイ素、珪化ゲルマニウムのいずれかであることを特徴とする請求項1ないしのいずれか1項に記載の半導体コンタクト構造。
  5. 上記タングステンとシリコン組成の組成比が、1:n(10≦n≦14)の範囲のタングステンケイ素化合物薄膜を半導体基板表面上に作製することを特徴とする請求項に記載の半導体コンタクト構造。
  6. 上記半導体基板が、シリコン又はゲルマニウムであることを特徴とする請求項に記載の半導体コンタクト構造。
  7. 上記タングステンケイ素化合物が、シリコン又はゲルマニウム基板界面でヘテロエピタキシャル成長していることを特徴とする請求項に記載の半導体コンタクト構造。
  8. レーザーアブレーション法によって上記遷移金属原子をシランガス中に放出し、シランとの気相反応によって、上記遷移金属内包シリコンクラスターを合成し、半導体基板表面に堆積することを特徴とする請求項2ないしのいずれか1項に記載の半導体コンタクト構造の形成方法。
  9. スパッタ法によって上記遷移金属原子をシランガス中に放出し、シランとの気相反応によって、上記遷移金属内包シリコンクラスターを合成し、半導体基板表面に堆積することを特徴とする請求項2ないしのいずれか1項に記載の半導体コンタクト構造の形成方法。
  10. 電子線加熱法によって上記遷移金属原子をシランガス中に放出し、シランとの気相反応によって、上記遷移金属内包シリコンクラスターを合成し、半導体基板表面に堆積することを特徴とする請求項2ないしのいずれか1項に記載の半導体コンタクト構造の形成方法。
  11. レーザーアブレーション法によって上記遷移金属原子を半導体基板表面に供給し、その後、シランとの反応によって半導体基板上で上記遷移金属内包シリコンクラスターを合成することを特徴とする請求項2ないしのいずれか1項に記載の半導体コンタクト構造の形成方法。
  12. スパッタ法によって上記遷移金属原子を半導体基板表面に供給し、その後、シランとの反応によって半導体基板上で上記遷移金属内包シリコンクラスターを合成することを特徴とする請求項2ないしのいずれか1項に記載の半導体コンタクト構造の形成方法。
  13. 電子線加熱法によって上記遷移金属原子を半導体基板表面に供給し、その後、シランとの反応によって半導体基板上で上記遷移金属内包シリコンクラスターを合成することを特徴とする請求項2ないしのいずれか1項に記載の半導体コンタクト構造の形成方法。
  14. 上記遷移金属内包シリコンクラスターを堆積する基板温度が、室温から600℃の範囲であることを特徴とする請求項ないし1のいずれか1項に記載の半導体コンタクト構造の形成方法。
  15. 上記半導体基板表面上で、遷移金属内包シリコンクラスターを形成する基板温度が、室温から600℃の範囲であることを特徴とする請求項1ないし1のいずれか1項に記載の半導体コンタクト構造の形成方法。
  16. 上記半導体基板表面に遷移金属内包シリコンクラスターを堆積、もしくは半導体基板上で遷移金属内包シリコンクラスターを形成した後に、300℃から600℃の範囲で熱処理を行うことを特徴とする請求項ないし1のいずれか1項に記載の半導体コンタクト構造の形成方法。
JP2014503769A 2012-03-06 2013-02-25 半導体コンタクト構造及びその形成方法 Active JP6044907B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012049040 2012-03-06
JP2012049040 2012-03-06
PCT/JP2013/054682 WO2013133060A1 (ja) 2012-03-06 2013-02-25 半導体コンタクト構造及びその形成方法

Publications (2)

Publication Number Publication Date
JPWO2013133060A1 JPWO2013133060A1 (ja) 2015-07-30
JP6044907B2 true JP6044907B2 (ja) 2016-12-14

Family

ID=49116542

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014503769A Active JP6044907B2 (ja) 2012-03-06 2013-02-25 半導体コンタクト構造及びその形成方法

Country Status (2)

Country Link
JP (1) JP6044907B2 (ja)
WO (1) WO2013133060A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018042707A1 (ja) * 2016-09-01 2018-03-08 国立研究開発法人科学技術振興機構 半導体装置
JP6893372B2 (ja) * 2017-11-09 2021-06-23 国立研究開発法人産業技術総合研究所 導電性積層体及び電子素子

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000327319A (ja) * 1999-05-11 2000-11-28 Agency Of Ind Science & Technol クラスター及びその製造方法
JP2004099349A (ja) * 2002-09-06 2004-04-02 National Institute Of Advanced Industrial & Technology シリコンクラスター及びその製造方法
JP5464570B2 (ja) * 2008-02-28 2014-04-09 独立行政法人産業技術総合研究所 金属珪素化合物薄膜及びその製造方法
JP4660743B1 (ja) * 2009-08-21 2011-03-30 独立行政法人産業技術総合研究所 薄膜トランジスタ

Also Published As

Publication number Publication date
WO2013133060A1 (ja) 2013-09-12
JPWO2013133060A1 (ja) 2015-07-30

Similar Documents

Publication Publication Date Title
JP6539920B2 (ja) 結晶性酸化物薄膜、半導体装置
JP5777455B2 (ja) 半導体装置および半導体装置の製造方法
JP5818853B2 (ja) n型窒化アルミニウム単結晶基板を用いた縦型窒化物半導体デバイス
US8624264B2 (en) Semiconductor device with low resistance SiC-metal contact
JP2012001431A (ja) ホウ素及び窒素で置換されたグラフェン及びその製造方法、並びにそれを具備したトランジスタ
US8766334B2 (en) Semiconductor device with low resistance gate electrode and method of manufacturing the same
JP5558392B2 (ja) 半導体装置とその製造方法
JP5110593B2 (ja) 半導体材料、それを用いた太陽電池、およびそれらの製造方法
Khan et al. Electrical characterization and conduction mechanism of impurity-doped BaSi2 films grown on Si (111) by molecular beam epitaxy
JP2009200419A (ja) 太陽電池の製造方法
JP5550025B2 (ja) 半導体装置およびその製造方法並びに太陽電池
Tao et al. 730 mV implied Voc enabled by tunnel oxide passivated contact with PECVD grown and crystallized n+ polycrystalline Si
KR20140090716A (ko) 그래핀 구조체, 이를 포함한 그래핀 소자 및 그 제조 방법
US20210066069A1 (en) Method of fabricating hexagonal boron nitride
Nakagawa et al. On the mechanism of BaSi2 thin film formation on Si substrate by vacuum evaporation
JP6044907B2 (ja) 半導体コンタクト構造及びその形成方法
JP5544778B2 (ja) オーミック電極およびその製造方法
CN102301481A (zh) 欧姆电极及其形成方法
Kim et al. Metal silicide-mediated microcrystalline silicon thin-film growth for photovoltaics
JP6896305B2 (ja) 半導体装置及びその製造方法
JP6584976B2 (ja) 半導体装置およびその製造方法
KR101096980B1 (ko) 반도체 소자의 제조 방법
JP2007103729A (ja) 炭化珪素半導体装置
JP7159080B2 (ja) 積層体および半導体装置
JP6727928B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160516

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161025

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161104

R150 Certificate of patent or registration of utility model

Ref document number: 6044907

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250