CN113571440A - 一种改进型CTLM法测量SiC芯片欧姆接触电阻率的方法 - Google Patents

一种改进型CTLM法测量SiC芯片欧姆接触电阻率的方法 Download PDF

Info

Publication number
CN113571440A
CN113571440A CN202110696255.6A CN202110696255A CN113571440A CN 113571440 A CN113571440 A CN 113571440A CN 202110696255 A CN202110696255 A CN 202110696255A CN 113571440 A CN113571440 A CN 113571440A
Authority
CN
China
Prior art keywords
ctlm
layer
ohmic contact
sic chip
measuring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110696255.6A
Other languages
English (en)
Inventor
钱志成
孙西龙
徐俊
栗锐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 55 Research Institute
Original Assignee
CETC 55 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 55 Research Institute filed Critical CETC 55 Research Institute
Priority to CN202110696255.6A priority Critical patent/CN113571440A/zh
Publication of CN113571440A publication Critical patent/CN113571440A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/14Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供了一种改进型CTLM法测量SiC芯片欧姆接触电阻率的方法,包括以下步骤:在SiC芯片的背面生长欧姆金属层;在欧姆金属层上进行刻蚀形成第一CTLM图形层;对第一CTLM图形层进行退火;在退火后的第一CTLM图形层上生长导电金属层;对导电金属层进行刻蚀形成与第一CTLM图形层中测试图形形状相同的第二CTLM图形层;采用四探针法测量第二CTLM图形层的电压和电流,结合第一CTLM图形层中测试图形的尺寸计算欧姆接触电阻率。本发明通过对原有CTLM法制造工艺的改进,在已退火的欧姆金属上增加一层加厚的高导电金属,再进行测试时使用四探针法避免加厚高导电金属电阻的影响,可以得出更准确的欧姆接触电阻率,且工艺流程简单,所需成本低。

Description

一种改进型CTLM法测量SiC芯片欧姆接触电阻率的方法
技术领域
本发明涉及半导体器件技术领域,特别是涉及一种改进型CTLM法测量SiC芯片欧姆接触电阻率的方法。
背景技术
SiC是一种具有出色的物理、化学和电性能特性的第三代新型宽禁带半导体材料,在功率半导体器件领域,特别是大功率、高电压条件下,具有很好的应用前景。SiC肖特基势垒二极管(SBD)和SiC MOSFET都已经成功商业化。
SiC二极管的阴极电极为欧姆接触电极,因此SiC芯片背面的欧姆接触的质量会对器件电学性能有重大影响,特别是对于开启电压值和正向工作电阻值。当欧姆接触电阻越小、接触质量越高时,器件的工作电流越大、器件性能越优。欧姆接触电阻率是用来表征欧姆接触的一种重要物理量,欧姆接触电阻率越低,表明欧姆接触性能越好。目前用于测试欧姆接触电阻率的方法主要用TLM法,但由于这种方法需要对器件进行注入隔离,对于SiC器件成本较高,工艺较复杂。而无需注入隔离的CTLM法由于欧姆金属较薄,测试时针尖容易扎透金属,导致测量效果较差,测量结果不准确。
发明内容
为解决上述问题,本发明提供了一种改进型CTLM法测量SiC芯片欧姆接触电阻率的方法。
为实现上述目的,本发明的技术方案为:
一种改进型CTLM法测量SiC芯片欧姆接触电阻率的方法,包括以下步骤:
在SiC芯片的背面生长欧姆金属层;
在欧姆金属层上进行刻蚀形成第一CTLM图形层;
对第一CTLM图形层进行退火;
在退火后的第一CTLM图形层上生长导电金属层;
对导电金属层进行刻蚀形成与第一CTLM图形层中测试图形形状相同的第二CTLM图形层;
采用四探针法测量第二CTLM图形层的电压和电流,结合第一CTLM图形层中测试图形的尺寸计算欧姆接触电阻率。
进一步的,所述在SiC芯片的背面生长欧姆金属层包括:在SiC芯片的衬底上掺杂离子,且掺杂的离子为N+,掺杂浓度为1x1018cm-3~1x1020 cm-3
进一步的,所述欧姆金属层的材料为Ni、Ti、Al以及Ni/Al合金中的一种,所述欧姆金属层的厚度为50nm~200nm。
进一步的,所述第一CTLM图形层与第二CTLM图形层中测试图形数量为4~8个,每个测试图形的内径相同,且测试图形的内径r为200μm~600μm,外径Ri=r+80μm,其中,Ri+1=Ri+r/10,i≥1,Ri+1为Ri相邻测试图形的外径。
进一步的,所述退火的方式为激光退火或快速热退火,其中激光退火的能量密度为2J/cm2~8J/cm2,快速热退火温度为750℃~1000℃。
进一步的,所述导电金属层的材料为高导电金属,厚度为1μm~4μm。
更进一步的,所述第一CTLM图形层中测试图形的内径和外径与第二CTLM图形层均相差W,且0≤W≤5μm。
与现有技术相比,本发明的有益效果在于:
本发明通过对原有CTLM法制造工艺的改进,在已退火的欧姆金属上增加一层加厚的高导电金属,再进行测试时使用四探针法避免加厚高导电金属电阻的影响,可以得出更准确的欧姆接触电阻率,且工艺流程简单,所需成本低。
附图说明
图1为本发明实施例中测量SiC芯片欧姆接触电阻率方法的步骤流程图;
图2为本发明实施例中SiC芯片的结构示意图;
图3为本发明实施例中第二CTLM图形层测试图形的示意图。
图中:1、SiC芯片;2、欧姆金属层;3、第一CTLM图形层;4、导电金属层;5、第二CTLM图形层。
具体实施方式
下面结合具体实施例,对本发明的技术方案做进一步的阐述。应理解实施例仅用于说明本发明而不用于限制本发明的范围,在阅读了本发明之后,本领域技术人员对本发明的各种等价形式的修改均落于本申请所附权利要求所限定的范围。
请参阅图1-2,本发明实施例提供了一种改进型CTLM法测量SiC芯片欧姆接触电阻率的方法,包括以下步骤:
S1:在SiC芯片1的衬底上掺杂N+,掺杂浓度为1x1019cm-3,然后在SiC芯片1的背面生长欧姆金属层2,欧姆金属层2的材料为Ni,厚度为100nm;
S2:在欧姆金属层2上进行刻蚀形成第一CTLM图形层3;
具体的,在欧姆金属层2表面进行光刻,形成光刻胶图形,用Ni腐蚀液对欧姆金属层2进行腐蚀,然后将光刻胶移除,形成6个测试图形,内径为300μm,每个测试图形中的圆环的外径分别为380μm、410μm、440μm、470μm、500μm以及530μm;
S3:对第一CTLM图形层3进行退火;
具体的,使用激光退火方式,激光能量密度为3.5J/cm2
S4:在退火后的第一CTLM图形层3上生长导电金属层4;
具体的,导电金属层4的材料为Ag,厚度为2μm;
S5:对导电金属层4进行刻蚀形成与第一CTLM图形层3中测试图形形状相同的第二CTLM图形层5,如图3所示;
具体的,所述第一CTLM图形层3中测试图形的内径和外径与第二CTLM图形层5均相差3μm;
S6:采用四探针法测量第二CTLM图形层5的电压和电流,结合第一CTLM图形层5中测试图形的尺寸计算欧姆接触电阻率。
具体的,如下表所示绘制
Figure BDA0003128544360000031
Figure BDA0003128544360000032
的关系曲线,根据公式
Figure BDA0003128544360000033
计算出SiC芯片与欧姆金属层整体的电阻Rs=0.7163Ω,传输线长度LT=197.1μm,再计算出欧姆接触电阻率
Figure BDA0003128544360000041
1 2 3 4 5 6
外径μm 380 410 440 470 500 530
电压A 5.68 5.40 5.16 4.94 4.78 4.70
电流V 1 1 1 1 1 1

Claims (7)

1.一种改进型CTLM法测量SiC芯片欧姆接触电阻率的方法,其特征在于包括以下步骤:
在SiC芯片的背面生长欧姆金属层;
在欧姆金属层上进行刻蚀形成第一CTLM图形层;
对第一CTLM图形层进行退火;
在退火后的第一CTLM图形层上生长导电金属层;
对导电金属层进行刻蚀形成与第一CTLM图形层中测试图形形状相同的第二CTLM图形层;
采用四探针法测量第二CTLM图形层的电压和电流,结合第一CTLM图形层中测试图形的尺寸计算欧姆接触电阻率。
2.根据权利要求1所述的改进型CTLM法测量SiC芯片欧姆接触电阻率的方法,其特征在于:所述在SiC芯片的背面生长欧姆金属层包括:在SiC芯片的衬底上掺杂离子,且掺杂的离子为N+,掺杂浓度为1x1018cm-3~1x1020cm-3
3.根据权利要求1所述的改进型CTLM法测量SiC芯片欧姆接触电阻率的方法,其特征在于:所述欧姆金属层的材料为Ni、Ti、Al以及Ni/Al合金中的一种,所述欧姆金属层的厚度为50nm~200nm。
4.根据权利要求1所述的改进型CTLM法测量SiC芯片欧姆接触电阻率的方法,其特征在于:所述第一CTLM图形层与第二CTLM图形层中测试图形数量为4~8个,每个测试图形的内径相同,且测试图形的内径r为200μm~600μm,外径Ri=r+80μm,其中,Ri+1=Ri+r/10,i≥1,Ri+1为Ri相邻测试图形的外径。
5.根据权利要求1所述的改进型CTLM法测量SiC芯片欧姆接触电阻率的方法,其特征在于:所述退火的方式为激光退火或快速热退火,其中激光退火的能量密度为2J/cm2~8J/cm2,快速热退火温度为750℃~1000℃。
6.根据权利要求1所述的改进型CTLM法测量SiC芯片欧姆接触电阻率的方法,其特征在于:所述导电金属层的材料为高导电金属,厚度为1μm~4μm。
7.根据权利要求1所述的改进型CTLM法测量SiC芯片欧姆接触电阻率的方法,其特征在于:所述第一CTLM图形层中测试图形的内径和外径与第二CTLM图形层均相差W,且0≤W≤5μm。
CN202110696255.6A 2021-06-23 2021-06-23 一种改进型CTLM法测量SiC芯片欧姆接触电阻率的方法 Pending CN113571440A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110696255.6A CN113571440A (zh) 2021-06-23 2021-06-23 一种改进型CTLM法测量SiC芯片欧姆接触电阻率的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110696255.6A CN113571440A (zh) 2021-06-23 2021-06-23 一种改进型CTLM法测量SiC芯片欧姆接触电阻率的方法

Publications (1)

Publication Number Publication Date
CN113571440A true CN113571440A (zh) 2021-10-29

Family

ID=78162545

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110696255.6A Pending CN113571440A (zh) 2021-06-23 2021-06-23 一种改进型CTLM法测量SiC芯片欧姆接触电阻率的方法

Country Status (1)

Country Link
CN (1) CN113571440A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5652437A (en) * 1996-01-19 1997-07-29 Abb Research Ltd. Semiconductor device with a low resistance ohmic contact between a metal layer and a sic-layer
US20020179910A1 (en) * 2001-03-15 2002-12-05 Slater David B. Low temperature formation of backside ohmic contacts for vertical devices
CN107248496A (zh) * 2017-06-07 2017-10-13 西安电子科技大学 欧姆接触区方块电阻的修正方法
CN107564805A (zh) * 2017-06-30 2018-01-09 中国电子科技集团公司第五十五研究所 一种超薄碳化硅芯片的制作方法
CN109545699A (zh) * 2018-11-19 2019-03-29 中国科学院微电子研究所 一种测量SiC衬底背面欧姆接触的比接触电阻率的方法
CN111509032A (zh) * 2020-03-25 2020-08-07 泰科天润半导体科技(北京)有限公司 一种高温环境下工作的碳化硅装置及其制造方法
CN111710599A (zh) * 2020-06-30 2020-09-25 全球能源互联网研究院有限公司 一种碳化硅欧姆接触的制备方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5652437A (en) * 1996-01-19 1997-07-29 Abb Research Ltd. Semiconductor device with a low resistance ohmic contact between a metal layer and a sic-layer
US20020179910A1 (en) * 2001-03-15 2002-12-05 Slater David B. Low temperature formation of backside ohmic contacts for vertical devices
CN107248496A (zh) * 2017-06-07 2017-10-13 西安电子科技大学 欧姆接触区方块电阻的修正方法
CN107564805A (zh) * 2017-06-30 2018-01-09 中国电子科技集团公司第五十五研究所 一种超薄碳化硅芯片的制作方法
CN109545699A (zh) * 2018-11-19 2019-03-29 中国科学院微电子研究所 一种测量SiC衬底背面欧姆接触的比接触电阻率的方法
CN111509032A (zh) * 2020-03-25 2020-08-07 泰科天润半导体科技(北京)有限公司 一种高温环境下工作的碳化硅装置及其制造方法
CN111710599A (zh) * 2020-06-30 2020-09-25 全球能源互联网研究院有限公司 一种碳化硅欧姆接触的制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
吴昊;黄云辉;李玲;查英;杨霏;: "SiC MOSFET欧姆接触的研究进展综述", 智能电网, no. 08, pages 45 - 48 *

Similar Documents

Publication Publication Date Title
CN102017159B (zh) 碳化硅半导体器件及其制造方法
JP5613640B2 (ja) 半導体装置の製造方法
US20230223443A1 (en) Silicon carbide semiconductor device
CN107957299B (zh) 一种碳化硅线性温度传感器及其测温方法和制造方法
CN103123897A (zh) 萧基晶体管装置的制作方法
CN109545699B (zh) 一种测量SiC衬底背面欧姆接触的比接触电阻率的方法
CN106057914A (zh) 基于双台阶场板终端的4H‑SiC肖特基二极管及制作方法
CN113571440A (zh) 一种改进型CTLM法测量SiC芯片欧姆接触电阻率的方法
CN114267718A (zh) 具有埋层结构的碳化硅mps二极管及其制备方法
CN108170910B (zh) 一种半导体电极欧姆接触电阻参数提取方法
CN111106093B (zh) 一种接触电阻率和沟道迁移率的测试结构和测试方法
CN110349839B (zh) 一种p/n型碳化硅欧姆接触的制备方法
CN115602721B (zh) 一种降低接触电阻的方法及组件
CN111987139A (zh) 碳化硅肖特基二极管及其制备方法
CN109860309A (zh) 一种tvs的结构设计和制作方法
CN103985767A (zh) 一种肖特基势垒器件及其制作方法
CN104835852B (zh) 二极管
CN107958940A (zh) 一种n型碳化硅耐击穿肖特基二极管结构
CN207165577U (zh) 一种SiC欧姆接触结构
CN105355549A (zh) 一种SiC基MOSFET器件P型欧姆接触的制备方法
CN110890274A (zh) 一种实现金属与P型GaN之间低阻欧姆接触的方法
CN111211112B (zh) 一种集成式GaN器件实时测温系统及其制备方法
CN217425526U (zh) 一种TOPCon钝化接触结构接触电阻的测试结构
CN111799336B (zh) 一种SiC MPS二极管器件及其制备方法
CN115274436B (zh) 一种快恢复二极管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination