JP4532536B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4532536B2
JP4532536B2 JP2007327708A JP2007327708A JP4532536B2 JP 4532536 B2 JP4532536 B2 JP 4532536B2 JP 2007327708 A JP2007327708 A JP 2007327708A JP 2007327708 A JP2007327708 A JP 2007327708A JP 4532536 B2 JP4532536 B2 JP 4532536B2
Authority
JP
Japan
Prior art keywords
layer
substrate
silicon carbide
electrode
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007327708A
Other languages
English (en)
Other versions
JP2009152309A (ja
Inventor
広和 藤原
正樹 小西
英一 奥野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Original Assignee
Denso Corp
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp filed Critical Denso Corp
Priority to JP2007327708A priority Critical patent/JP4532536B2/ja
Priority to US12/338,151 priority patent/US8164100B2/en
Priority to DE102008054927.4A priority patent/DE102008054927B4/de
Publication of JP2009152309A publication Critical patent/JP2009152309A/ja
Application granted granted Critical
Publication of JP4532536B2 publication Critical patent/JP4532536B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66053Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes

Description

本発明は、炭化珪素基板をベースとする半導体装置に関する。特に、炭化珪素基板と電極のオーミック接合面におけるコンタクト抵抗を低減した半導体装置に関する。
例えばショットキーダイオードなど、ベースとなる半導体基板として4H構造又は6H構造の炭化珪素基板を用いた半導体装置が知られている。本明細書では、「炭化珪素基板」を単に「基板」と称することがある。基盤の表面には電極が形成されている。基板と少なくともひとつの電極の間は、抵抗値が電流や電圧によらずにほぼ一定のオーミック接合を形成している。オーミック接合面における抵抗(コンタクト抵抗)は、小さい方が好ましい。
特許文献1には、コンタクト抵抗の低い半導体装置が開示されている。この半導体装置は、炭化珪素からなる半導体基板において、電極と接触する部位(半導体基板の表層)にエピタキシャル成長させた3C構造が形成されている。3C構造は、4H構造や6H構造よりもバンドギャップが低いのでコンタクト抵抗を低減することができる。
特開2003−86802号公報
コンタクト抵抗は低いほど良い。本発明は、原理的にコンタクト抵抗を一層低減することが可能な半導体装置を提供することを目的とする。
基板の表層でエピタキシャル成長させた3C構造層は、基板の表面に一様に広がっている。従って、4C構造又は6H構造の基板と電極の間を流れる電子は、3C構造層をその厚み方向に横切るように流れる。このため、電子の通路の幅(電子の流れる方向に交差する断面の幅)が大きい。電子の速度(移動度)は、電子の通路の幅が広くなるほど電子の錯乱要因が増大するので遅くなる。逆にいえば、電子の通路の幅が狭いほど電子の錯乱要因が減るので、電子の実質的な速度が理論的な電子移動度に近くなる。この効果は「量子細線効果」と呼ばれている。
本発明は、この量子細線効果を利用して炭化珪素基板と電極の間のコンタクト抵抗を低減する。
本発明は、4H構造又は6H構造のn型炭化珪素基板と、そのn型炭化珪素基板の表面に形成されている電極を備えている半導体装置に具現化できる。この半導体装置は、炭化珪素基板の表層に、複数の3C構造層が形成されている。複数の3C構造層の各々は、n型炭化珪素基板の表面に対して傾斜しているとともにn型炭化珪素基板の4H構造又は6H構造に挟まれており、表面側の端面が上記電極に接していることを特徴とする。
上記の半導体装置は、3C構造層が、基板の表面に対して傾斜しており、その端面が電極に接触している。基板のうち、4H構造又は6H構造の部分に存在する電子は、4H構造又は6H構造よりもバンドギャップが低い3C構造層に移動する。3C構造層に移動した電子は、3C構造層に沿って移動して電極へ達する。すなわち、3C構造層の厚みが電子の通路の幅を規定する。3C構造層の厚みによって電子の通路の幅が規定されるので、前述した量子細線効果によって電子は理論値に近い速度で電極へ移動する。量子細線効果によって、電子が電極に高速で移動できるので、コンタクト抵抗が低減される。
上記の半導体装置は、複数の3C構造層が形成されており、基板を平面視したときに、隣接する3C構造層の一部がオーバーラップしていることが好ましい。
そのような構成を採用することによって、基板の表面と平行に一様に拡がる3C構造層を形成する場合に比べて、4H構造又は6H構造の部分と3C構造層との境界面を広くすることができる。3C構造層の両面が4H構造又は6H構造の部分と接しているので、境界面の面積は、理論的には、3C構造層が基板の表面に平行に拡がっている場合に比べて2倍以上となる。境界面が広いので、4H構造又は6H構造の部分から3C構造へ移動する電子の量(単位時間当たりの電子の量)を増大することができる。4H構造又は6H構造の部分から3C構造へ多量の電子を移動させることができるのでコンタクト抵抗を低減することができる。
量子細線効果と、4H構造又は6H構造の部分と3C構造層との境界面を増大させる効果の相乗効果によって、コンタクト抵抗を一層低減することができる。
炭化珪素基板の表面に対して傾斜しており表面側の端面が電極に接している3C構造層が形成された半導体装置は、次の方法により製造することができる。
まず、結晶の0001面が基板表面に対して傾斜している4H構造又は6H構造のn型炭化珪素基板の表層に、窒素イオンとリンイオンのいずれか一方を常温にてイオン注入する。次に、n型炭化珪素基板を加熱して、n型炭化珪素基板の表層に、各0001面に沿って拡がっているとともに4H構造又は6H構造に挟まれている複数の3C構造層を形成する。次に、そのn型炭化珪素基板の表面に、各々の3C構造層の端面に接する電極を形成する。
加熱によって3C構造層を形成する場合、3C構造層は0001面(C面と呼ばれることもある)に沿って成長し易い性質がある。従って、ベースとなる基板として結晶の0001面が基板表面に対して傾斜している4H構造又は6H構造のn型炭化珪素基板を用いることによって、n型炭化珪素基板の表面に対して傾斜している3C構造層が形成された半導体装置を容易に製造することができる。
本発明によれば、量子細線効果を利用してコンタクト抵抗を低減した半導体装置を提供することができる。
実施例の半導体装置の付加的な技術的特徴を列記する。
炭化珪素基板は、n型の半導体基板である。
炭化珪素基板の表面に窒素イオンとリンイオンのいずれか一方を高濃度で注入する。注入する際の温度は常温である。
イオン注入した炭化珪素基板を1200[℃]〜1600[℃]の範囲で加熱する。
イオン注入した炭化珪素基板を、ほぼ100[℃/]の速度で上記範囲まで加熱する。
加熱後に、ほぼ100[℃/]の速度で常温まで冷却する。
(第1実施例) 図面を参照して、本発明に好適な半導体装置を説明する。本実施例の半導体装置は、ショットキーダイオード100(以下、ダイオード100と称する)である。図1は、ダイオード100の模式的断面図である。なお図1は断面図であるが、図面を理解しやすくするために断面を示すハッチングの一部を省略している。
ダイオード100は、n型の炭化珪素基板10(以下、基板10と称する)に形成されている。基板10の全体は、4H構造を有している。「4H構造」とは、結晶構造が六方晶である結晶をいう。基板10の一方の表面にアノード電極8が形成されており、他方の表面にカソード電極6が形成されている。基板10のアノード電極8と接する側にn型のドリフト層2が形成されている。基板10のカソード電極6と接する側にn型のカソード層4が形成されている。ドリフト層2とカソード層4は接している。即ち、基板10は、ドリフト層2とカソード層4の2層構造を有している。
カソード電極6とカソード層4の界面では、抵抗値が電圧や電流に依存せずに一定である。別言すれば、カソード電極6とカソード層4の界面はオーミック接触である。
アノード電極8とドリフト層2の間の界面にはショットキー障壁が形成されている。すなわち、アノード電極8からドリフト層2へ向かって電流が流れるが、ドリフト層2からアノード電極8へ向かって電流は流れない。
基板10の一方の表層(カソード電極6の側の表層)10aに、複数の3C構造層12が形成されている。「3C構造」とは、結晶構造が立方晶である構造をいう。3C構造層12の表面側の端面がカソード電極6に接触している。3C構造層12は、基板10の表面に対して斜めに伸びている。隣接する3C構造層12(例えば、図1において符号12aと12bで示した2つの3C構造層)は、図1中において符号Aで示す範囲でオーバーラップしている。別言すれば、隣接する3C構造層12aと12bは、基板10を平面視したときに、少なくとも一部がオーバーラップしている。
ダイオード100では、隣接するいずれの3C構造層もオーバーラップしている。
3C構造層12は、立方晶であるため、積層欠陥が発生しやすい。積層欠陥がバンドギャップを小さくする作用を奏する。通常、六方晶である4H構造や6H構造の場合、炭化珪素のバンドギャップは約3.2[eV]である。他方、立方晶である3C構造の場合、炭化珪素のバンドギャップは約2.2[eV]である。立方晶である3C構造のバンドギャップは、六方晶である4H構造や6H構造のバンドギャップよりも低い。従って、基板10の表層でカソード電極6と接する部位が3C構造である方が、4H構造や6H構造であるよりもコンタクト抵抗を低減することができる。
3C構造層以外のカソード層4に存在する電子は、バンドギャップの低い3C構造層12へ移動する。電子は、帯状の3C構造層12の内部をカソード電極6に向かって移動する。従って、3C構造層12を移動する電子の通路幅は3C構造層12の幅で規定される。3C構造層12の幅は、約10〜100[ナノメートル]である。そのような幅を電子が移動する際は、電子の錯乱要因が減って、電子の移動速度(移動度)は理論的な電子移動度に近くなる。電子の実際の移動速度が理論値に近くなるので、コンタクト抵抗が低減される。
カソード層4内に存在する電子は、3C構造層12a、12bの夫々の表面(4H構造の領域と接している界面)から3C構造層12へ移動する。ダイオード100では、隣接する3C構造層12a、12bが、その一部でオーバーラップしている。このオーバーラップにより、4H構造の領域と3C構造層12との界面の面積が、3C構造層が基板10の表面に一様に形成されている場合よりも大きい。3C構造層12の両面が4H構造の領域と接している。従って、3C構造層12と4H構造の領域との界面の面積は、理論的には、3C構造層が基板の表面に平行に拡がっている場合に比べて2倍以上となる。
4H構造の領域と3C構造層12の界面の面積が大きいので、4H構造の領域から3C構造層12へ大量の電子が移動することができる。この界面の面積を増大させている点も、コンタクト抵抗を低減することに貢献している。
図2を用いて、ダイオード100の製造方法を説明する。
図2(A)は、n型のカソード層4とn型のドリフト層2が形成されている基板10を示している。カソード層4の表層(基板10の表層)10aに、窒素イオンを注入する(イオン注入)。リンイオンを注入する際のドーピング濃度は、1×1020[cm−3]以上が好ましい。注入は室温で実施される。なお、ドーピング濃度は、好ましくは6×1020[cm−3]以上である。また、イオン注入は、通常では約500[℃]で実施されるが、本製造方法では、構造欠陥を発生し易くするために、室温もしくはそれよりも低い温度で実施される。
図2において基板10に描かれている斜めの破線は、炭化珪素結晶の0001面(C面とも呼ばれる)を表している。
通常より高濃度のイオンをドーピングすることによって(すなわち、炭化珪素の結晶内に過剰なイオンを注入することによって)、加熱時に炭化珪素の結晶構造が歪み、構造欠陥が発生しやすくなる。
次に、イオンを注入した基板10をアニール処理する。即ち、加熱する。基板10は、1200[℃]〜1600[℃]の範囲で加熱される。この温度範囲では、積層欠陥が発生し易い。他方、1600[℃]を超えると4H構造や6H構造が生じ易く、積層欠陥が発生し難くなる。
イオン注入した基板10を、ほぼ100[℃/]の速度で上記範囲まで加熱する。また、加熱後に、ほぼ100[℃/]の速度で常温まで冷却する。
基板10を上記の温度範囲(及び温度の時間変化率)で加熱(及び冷却)すると、基板10の0001面に沿って3C構造層12が形成される(図2(B))。
基板10の0001面は基板10の表面に対して傾斜しているから、形成される3C構造層12も、0001面に沿って、基板10の表面に対して傾斜する。
最後に、基板10の一方の表面にアノード電極8を形成し、他方の表面にカソード電極6を形成する(図2(C))。3C構造層12は、その端面が基板10の表面に露出しており、カソード電極6に接触する。
こうしてダイオード100が製造される。
上記の製造方法では、0001面が表面に対して傾斜している炭化珪素基板10を用いた。そのような基板10を採用することによって、カソード電極6に接触しているとともに、基板10の表面に対して斜め方向に拡がっている3C構造層12を容易に作成することができる。
(第2実施例) 次に第2実施例について説明する。この実施例の半導体装置は、MOS型FET200である。図3に、MOSFET200の模式的断面図を示す。図3では、図面を理解しやすくするために、一部の断面のハッチングを省略している。
MOSFET200は、炭化珪素基板210(以下、基板210と称する)に形成されている。
図3において基板210の下側に、n型のドレイン層204が形成されている。ドレイン層204の上に、n型のドリフト層202が形成されている。ドリフト層202の上に、p型のボディ層201が形成されている。
基板210の一方の表面(ドレイン層204が形成されている側の面)に、ドレイン電極206が形成されている。基板210の他方の表面(ボディ層201が形成されている側の面)に、ソース電極208が形成されている。
ボディ層201には、ボディ層201を貫通してドリフト層202に達するトレンチ214が形成されている。図示を省略しているが、トレンチ214の内壁には、絶縁膜が形成されており、その内側に導電性物質が充填されている。トレンチ214内部の導電性物質が、ゲート電極を形成する。
図示を省略しているがトレンチ214の上面には絶縁層が形成されている。ボディ層201の表面にソース電極208が形成されている。ソース電極208とトレンチ214内の導電性物質は、絶縁層によって絶縁されている。
トレンチ214の両側には、n型のソース領域215が形成されている。隣接するソース領域215の間に、ボディコンタクト領域213が形成されている。なお、図3では、ひとつのトレンチとその両側のソース領域とさらにその両側のボディコンタクト領域にのみ符号を付しており、その他のトレンチ、ソース領域、及びボディコンタクト領域には符号を付していない。
ソース領域215とボディコンタクト領域213は、それらの表面でソース電極208に接している。ボディ層201はボディコンタクト領域213を介してソース電極208に導通している。
ソース電極208とドレイン電極206の間の物質がトランジスタを形成する。
基板210の一方の表層(ドレイン電極206に対向している面)210aに、複数の3C構造層212が形成されている。3C構造層212を形成する方法は、前述したので割愛する。
ドレイン電極206とドレイン層204との界面は、オーミック接触を形成している。すなわち、ドレイン電極206とドレイン層204と間の電気抵抗は、印加する電流や電圧の大きさに依存せずにほぼ一定である。
3C構造層212は、その端面がドレイン電極206に接している。また、3C構造層212は、基板210の表面に対して傾斜している。
MOSFET210には、ショットキーダイオード100と同様に、基板表面に対して傾斜している3C構造層212が形成されている。3C構造層212の効果は、前述したショットキーダイオード100が有する3C構造層12と同じである。
第1実施例のダイオード100、及び第2実施例のMOSFET200の技術的特徴は、次のとおり別言することができる。
4H構造又は6H構造を有しており、結晶の0001面が基板表面に対して傾斜しているn型の炭化珪素基板と、炭化珪素基板の表面に形成されている電極を備える半導体装置であり、炭化珪素基板の表層に、表面側の端面が電極に接しているとともに、0001面に沿って拡がっている3C構造層が形成されていることを特徴とする半導体装置。炭化珪素基板と電極の界面はオーミック接触を形成している。特に、複数の3C構造層が形成されており、基板を平面視したときに、隣接する3C構造層の一部がオーバーラップしている。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
実施例では、炭化珪素基板10に窒素イオンを注入した。窒素イオンに代えてリンイオンを注入してもよい。
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
第1実施例のダイオードの模式的側面図である。 図2(A)−(C)は、ダイオードの製造工程を説明する図である。 第2実施例の半導体装置の模式的側面図である。
符号の説明
2:ドリフト層
4:カソード層
6:カソード電極
8:アノード電極
10、210:炭化珪素基板
12、212:3C構造層
100:ショットキーダイオード(半導体装置)
200:MOSFET(半導体装置)
201:ボディ層
202:ドリフト層
204:ドレイン層
206:ドレイン電極
208:ソース電極

Claims (2)

  1. 4H構造又は6H構造のn型炭化珪素基板と、
    前記n型炭化珪素基板の表面に形成されている電極と、を備えており、
    前記n型炭化珪素基板の表層に、複数の3C構造層が形成されており、
    前記複数の3C構造層の各々が、前記n型炭化珪素基板の表面に対して傾斜しているとともに前記n型炭化珪素基板の4H構造又は6H構造に挟まれており、表面側の端面が前記電極に接していることを特徴とする半導体装置。
  2. 前記複数の3C構造層は、前記n型炭化珪素基板を平面視したときに、隣接する前記3C構造層の一部がオーバーラップしていることを特徴とする請求項1に記載の半導体装置。
JP2007327708A 2007-12-19 2007-12-19 半導体装置 Active JP4532536B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007327708A JP4532536B2 (ja) 2007-12-19 2007-12-19 半導体装置
US12/338,151 US8164100B2 (en) 2007-12-19 2008-12-18 Semiconductor device and method of manufacturing thereof
DE102008054927.4A DE102008054927B4 (de) 2007-12-19 2008-12-18 Halbleitergerät und Verfahren zu seiner Herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007327708A JP4532536B2 (ja) 2007-12-19 2007-12-19 半導体装置

Publications (2)

Publication Number Publication Date
JP2009152309A JP2009152309A (ja) 2009-07-09
JP4532536B2 true JP4532536B2 (ja) 2010-08-25

Family

ID=40719530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007327708A Active JP4532536B2 (ja) 2007-12-19 2007-12-19 半導体装置

Country Status (3)

Country Link
US (1) US8164100B2 (ja)
JP (1) JP4532536B2 (ja)
DE (1) DE102008054927B4 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5439215B2 (ja) * 2010-02-10 2014-03-12 株式会社東芝 半導体装置および半導体装置の製造方法
US9520465B2 (en) 2011-07-27 2016-12-13 Kabushiki Kaisha Toyota Chuo Kenkyusho Diode, semiconductor device, and MOSFET
EP2733746B1 (en) 2011-09-08 2019-05-22 Fuji Electric Co., Ltd. Method for manufacturing a semiconductor device
JP6253133B2 (ja) * 2012-04-27 2017-12-27 富士電機株式会社 炭化珪素半導体装置の製造方法
CN110366783B (zh) * 2017-03-03 2023-04-21 日立能源瑞士股份公司 碳化硅超结功率半导体器件及用于制造该器件的方法
CN114566553B (zh) * 2022-02-21 2022-10-14 先之科半导体科技(东莞)有限公司 一种大功率防击穿的肖特基二极管

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11121744A (ja) * 1997-10-16 1999-04-30 Denso Corp 半導体装置及びその製造方法
JPH11162850A (ja) * 1997-08-27 1999-06-18 Matsushita Electric Ind Co Ltd 炭化珪素基板およびその製造方法、並びに炭化珪素基板を用いた半導体素子
JP2000101099A (ja) * 1998-09-17 2000-04-07 Toshiba Corp 半導体装置
JP2001053293A (ja) * 1999-08-10 2001-02-23 Fuji Electric Co Ltd SiCショットキーダイオードおよびその製造方法
JP2002261041A (ja) * 2001-03-05 2002-09-13 Shikusuon:Kk SiC半導体のイオン注入層及びその製造方法
JP2003086802A (ja) * 2001-09-11 2003-03-20 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2005508087A (ja) * 2001-10-31 2005-03-24 クリー インコーポレイテッド 縦型デバイスのための裏面オーミックコンタクトの低温形成

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999010919A1 (fr) * 1997-08-27 1999-03-04 Matsushita Electric Industrial Co., Ltd. Substrat en carbure de silicium, procede de fabrication de ce substrat et element semi-conducteur renfermant ce substrat
JP2000106371A (ja) 1998-07-31 2000-04-11 Denso Corp 炭化珪素半導体装置の製造方法
US6221700B1 (en) 1998-07-31 2001-04-24 Denso Corporation Method of manufacturing silicon carbide semiconductor device with high activation rate of impurities
US6884644B1 (en) 1998-09-16 2005-04-26 Cree, Inc. Low temperature formation of backside ohmic contacts for vertical devices
JP2000340520A (ja) 1999-05-26 2000-12-08 Denso Corp 半導体装置及びその製造方法
US6909119B2 (en) 2001-03-15 2005-06-21 Cree, Inc. Low temperature formation of backside ohmic contacts for vertical devices
JP4463448B2 (ja) 2001-09-07 2010-05-19 パナソニック株式会社 SiC基板及びSiC半導体素子の製造方法
JPWO2008056698A1 (ja) 2006-11-10 2010-02-25 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11162850A (ja) * 1997-08-27 1999-06-18 Matsushita Electric Ind Co Ltd 炭化珪素基板およびその製造方法、並びに炭化珪素基板を用いた半導体素子
JPH11121744A (ja) * 1997-10-16 1999-04-30 Denso Corp 半導体装置及びその製造方法
JP2000101099A (ja) * 1998-09-17 2000-04-07 Toshiba Corp 半導体装置
JP2001053293A (ja) * 1999-08-10 2001-02-23 Fuji Electric Co Ltd SiCショットキーダイオードおよびその製造方法
JP2002261041A (ja) * 2001-03-05 2002-09-13 Shikusuon:Kk SiC半導体のイオン注入層及びその製造方法
JP2003086802A (ja) * 2001-09-11 2003-03-20 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2005508087A (ja) * 2001-10-31 2005-03-24 クリー インコーポレイテッド 縦型デバイスのための裏面オーミックコンタクトの低温形成

Also Published As

Publication number Publication date
JP2009152309A (ja) 2009-07-09
US20090159898A1 (en) 2009-06-25
DE102008054927A1 (de) 2009-07-09
DE102008054927B4 (de) 2014-08-21
US8164100B2 (en) 2012-04-24

Similar Documents

Publication Publication Date Title
JP5992094B2 (ja) 半導体装置
JP5940235B1 (ja) 半導体装置
JP6475635B2 (ja) ゲート酸化膜層において電界を低下させた半導体デバイス
JP4900662B2 (ja) ショットキーダイオードを内蔵した炭化ケイ素mos電界効果トランジスタおよびその製造方法
JP5900698B2 (ja) 半導体装置
WO2011033550A1 (ja) 半導体装置
JP6631632B2 (ja) 半導体装置
JP6740986B2 (ja) 炭化珪素半導体装置およびその製造方法
JP2017092368A (ja) 半導体装置および半導体装置の製造方法
WO2009142233A1 (ja) 半導体装置
JP2005183563A (ja) 半導体装置
JP6766512B2 (ja) 半導体装置および半導体装置の製造方法
JP4532536B2 (ja) 半導体装置
JP6802454B2 (ja) 半導体装置およびその製造方法
WO2015104949A1 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
WO2017038518A1 (ja) 炭化珪素半導体装置
JP2017195224A (ja) スイッチング素子
JP2016115847A (ja) 半導体装置
JP4483001B2 (ja) 半導体素子
JP2007299861A (ja) 半導体装置
US10886371B2 (en) Silicon carbide semiconductor device
JP2010258385A (ja) 炭化珪素半導体装置およびその製造方法
WO2020121371A1 (ja) 炭化珪素半導体装置およびその製造方法
JP6550869B2 (ja) 半導体装置
JP4131193B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091110

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100309

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100601

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100610

R151 Written notification of patent or utility model registration

Ref document number: 4532536

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250