JPH11121744A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 六方晶の炭化珪素からなるソース領域と取り
出し電極との間におけるコンタクト抵抗を小さくする。 【解決手段】 ソース電極１２の接触部となるソース領
域５の上部を３Ｃの炭化珪素で形成する。すなわち、ソ
ース領域５はｐ^- 型炭化珪素半導体層３にイオン注入を
行って形成されるが、ｐ^- 型炭化珪素半導体層３は六方
晶の炭化珪素で構成されており、バンドギャップが大き
い。また、六方晶の炭化珪素はドーピングレベルの限界
が低いため、コンタクト抵抗低減の限界が低い。このた
め、ソース電極１２と接触する部分におけるソース領域
５の上部を、バンドギャップが小さく、かつドーピング
レベルの限界が高い３Ｃの炭化珪素で構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、炭化珪素（Ｓｉ
Ｃ）を用いた半導体装置の電極取り出し部におけるコン
タクト抵抗を低減した半導体装置及びその製造方法に関
し、特にＭＯＳトランジスタ等に適用すると好適であ
る。

【０００２】

【従来の技術】炭化珪素はバンドギャップが大きくオー
ミックコンタクトが困難な電極である。このため、従来
では、コンタクト抵抗が低いオーミックコンタクトを得
るために、ワークファンクションを合わせたり、カーバ
イドやシリサイドを取り出し部（半導体層のうち取り出
し電極と接触する表面）に作ったり、半導体層にヘビー
ドープを行う等の方法が用いられている。

【０００３】

【発明が解決しようとする課題】しかしながら、半導体
基板材料として４Ｈや６Ｈの立方晶の炭化珪素を用いた
場合、ドーピングレベルを非常に高くしても半導体電極
層の不純物濃度が１×１０¹⁹ｃｍ^-3程度までにしかなら
ない。このため、この半導体電極層に取り出し電極を設
けた場合、ｎ型半導体電極層にニッケルで取り出し電極
を形成したとすると１×１０^-5ｃｍ^-2台、ｐ型半導体電
極層にチタンで取り出し電極を形成したとすると１×１
０^-4ｃｍ^-2台のコンタクト抵抗しか得られないという問
題がある。

【０００４】この問題を解決する方法として、さらにド
ーピングレベルを上げることが考えられるが、４Ｈや６
Ｈの立方晶の炭化珪素を用いた場合には、材質的に不純
物濃度を１×１０¹⁹ｃｍ^-3にするまでが現状では限界で
あり、これらの材質を用いた場合にこれ以上不純物濃度
を上げるということは困難である。本発明は、上記問題
に鑑みてなされ、六方晶の炭化珪素からなる半導体層と
取り出し電極との間におけるコンタクト抵抗を小さくす
ることを目的とする。

【０００５】

【課題を解決するための手段】上記目的を達成するた
め、以下の技術的手段を採用する。請求項１に記載の発
明においては、コンタクト領域（５）と取り出し電極
（１２）との間に、コンタクト領域（５）と同じ導電型
を有し、かつコンタクト領域（５）よりもバンドギャッ
プが小さい中間層（２０）が設けられていることを特徴
としている。

【０００６】このように、取り出し部にバンドギャップ
が小さい中間層（２０）を設けると、取り出し電極（１
２）と中間層（５）の間におけるエネルギー障壁が小さ
いことから、中間層（２０）を設けない場合よりも取り
出し電極（１２）とコンタクト領域（５）のコンタクト
抵抗を低減することができる。具体的には、請求項２に
記載に示すように、中間層（２０）は３Ｃの炭化珪素で
構成することができる。

【０００７】また、請求項３に示すように、中間層（２
０）を複数の層から構成して、コンタクト領域（５）か
ら取り出し電極（１２）に近い層ほどバンドギャップが
小さくなっていくグレイドッド構造とすれば、各層の間
におけるエネルギー障壁を小さくできるため、より効果
的にコンタクト抵抗を低減することができる。具体的に
は、請求項４に示すように、コンタクト領域（５）を４
Ｈの炭化珪素で構成する場合には、中間層（２０）のう
ち取り出し電極（１２）に最も近い層は３Ｃの炭化珪素
の層で構成し、炭化珪素の層とコンタクト領域（５）の
間を６Ｈの炭化珪素の層で構成するようにすればよい。

【０００８】請求項５に記載の発明に示すように、表面
が第２導電型の第１半導体層（３）で構成された半導体
基板（１、２、３）上に、３Ｃの炭化珪素からなる第２
半導体層（２０）を形成し、この半導体基板（１、２、
３）にイオン注入を行って、第１半導体層（３）及び第
２半導体層（２０）の所定領域に第１導電型のコンタク
ト領域（５）を形成するようにすれば、コンタクト領域
（５）の取り出し部が３Ｃの炭化珪素で形成することが
できる。これにより、請求項１と同様の効果を有する炭
化珪素半導体装置を形成することができる。

【０００９】請求項６に示すように、半導体基板（１、
２、３）の主表面側に、３Ｃの炭化珪素からなる第１導
電型の第２半導体層（２０）を形成したのち、イオン注
入を行って、第２半導体層（２０）及び第１半導体層
（３）の所定領域に第１導電型のコンタクト領域（５）
を形成し、さらにイオン注入を行って、第２半導体層
（２０）及び第１半導体層（３）のうちコンタクト領域
（５）の周囲の部分に第２導電型の半導体領域（４）を
形成するようにすることを特徴としている。

【００１０】このように、３Ｃの炭化珪素からなる第１
導電型の第２半導体層（２０）を形成し、この後イオン
注入によってコンタクト領域（５）形成すれば、コンタ
クト領域（５）の取り出し部を３Ｃの炭化珪素で形成す
ることができるため、バンドギャップを少なくすること
ができ、請求項１と同様の効果を得ることができる。そ
して、このように、第２半導体層（２０）を第１導電型
で形成した場合には、第２半導体層（２０）のうちコン
タクト領域（５）の周囲の部分にイオン注入を行って、
高抵抗層（２）と同じ第２導電型の半導体領域（４）に
してやれば、高抵抗層（２）の電位固定も行うようにで
きる。なお、この場合、高抵抗層（２）と取り出し電極
（１２）の間に３Ｃの炭化珪素が形成されることになる
ため、高抵抗層（２）のコンタクト抵抗も低減すること
ができる。

【００１１】また、請求項７に示すように、コンタクト
領域（５）をマスクして、コンタクト領域（５）の周囲
における第２半導体層（２０）を除去するようにしても
よい。すなわち、高抵抗層（２）と取り出し電極（１
２）の間においては、電位固定を目的としているのみで
あり、電位固定に際してコンタクト抵抗の低減はあまり
重要ではないため、請求項６のようにコンタクト領域
（５）の周囲における第２半導体層（２０）を第２導電
型に変えるのではなく、この部分をエッチング除去して
高抵抗層（２）と取り出し電極（１２）が直接接触する
ようにすることもできる。

【００１２】さらに、請求項８に示すように、第２半導
体層（２０）を予め第２導電型のもので形成すれば、請
求項６や請求項７のように、イオン注入を行ったりエッ
チング処理を行ったりする必要がないため、工程数を簡
略化することができる。請求項９に記載の発明において
は、請求項６乃至８の第２工程におけるイオン注入は、
コンタクト領域（５）の不純物濃度が１×１０¹⁹ｃｍ^-3
以上になるように行うことを特徴としている。

【００１３】第１半導体層（３）の表面に３Ｃの炭化珪
素からなる第２半導体層（２０）を形成した場合、ドー
ピングレベルを高くすることができる。このため、従来
困難であった不純物濃度が１×１０¹⁹ｃｍ^-3以上のもの
でコンタクト領域（５）を形成することができ、より効
果的にコンタクト抵抗を低減することができる。

【００１４】

【発明の実施の形態】以下、本発明を図に示す実施形態
について説明する。 （第１実施形態）図１に本発明の一実施形態にかかるｎ
チャネルタイプの縦型パワーＭＯＳＦＥＴの断面図を示
す。以下、図１に基づいて縦型パワーＭＯＳＦＥＴの構
造について説明する。

【００１５】六方晶（４Ｈ、６Ｈ）の炭化珪素からなる
低抵抗半導体層としてのｎ⁺ 型炭化珪素半導体基板１
に、高抵抗半導体層としてのｎ^- 型炭化珪素半導体層２
とｐ^-型炭化珪素半導体層３及びｐ⁺ 型炭化珪素半導体
層４が順次積層されている。そして、ｐ⁺ 型炭化珪素半
導体領域４は、上部が３Ｃ（立方晶）の炭化珪素で下部
が六方晶の炭化珪素で構成されている。

【００１６】ｐ^- 型炭化珪素半導体層３内の表層部にお
ける所定領域には、半導体領域としてのｎ⁺ 型ソース領
域（コンタクト領域）５が形成されている。このｎ⁺ 型
ソース領域５は、上部が３Ｃの炭化珪素で下部が六方晶
の炭化珪素で構成されている。また、ｎ⁺ 型ソース領域
５の所定領域に溝７が形成されている。この溝７は、ｎ
⁺ 型ソース領域５とｐ^- 型炭化珪素半導体層３を貫通し
ており、ｎ^- 型炭化珪素半導体層２に達している。

【００１７】溝７を含むウェハ上面全体に、ゲート絶縁
膜としての熱酸化膜９が形成されている。そして、溝７
内のチャネル形成部には、ポリシリコンからなるベース
電極１０が形成されており、このゲート電極１０を含む
ウェハ上面全体に絶縁膜１１が形成されている。また、
絶縁膜１１上にはソース電極１２が形成されており、熱
酸化膜９及び絶縁膜１０に形成されたコンタクトホール
１３を通じてソース電極１２はｎ⁺ 型ソース領域５やｐ
⁺ 型炭化珪素半導体領域４と電気的に導通している。

【００１８】そして、ｎ⁺ 型炭化珪素半導体基板１の下
面側には、ドレイン電極１４が形成されている。このよ
うに構成された縦型パワーＭＯＳＦＥＴにおけるゲート
電極１０に所定の駆動電圧を印加すると、ｎ^- 型炭化珪
素半導体層２とｎ⁺ 型ソース領域５の間におけるｐ^- 型
炭化珪素半導体層３がチャネル領域となって電流を流
す。

【００１９】このとき、上述したように、ｎ⁺ 型ソース
領域５の上部が３Ｃの炭化珪素で構成しているため、ソ
ース電極１２とｎ⁺ 型ソース領域５のコンタクト抵抗を
低減することができる。すなわち、ソース電極１２とｎ
⁺ 型ソース領域５のコンタクト抵抗を低減するための方
法として、１つはｎ⁺ 型ソース領域５のバンドギャップ
を小さくすること、もう１つはｎ⁺ 型ソース領域５のド
ーピングレベルを高くすることが考えられるが、３Ｃの
炭化珪素はこれらいずれも満たすことができるため、効
果的に上記コンタクト抵抗を低減することができるので
ある。

【００２０】図２に、ソース電極１２とｎ⁺ 型ソース領
域５の接触部分におけるバンドギャップ等を表す図を示
す。但し、この図では参考のために、ｎ⁺ 型ソース領域
５の下部が６Ｈの炭化珪素と４Ｈの炭化珪素の双方を用
いた場合で表してある。なお、図中のＥｇはバンドギャ
ップを示し、Ｅｃ、Ｅｖはそれぞれ伝導帯の端と価電子
帯の端のエネルギーを示している。

【００２１】この図に示すように、３Ｃの炭化珪素は、
６Ｈの炭化珪素や４Ｈの炭化珪素に比してバンドギャッ
プが小さく、取り出し電極を構成する金属に４Ｈや６Ｈ
の炭化珪素を直接接触させた場合よりも、これらの間に
３Ｃの炭化珪素を中間層として設けた方が取り出し部に
おけるエネルギー障壁ΔＥｃが低くなることが分かる。

【００２２】このため、ｎ⁺ 型ソース領域５の上部を３
Ｃの炭化珪素で構成すれば、ｎ⁺ 型ソース領域５を４Ｈ
や６Ｈの炭化珪素でのみ形成する場合に比して取り出し
部における抵抗率を低くすることができることが分か
る。そして、上述したように、３Ｃの炭化珪素はドーピ
ングレベルを非常に高くすることができるため、取り出
し部における抵抗率をさらに低くすることができる。

【００２３】また、この図からも分かるように、４Ｈの
炭化珪素よりも６Ｈの炭化珪素の方がエネルギー障壁Δ
Ｅｃが小さい。このため、４Ｈの炭化珪素でｎ^- 型炭化
珪素半導体層３を形成する場合、４Ｈのｎ^- 型炭化珪素
半導体層３と３Ｃのソース領域５の上部の間に６Ｈの半
導体層を設け、エネルギー障壁が順に小さくなっていく
グレイテッド構造とすれば、個々のエネルギー障壁をよ
り小さくできるため、より効果的にコンタクト抵抗を低
減することができる。

【００２４】次に、上記構成を有する縦型パワーＭＯＳ
ＦＥＴの製造方法を図３〜図５に基づいて説明する。 〔図３（ａ）に示す工程〕まず、厚さ４００μｍの六方
晶の炭化珪素で構成された、（０００１−）カーボン面
に対して０〜１０°のｏｆｆ角、例えば８°のｏｆｆ角
を成す主表面を有する低抵抗のｎ⁺ 型炭化珪素半導体基
板１を用意する。そして、その表面に厚さ約５．０μｍ
のｎ^- 型炭化珪素半導体層２をエピタキシャル成長さ
せ、さらにｎ ^- 型炭化珪素半導体層２上に厚さ約２．５
μｍのｐ^- 型炭化珪素半導体層３をエピタキシャル成長
させる。

【００２５】このとき、ｎ⁺ 型炭化珪素半導体基板１の
主表面が上記のｏｆｆ角を有しているため、ｎ^- 型炭化
珪素半導体層２やｎ^- 型炭化珪素半導体層３はその表面
形状が滑らかな状態で成長する。次に、ＳｉＨ₄ 、Ｃ₃
Ｈ₈ 、Ｈ₂ の雰囲気中で、窒素イオンをドーピングしな
がら結晶成長を行い、ｐ^- 型炭化珪素半導体層３上に立
方晶である３Ｃの炭化珪素からなるｎ^- 型炭化珪素半導
体層２０を形成する。このときの成長条件として、Ｓｉ
Ｃ比や温度は、図６に示すＳｉＣ比−温度（℃）の特性
図に基づいて決定している。この特性図は、圧力１０．
０Ｔｏｒｒの下においてＳｉＣ比−温度（℃）条件を変
化させてｐ⁺ 型炭化珪素半導体層３上に形成させる炭化
珪素の結晶構造を実験により検出したものであり、図中
の○印は３Ｃの炭化珪素、△印は３Ｃ若しくは六方晶の
炭化珪素のいずれか、×印は六方晶の炭化珪素が形成さ
れることを示している。

【００２６】また、この図の矢印で示すように、３Ｃの
炭化珪素の結晶精度は温度が高いほど良く、表面形状は
ＳｉＣ比が小さいほど良い。このため、これらを考慮し
て、より良好な結晶状態の３Ｃの炭化珪素でｎ⁺ 型炭化
珪素半導体層２０が形成されるようにすることが望まし
い。なお、ＳｉＣ比が約０．２、温度が約１４００℃の
条件（図中の△印の部分）では、結晶構造が３Ｃと六方
晶いずれかが形成されるが、形成される炭化珪素の結晶
構造を正確に決定するのは、ＳｉＣ比や温度の他にもガ
ス量や圧力が関係するため、これらのパラメータを変化
させることで確実に３Ｃの炭化珪素が形成されるように
することもできる。このため、上記条件下でも、良好な
結晶状態のものでｎ⁺ 型炭化珪素半導体層２０を形成す
ることも可能である。

【００２７】このように形成された３Ｃの炭化珪素から
なるｎ^- 型炭化珪素半導体層２０が最終的に取り出し部
となり、３Ｃの炭化珪素の特性を利用して取り出し部の
コンタクト抵抗の低減を可能としている。なお、この３
Ｃの炭化珪素で構成される部分を参考のため、この後の
図においても本図と同様の印で示す。ところで、取り出
し部におけるコンタクト抵抗を低減するのであれば、ｎ
^- 型炭化珪素半導体層３を初めから３Ｃの炭化珪素で形
成すればよいと考えられる。しかしながら、六方晶の炭
化珪素からなるｎ⁺ 型炭化珪素半導体基板１上に、立方
晶の炭化珪素を所望の厚さで形成することはできない。
従って、本実施形態のように、取り出し電極が接触する
部分にのみ３Ｃの炭化珪素からなるｎ^- 型炭化珪素半導
体層２０を形成している。

【００２８】これにより、ｎ⁺ 型炭化珪素半導体基板１
上に形成されたｎ^- 型炭化珪素半導体層２とｐ^- 型炭化
珪素半導体層３とからなるダブルエピ上に、さらに３Ｃ
の炭化珪素からなるｎ^- 型炭化珪素半導体層２０を備え
たウェハが形成される。 〔図３（ｂ）に示す工程〕ウェハ上に積層形成したＬＴ
Ｏからなるマスク材２１を形成し、７００℃の温度下
で、窒素（Ｎ₂ ）イオンをドーズ量８×１０¹⁵ｃｍ^-2で
注入する。これにより、ｎ^- 型炭化珪素半導体層２０及
びｐ^- 型炭化珪素半導体層３の表層部の所定領域にｎ⁺
型ソース領域５が形成される。このため、ｎ⁺ 型ソース
領域５の上部は３Ｃの炭化珪素で、下部は六方晶の炭化
珪素で形成される。この後、１３００℃、１０秒間のア
ニーリング処理を施す。

【００２９】〔図３（ｃ）に示す工程〕マスク材２１を
除去したのち、再びｎ⁺ 型ソース領域５の表面をマスク
材２２で覆い、７００℃の温度下で、アルミニウムイオ
ンをドーズ量２×１０¹⁶ｃｍ^-2で注入する。すなわち、
上述したように、アルミニウムイオンを注入するときの
表面層が３Ｃの炭化珪素からなるｎ⁺ 型炭化珪素半導体
層２０であるため、アルミニウムイオンのドーズ量を多
くでき、この場合、不純物濃度を１×１０²¹ｃｍ ^-3とい
う非常に高いものにすることができる。このため、取り
出し部におけるコンタクト抵抗を低減することができ
る。

【００３０】このようにして、ｎ⁺ 型ソース領域５の周
囲におけるｎ^- 型炭化珪素半導体層２０及びｐ^- 型炭化
珪素半導体層３の表層部にｐ⁺ 型炭化珪素半導体領域４
が形成される。このため、上述したように、ｐ⁺ 型炭化
珪素半導体領域４の上部は３Ｃの炭化珪素で、下部は立
方晶の炭化珪素で形成されるのである。この後、１３０
０℃、１０秒間のアニーリング処理を施す。

【００３１】〔図４（ａ）に示す工程〕ウェハ表面全面
にＳｉ₃ Ｎ₄ 膜２３を成膜したのち、このＳｉ₃ Ｎ₄ 膜
２３の上にＬＴＯからなるマスク材２４を成膜する。そ
して、これらＳｉ₃ Ｎ₄ 膜２３及びマスク材２４のう
ち、ｎ⁺ 型ソース領域５の中央部を開口させた状態で、
ＣＦ₄ 及びＯ₂ ガス雰囲気を用いたＲＩＥ法によるドラ
イエッチングを行う。これにより、ｎ⁺ 型ソース領域５
及びｐ^- 型炭化珪素半導体層３を貫通してｎ^- 型炭化珪
素半導体層２に達する溝７が形成される。

【００３２】〔図４（ｂ）に示す工程〕約１０８０℃、
４時間の熱処理を行い、溝７の表面全面に犠牲酸化膜２
５を形成する。この犠牲酸化膜２５を形成することによ
って、溝７の表面形状を良好にすることができる。 〔図４（ｃ）に示す工程〕Ｓｉ₃ Ｎ₄ 膜２３及びマスク
材２４を除去したのち、約１０８０℃、４時間の熱処理
を行い、ウェハ表面全体に酸化膜２５を形成する。この
ように形成した犠牲酸化膜及び酸化膜２５が上述したゲ
ート酸化膜としての熱酸化膜９となる。

【００３３】〔図５（ａ）に示す工程〕半導体基板１０
０上にポリシリコン層を積層形成し、フォト・エッチン
グによって溝７内の熱酸化膜９の表面にゲート電極１０
を形成する。このゲート電極１０は、ソース領域５とｎ
^- 型炭化珪素半導体層２の間におけるｐ^- 型炭化珪素半
導体層３をチャネル領域とするためのものであるため、
少なくともｐ^- 型炭化珪素半導体層３上にゲート電極１
０が形成されるようにしている。

【００３４】〔図５（ｂ）に示す工程〕ゲート電極層１
０上面に気相成長法（例えば化学蒸着法）等によりＬＴ
Ｏからなる絶縁膜１１を形成する。 〔図５（ｃ）に示す工程〕フォト・エッチングによって
絶縁膜１１及び熱酸化膜９の所定領域に、ｎ⁺ 型ソース
領域５及びｐ⁺ 型炭化珪素半導体領域４に連通するコン
タクトホールを選択的に形成する。この後、絶縁膜１１
上を含むｎ⁺ 型ソース領域５とｐ⁺ 型炭化珪素半導体層
４の表面に、例えばＮｉからなるソース電極１２を形成
する。そしてさらに、ｎ⁺ 型炭化珪素半導体基板１の裏
側に、例えばＮｉからなるドレイン電極１３を形成す
る。これにより、図１に示す構成を有する縦型パワーＭ
ＯＳＦＥＴが完成する。

【００３５】このように完成した縦型パワーＭＯＳＦＥ
Ｔは、上述したように、６Ｈの炭化珪素や４Ｈの炭化珪
素に比してバンドギャップが小さく、かつドーピングレ
ベルを高くすることができる３Ｃの炭化珪素をｎ⁺ 型ソ
ース領域５と六方晶のｐ^- 型炭化珪素半導体層３の間
に、中間層として配設しているため、取り出し部におけ
るコンタクト抵抗が非常に低いものとなる。

【００３６】（第２実施形態）図７に、第２実施形態に
おける縦型パワーＭＯＳＦＥＴの製造方法を示す。な
お、本実施形態では第１実施形態における縦型パワーＭ
ＯＳＦＥＴの製造方法と異なる部分のみ説明し、同様な
工程については省略する。本実施形態では、第１実施形
態の図３（ｃ）の工程に代えて、図７の工程を行う。第
１実施形態では、ｎ⁺ 型ソース領域５の周囲におけるｎ
^- 型炭化珪素半導体層２０の導電型をＮ型からＰ型に変
えるために、アルミニウムイオンのイオン注入を行って
いるが、本実施形態では、ｎ⁺ 型ソース領域５の周囲に
おけるｎ^-型炭化珪素半導体層２０をエッチングによっ
て除去するようにしている。

【００３７】もともと、上記イオン注入は、ｎ⁺ 型ソー
ス領域５の周囲におけるｎ^- 型炭化珪素半導体層２０の
導電型をＮ型からＰ型に変えることで、ｐ^- 型炭化珪素
半導体層３をソース電極１２と接触させて電位固定する
ために行っている。しかしながら、この電位固定には、
コンタクト抵抗の低減を図る必要がないため、この部分
に中間層として３Ｃの炭化珪素を介在させる必要はな
い。このため、Ｎ型の導電型を有するｎ^- 型炭化珪素半
導体層２０をエッチングによって除去することにより、
ソース電極１２とｐ^- 型炭化珪素半導体層３とを直接接
触するようにしている。

【００３８】このように、３Ｃの炭化珪素からなる中間
層は、ｎ⁺ 型ソース領域５の表層部にだけ形成されてお
ればよく、その他の部分に中間層が形成されていなくて
も上記効果を得ることができる。なお、この工程の後、
第１実施形態と同様に図４、図５の工程を実施して縦型
パワーＭＯＳＦＥＴを完成させることができる。この場
合、縦型パワーＭＯＳＦＥＴは、図１と比較してｐ⁺ 型
炭化珪素領域４がないものになる。

【００３９】（第３実施形態）図８に、第２実施形態に
おける縦型パワーＭＯＳＦＥＴの製造方法を示す。な
お、本実施形態では第１実施形態における縦型パワーＭ
ＯＳＦＥＴの製造方法と異なる部分のみ説明し、同様な
工程については省略する。本実施形態では、第１実施形
態の図３（ａ）、（ｂ）の工程に代えて、図８（ａ）、
（ｂ）の工程を行う。

【００４０】〔図８（ａ）に示す工程〕まず、第１実施
形態と同様に、ｎ⁺ 型炭化珪素半導体基板１の表面にｎ
^- 型炭化珪素半導体層２及びｐ^- 型炭化珪素半導体層３
を順にエピタキシャル成長させる。この後、ｐ^- 型炭化
珪素半導体層３上に、ｎ⁺ 型炭化珪素半導体層２０に代
えてｐ⁺ 型炭化珪素半導体層２０′を形成する。具体的
には、雰囲気、温度条件は第１実施形態と同様で行い、
注入するイオンを第１実施形態と変えてアルミニウムイ
オンにすることによって、ｐ⁺ 型炭化珪素半導体層２
０′を形成する。

【００４１】〔図８（ｂ）に示す工程〕次に、第１実施
形態と同様の温度条件で窒素イオンを注入する。このと
き、窒素イオンのドーズ量は、８×１０¹⁵ｃｍ^-2にさら
にｐ型炭化珪素半導体層２０′に注入されたアルミニウ
ムイオンのドーズ量を付加した分としている。この後
は、第１実施形態と同様に、図３（ｃ）以降の工程を経
て縦型パワーＭＯＳＦＥＴを形成する。

【００４２】このように、３Ｃの炭化珪素で構成する中
間層をｐ型炭化珪素半導体層２０′というＰ型の導電体
で形成することにより、第１実施形態や第２実施形態の
ように、ｎ⁺ 型ソース領域５の周囲の部分にアルミニウ
ムイオンを注入する工程やこの部分における３Ｃの炭化
珪素をエッチング除去する工程を省略することができ
る。これにより、縦型パワーＭＯＳＦＥＴを製造するた
めに必要な工程数を簡略化することができる。

【００４３】このとき、ｎ⁺ 型炭化珪素半導体基板１の
主表面が上記のｏｆｆ角を有しているため、ｎ^- 型炭化
珪素半導体層２やｎ^- 型炭化珪素半導体層３はその表面
形状が滑らかな状態で成長する。なお、上記実施形態で
は、縦型パワーＭＯＳＦＥＴのソース領域５について述
べたが、上記ソース領域５に限らず炭化珪素半導体領域
と金属電極とのコンタクトをとる部分に本発明を適用す
ることができる。

【図面の簡単な説明】

【図１】本発明の一実施形態にかかる縦型パワーＭＯＳ
ＦＥＴの模式的断面図である。

【図２】３Ｃの炭化珪素を用いた場合のバンドギャップ
の大きさを説明するための図である。

【図３】図１に示す縦型パワーＭＯＳＦＥＴの製造工程
を示す図である。

【図４】図３に続く縦型パワーＭＯＳＦＥＴの製造工程
を示す図である。

【図５】図４に続く縦型パワーＭＯＳＦＥＴの製造工程
を示す図である。

【図６】ＳｉＣ比−温度特性を示す説明図である。

【図７】第２実施形態における縦型パワーＭＯＳＦＥＴ
の製造工程を示す図である。

【図８】第３実施形態における縦型パワーＭＯＳＦＥＴ
の製造工程を示す図である。

【符号の説明】

１…ｎ⁺ 型炭化珪素半導体基板、２…ｎ^- 型炭化珪素半
導体層、３…ｐ^- 型炭化珪素半導体層、４…ｐ⁺ 型半導
体領域、５…ソース領域、７…溝、９…熱酸化膜、１０
…ゲート電極、１１…、絶縁膜、１２…ソース電極、１
３…コンタクトホール、１４…ドレイン電極、２０…ｎ
^- 型炭化珪素半導体層。

Claims (9)

【特許請求の範囲】
1. 【請求項１】 六方晶の炭化珪素からなるコンタクト領
   域（５）を有し、このコンタクト領域（５）の上面に成
   膜された絶縁膜（９、１２）を貫通するコンタクトホー
   ル（１３）を介して、前記絶縁膜（９、１２）の上に形
   成された取り出し電極（１２）と前記コンタクト領域
   （５）とを電気的に導通させてなる炭化珪素半導体装置
   において、 前記コンタクト領域（５）と前記取り出し電極（１２）
   との間に、前記コンタクト領域（５）と同じ導電型を有
   し、かつ前記コンタクト領域（５）よりもバンドギャッ
   プが小さい中間層（２０）が設けられていることを特徴
   とする炭化珪素半導体装置。
2. 【請求項２】 前記中間層（２０）は、３Ｃの炭化珪素
   で構成されていることを特徴とする請求項１に記載の炭
   化珪素半導体装置。
3. 【請求項３】 前記中間層（２０）は、複数の層から構
   成されており、前記コンタクト領域（５）から前記取り
   出し電極（１２）に近い層ほどバンドギャップが小さく
   なっていく構造となっていることを特徴とする請求項１
   に記載の炭化珪素半導体装置。
4. 【請求項４】 前記コンタクト領域（５）が４Ｈの炭化
   珪素で構成されており、 前記複数の層から形成された
   中間層（２０）のうち、前記取り出し電極（１２）に最
   も近い層は３Ｃの炭化珪素の層で構成され、この炭化珪
   素の層と前記コンタクト領域（５）の間は６Ｈの炭化珪
   素の層で構成されていることを特徴とする請求項３に記
   載の炭化珪素半導体装置。
5. 【請求項５】 表面が第２導電型の第１半導体層（３）
   で構成された半導体基板（１、２、３）上に、３Ｃの炭
   化珪素からなる第２半導体層（２０）を形成する第１工
   程と、 イオン注入を行って、前記第１半導体層（３）及び前記
   第２半導体層（２０）の所定領域に、第１導電型のコン
   タクト領域（５）を形成する第２工程と、 前記半導体基板（１、２、３）上に絶縁膜（９、１２）
   を形成する第３工程と、 前記絶縁膜（９、１２）の所定領域に、前記コンタクト
   領域（５）に連通するコンタクトホール（１３）を形成
   する第４工程と、 前記絶縁膜（９、１２）上に、前記コンタクトホール
   （１３）を介して前記コンタクト領域（５）と電気的に
   導通する取り出し電極（１２）を形成する第５工程と、 を有することを特徴とする炭化珪素半導体装置の製造装
   置。
6. 【請求項６】 第１導電型の低抵抗層（１）上に該低抵
   抗層（１）よりも高抵抗の第１導電型の高抵抗層（２）
   が成膜され、この高抵抗層（２）上に第２導電型の第１
   半導体層（３）が成膜されて構成された、前記第１半導
   体層（３）を主表面とする半導体基板（１、２、３）の
   該主表面側に、３Ｃの炭化珪素からなる第１導電型の第
   ２半導体層（２０）を形成する第１工程と、 イオン注入を行って、該第２半導体層（２０）及び前記
   第１半導体層（３）の所定領域に第１導電型のコンタク
   ト領域（５）を形成する第２工程と、 イオン注入を行って、該第２半導体層（２０）及び前記
   第１半導体層のうち前記コンタクト領域（５）の周囲の
   部分に第２導電型の半導体領域（４）を形成する第３工
   程と、 前記主表面から前記コンタクト領域（５）及び前記第１
   半導体層（３）を貫通して、前記高抵抗層（２）まで達
   する溝（７）を形成する第４工程と、 前記溝（７）を含む前記第２半導体層（２０）の表面に
   第１絶縁膜（９）を形成する第５工程と、 前記高抵抗層（２）と前記コンタクト領域（５）の間の
   前記第１半導体層（３）をチャネル領域として、少なく
   ともこのチャネル領域上に、前記第１絶縁膜（９）を介
   してゲート電極（１０）を形成する第６工程と、 前記ゲート電極（１０）を含む前記半導体基板（１、
   ２、３）上に第２絶縁膜（１１）を形成する第７工程
   と、 前記第１、第２絶縁膜（９、１１）の所定領域に、前記
   コンタクト領域（５）及び前記半導体領域（４）に連通
   するコンタクトホール（１３）を形成する第８工程と、 前記第１、第２絶縁膜（９、１１）上に、前記コンタク
   トホール（１３）を介して前記コンタクト領域（５）と
   電気的に導通する取り出し電極（１２）を形成する第９
   工程と、 を有していることを特徴とする炭化珪素半導体装置の製
   造方法。
7. 【請求項７】 第１導電型の低抵抗層（１）上に該低抵
   抗層（１）よりも高抵抗の第１導電型の高抵抗層（２）
   が成膜され、この高抵抗層（２）上に第２導電型の第１
   半導体層（３）が成膜されて構成された、前記第１半導
   体層（３）を主表面とする半導体基板（１、２、３）の
   該主表面側に、３Ｃの炭化珪素からなる第１導電型の第
   ２半導体層（２０）を形成する第１工程と、 イオン注入を行って、該第２半導体層（２０）及び前記
   第１半導体層（３）の所定領域に第１導電型のコンタク
   ト領域（５）を形成する第２工程と、 前記コンタクト領域（５）をマスクしつつ、前記コンタ
   クト領域（５）の周囲における前記第２半導体層（２
   ０）を除去して、前記高抵抗層（２）を露出させる第３
   工程と、 前記主表面から前記コンタクト領域（５）及び前記第１
   半導体層（３）を貫通して、前記高抵抗層（２）まで達
   する溝（７）を形成する第４工程と、 前記溝（７）を含む前記第２半導体層（２０）の表面に
   第１絶縁膜（９）を形成する第５工程と、 前記高抵抗層（２）と前記コンタクト領域（５）の間の
   前記第１半導体層（３）をチャネル領域として、少なく
   ともこのチャネル領域上に、前記第１絶縁膜（９）を介
   してゲート電極（１０）を形成する第６工程と、 前記ゲート電極（１０）を含む前記半導体基板（１、
   ２、３）上に第２絶縁膜（１１）を形成する第７工程
   と、 前記第１、第２絶縁膜（９、１１）の所定領域に、前記
   コンタクト領域（５）及び前記高抵抗層（２）に連通す
   るコンタクトホール（１３）を形成する第８工程と、 前記第１、第２絶縁膜（９、１１）上に、前記コンタク
   トホール（１３）を介して前記コンタクト領域（５）と
   電気的に導通する取り出し電極（１２）を形成する第９
   工程と、 を有することを特徴とする炭化珪素半導体装置の製造方
   法。
8. 【請求項８】 第１導電型の低抵抗層（１）上に該低抵
   抗層（１）よりも高抵抗の第１導電型の高抵抗層（２）
   が成膜され、この高抵抗層（２）上に第２導電型の第１
   半導体層（３）が成膜されて構成された、前記第１半導
   体層（３）を主表面とする半導体基板（１、２、３）の
   該主表面側に、３Ｃの炭化珪素からなる第２導電型の第
   ２半導体層（２０）を形成する第１工程と、 イオン注入を行って、該第２半導体層（２０）及び前記
   第１半導体層（３）の所定領域に第１導電型のコンタク
   ト領域（５）を形成する第２工程と、 前記主表面から前記コンタクト領域（５）及び前記第１
   半導体層（３）を貫通して、前記高抵抗層（２）まで達
   する溝（７）を形成する第３工程と、 前記溝（７）を含む前記第２半導体層（２０）の表面に
   第１絶縁膜（９）を形成する第４工程と、 前記高抵抗層（２）と前記コンタクト領域（５）の間の
   前記第１半導体層（３）をチャネル領域として、少なく
   ともこのチャネル領域上に、前記第１絶縁膜（９）を介
   してゲート電極（１０）を形成する第５工程と、 前記ゲート電極（１０）を含む前記半導体基板（１、
   ２、３）上に第２絶縁膜（１１）を形成する第６工程
   と、 前記第１、第２絶縁膜（９、１１）の所定領域に、前記
   コンタクト領域（５）に連通するコンタクトホール（１
   ３）を形成する第７工程と、 前記第１、第２絶縁膜（９、１１）上に、前記コンタク
   トホール（１３）を介して前記コンタクト領域（５）と
   電気的に導通する取り出し電極（１２）を形成する第８
   工程と、 を有していることを特徴とする炭化珪素半導体装置の製
   造方法。
9. 【請求項９】 前記第２工程における前記イオン注入
   は、前記コンタクト領域（５）の不純物濃度が１×１０
   ¹⁹ｃｍ^-3以上になるように行うことを特徴とする請求項
   ５乃至８のいずれか１つに記載の炭化珪素半導体装置の
   製造方法。