JP2002261041A - ＳｉＣ半導体のイオン注入層及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 結晶の乱れ及び結晶表面の荒れを低減させた
イオン注入層を提供する。 【解決手段】 本発明に係るＳｉＣ半導体１のイオン注
入層２は、４Ｈ型ＳｉＣの｛０３−３８｝面から１０°
以内の角度αのオフ角を有する面方位の面に広がってい
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＳｉＣ半導体のイ
オン注入層及びそのイオン注入層を製造するイオン注入
層製造方法に関する。

【０００２】

【従来の技術】近年、炭化珪素（ＳｉＣ）あるいは窒化
ガリウム（ＧＡＮ）等の軽元素で構成される化合物半導
体の研究が盛んに行なわれている。これらの化合物半導
体は、軽元素によって構成されているため、結合エネル
ギーが強く、その結果、エネルギーの禁制帯幅（バンド
ギャップ）、絶縁破壊電界、熱伝導度が大きいことが特
徴である。このワイドバンドギャップの特徴を活かし
た、高効率・高耐圧パワーデバイス、高周波パワーデバ
イス、高温動作デバイスが注目を集めている。これらの
半導体デバイスは、イオン注入法によって製造される場
合が多い。

【０００３】

【発明が解決しようとする課題】しかしながら、従来の
ＳｉＣ半導体は、｛０００１｝面に対する傾きが１０°
以内の面方位を有するＳｉＣにイオンを注入して製造さ
れていたが、イオン注入工程においてＳｉＣ結晶が乱れ
るという問題点があった。そして、イオン注入工程にお
いて生じた結晶の乱れは、その後のアニール工程におい
ても回復することが困難であった。イオン注入時の結晶
の乱れを最小にする手法として、加熱した試料にイオン
を注入するホットインプランテイションと呼ばれる方法
が採用される場合もあるが、この方法では、イオン注入
装置の試料ホルダ−を５００℃程度の高温に均一に加熱
する必要があるので、汎用のイオン注入装置を使用する
ことができない上、イオン注入の後に行なわれる結晶回
復のためのアニール工程において、１０００℃を超える
温度で熱処理する必要があった。こうした熱処理は、予
期しない不純物の拡散をもたらすことがあり、また、プ
ロセス途中で必要となる高温の処理は、プロセスの自由
度、デバイス設計の自由度を制限することとなる。さら
に、高温処理により結晶表面が荒れるという問題点もあ
った。

【０００４】そこで、本発明は上記課題を解決し、結晶
の乱れ及び結晶表面の荒れを低減させたイオン注入層、
及びイオン注入層製造方法を提供することを目的とす
る。

【０００５】

【課題を解決するための手段】本発明に係るＳｉＣ半導
体のイオン注入層は、４Ｈ型ＳｉＣの｛０３−３８｝面
から１０°以内の角度αのオフ角を有する面方位の面に
広がっていることを特徴とする。

【０００６】このように、イオン注入層が｛０３−３
８｝面から１０°以内の角度αのオフ角を有する面方位
に広がることによって、結晶の乱れが少ないイオン注入
層を実現することができる。

【０００７】また、上記ＳｉＣ半導体のイオン注入層
は、オフ角αは５°以内であることが好ましく、さら
に、オフ角は３°以内であることが好ましい。イオン注
入層が広がっている面の面方位が｛０３−３８｝面に近
くなるほど、ＳｉＣ半導体のイオン注入層の結晶の乱れ
が少なくなる。

【０００８】本発明に係るＳｉＣ半導体製造方法は、
｛０３−３８｝面、又は｛０３−３８｝面に対して約１
０°以内のオフ角αだけ傾いた面、を露出させたＳｉＣ
単結晶からなる種結晶上に、４Ｈ型ポリタイプのＳｉＣ
単結晶を成長させるＳｉＣ結晶成長工程と、ＳｉＣ結晶
成長工程において成長されたＳｉＣ結晶にイオンを注入
するイオン注入工程と、を備えることを特徴とする。

【０００９】このようにＳｉＣ結晶成長工程において、
｛０３−３８｝面、又は｛０３−３８｝面に対して約１
０°以内のオフ角αだけ傾いた面、を露出させたＳｉＣ
単結晶からなる種結晶上に４Ｈ型ポリタイプのＳｉＣ単
結晶を成長させたＳｉＣ単結晶は、｛０３−３８｝面に
対する傾きが１０°以内の面方位を有する。そして、こ
のＳｉＣ単結晶に、イオン注入工程においてイオンを注
入することにより、結晶の乱れが少ないＳｉＣ半導体を
製造することができる。従来は、｛０００１｝面に対す
る傾きが１０°以内の面方位を有するＳｉＣにイオンを
注入することによって製造されていたが、｛０００１｝
面は六方最密面であることから、不純物イオンが注入さ
れた場合に結晶がストレスを受ける。このため、イオン
注入によって結晶格子が大きく乱れる原因となってい
た。発明者らは、ＳｉＣの面方位について鋭意検討した
結果、｛０３−３８｝面、及び｛０３−３８｝面に対す
る傾きが１０°以内の面方位がイオン注入の際のストレ
スが少ない面であることを見出した。これは、｛０３−
３８｝面は、最密面から離れた面でありながら原子の結
合手が比較的周期的に現れている面であるためであると
考えられる。従来は、イオン注入工程における結晶の乱
れを最小限にするため、ホットインプランテーションを
呼ばれる手法が採用されていたが、本発明によれば室温
でイオン注入を行なっても、結晶の乱れを低減できるの
で、従来のように高温処理を行なう必要がなく、結晶表
面が荒れるという問題を解消することができる。

【００１０】また、上記ＳｉＣ半導体製造方法は、Ｓｉ
Ｃ結晶成長工程において、｛０３−３８｝面から傾けれ
らるオフ角αは、５°以内であることが好ましい。さら
に、オフ角は３°以内であることが好ましい。すなわ
ち、種結晶の表面が｛０３−３８｝面に近くなるほど、
成長されるＳｉＣ結晶の面方位は｛０３−３８｝面に近
くなり、ＳｉＣ半導体の結晶の乱れが少なくなる。

【００１１】また、上記ＳｉＣ半導体製造方法は、イオ
ン注入工程によってイオンが注入されたＳｉＣ結晶を１
０００℃以下の温度によって熱処理するアニール工程
を、さらに備えることを特徴としても良い。

【００１２】本発明によれば、製造されたイオン注入層
は結晶の乱れが少ないので、結晶を回復させるアニール
工程における熱処理の温度を従来（１０００℃）より低
く設定することができ、結晶表面の荒れを低減したＳｉ
Ｃ半導体を実現できる。

【００１３】

【発明の実施の形態】以下、図面と共に本発明に係るＳ
ｉＣ半導体のイオン注入層及びイオン注入層製造方法の
好適な実施形態について詳細に説明する。ここで、格子
面の記号の説明をすると、負の指数については、結晶学
上、”−”（バー）を数字の上に付けることになってい
るが、明細書作成の都合上、数字の前に負号を付けるこ
とにする。なお、図面の説明においては同一要素には同
一符号を付し、重複する説明を省略する。

【００１４】（第１実施形態）図１は、第１実施形態に
係るイオン注入層２が形成されたＳｉＣ半導体１を示す
図である。第１実施形態に係るイオン注入層は、窒素
（Ｎ）イオンが注入されたｎ型層が４Ｈ型ＳｉＣ層３の
｛０３−３８｝面に広がっているイオン注入層２であ
る。

【００１５】第１実施形態に係るイオン注入層２の製造
方法について説明する。まず、４ＨＳｉＣ｛０３−３
８｝の面方位を有する基板３にアルミ（Ａｌ）ドープｐ
型４ＨＳｉＣ層４をエピタキシャル成長させる。ここ
で、用いる基板３は、改良レーリー法によって成長した
インゴットをスライスし、鏡面研磨することによって作
製する。基板３は全てｐ型で、ショットキー障壁の容量
−電圧特性から求めた実効アクセプタ密度は５〜８×１
０¹⁸／ｃｍ³、厚さは３６０〜４２０μｍである。ＣＶ
Ｄ法によるｐ型ＳｉＣ層４の主な成長条件は、以下の通
りである。導入する気体流量を、ＳｉＨ₄については
０．５ｓｃｃｍ、Ｃ₃Ｈ₈については０．４０ｓｃｃｍ、
Ａｌ（ＣＨ₃）₃については８×１０^-4ｓｃｃｍ、Ｈ₂に
ついては３．０ｓｌｍとし、基板温度１５２０℃で９０
分間成長させる。このような成長条件によって成長され
たｐ型ＳｉＣ層４のアクセプタ密度は６〜８×１０¹⁵／
ｃｍ³、膜厚は５μｍである。

【００１６】このようにして作製したｐ型ＳｉＣ層４に
Ｎイオンを注入し、イオン注入層２を形成する。Ｎイオ
ン注入は１４０ｋｅＶ、８０ｋｅＶ、５０ｋｅＶ、２５
ｋｅＶの４段階で行い、総ドーズ量は５×１０¹⁴〜２×
１０¹⁶／ｃｍ²である。各注入エネルギーのドーズ比を
０.４８（１４０ｋｅＶ）、０.２６（８０ｋｅＶ）、
０.１８（５０ｋｅＶ）、０.０８（２５ｋｅＶ）とする
ことによって、深さ約０.４μｍのボックスプロファイ
ルを形成する。イオン注入は室温、あるいは５００℃で
行い、注入イオン活性化のための熱処理はアルゴンガス
雰囲気中で１０００〜１７００℃、３０分の条件で行
う。

【００１７】次に、上記製造方法によって製造されたイ
オン注入層２の特性について説明する。ここでは、｛０
３−３８｝面方位を有するイオン注入層（以下、「｛０
３−３８｝面方位イオン注入層」という）２の特性を、
｛０００１｝面から８°のオフ角を有する面方位に広が
るイオン注入層（以下、「｛０００１｝面方位イオン注
入層」という）の特性と比較して説明する。｛０００
１｝面方位イオン注入層の製造方法は、上記した｛０３
−３８｝面方位イオン注入層２の製造方法と基本的に同
じであるが、ｐ型ＳｉＣ層４を成長させる際に導入する
Ａｌ（ＣＨ₃）₃の流量が２×１０^-4ｓｃｃｍである点が
異なる。

【００１８】まず、イオン注入層の結晶性を評価するた
めに、ラザフォード後方散乱（ＲＢＳ）のチャネリング
測定を行った。ＲＢＳ測定は、エネルギー２.０ＭｅＶ
のＨｅ²⁺イオンを用い、散乱角１７０°の条件で測定し
た。図２は、トータルドーズ量５×１０¹⁵／ｃｍ²の試
料（室温注入、１５００℃のアニール前後）のＲＢＳス
ペクトルを示す図である。注入直後の状態では｛０００
１｝面方位イオン注入層、｛０３−３８｝面方位イオン
注入層２とも、表面近傍におけるチャネリング時の後方
散乱イールド（yield）がランダム散乱時のイールドと
一致しており、注入層がほぼ完全な非晶質になっている
ことが分かる。１５００℃のアニールを行った試料で
は、結晶性が改善され、チャネリング時の散乱イールド
（アラインスペクトル）がランダムスペクトルより低下
している。しかしながら、その結晶性回復の度合いには
大きな面方位依存性が見られた。｛０００１｝面方位イ
オン注入層では、１５００℃のアニールを施してもアラ
インスペクトルの散乱イールドはかなり大きく、注入層
領域（表面の約０.４μｍ）ではランダムイールドの２
０〜４０％にも達する。したがって、｛０００１｝面方
位イオン注入層では、アニール時の再結晶化が不十分
で、多くの結晶欠陥が残存することが分かる。実際、こ
の試料を断面透過電子顕微鏡（ＴＥＭ）観察によって分
析すると、再結晶化した４ＨＳｉＣ層の中に、３Ｃ−Ｓ
ｉＣ粒が混在すること、またこの３Ｃ−ＳｉＣ粒の周辺
では４ＨＳｉＣも一部多結晶化し、多くの粒界や転位が
形成されていることが判明した。一方、｛０３−３８｝
面方位イオン注入層２では、アニールによってチャネリ
ング時の散乱イールドが非常に小さくなり（ランダム時
の１．２％）、未注入試料と同程度まで結晶性が回復し
ていることが分かる。断面ＴＥＭ観察でも、｛０３−３
８｝面方位イオン注入層２では、３Ｃ−ＳｉＣの混在や
粒界、転位の発生が観測されず、優れた再結晶化が進行
することが分かった。これは、｛０００１｝面方位イオ
ン注入層では再結晶化の過程で原子配列が一義的に決ま
らないサイトが多数存在するために、原子のミスアライ
メントが多く発生するのに対し、｛０３−３８｝面方位
イオン注入層２ではＳｉＣ特有の周期的ポテンンシャル
が表面に現れているために、完全な非晶質からの再結晶
化であっても、非常にスム−ズに、欠陥の発生を伴わな
い再結晶化が進むためであると考えられる。

【００１９】次に、イオン注入層の電気的性質をファン
・デア・ポー（ｖａｎ ｄｅｒ Ｐａｕｗ）法によって評
価した。イオン注入層を約１０ｍｍ角に切りだし、注入
層の電気的分離を行うために、その中央部８ｍｍ角が残
るよう反応性イオンエッチングによってメサ構造を作製
した。このメサ構造の４隅にニッケル（Ｎｉ: 厚さ１８
０ｎｍ）を蒸着し、９５０℃、２０分間の熱処理を行っ
た。この試料のシート抵抗、キャリヤ密度、移動度をフ
ァン・デア・ポー法、およびホール効果測定によって調
べた。図３は、室温、あるいは５００℃の高温でＮイオ
ンを注入し、１５００℃でアニールした試料のシート抵
抗の注入ドーズ量依存性を示す図である。｛０００１｝
面方位イオン注入層の場合、シート抵抗の最小値は室温
注入で７１０Ω/□（ドーズ量:８×１０¹⁴／ｃｍ²）、
５００℃の高温注入で４２０Ω/□（ドーズ量:８×１０
¹⁴／ｃｍ²）である。特に、室温注入では、ドーズ量が
１×１０¹⁵／ｃｍ²を越えるとシート抵抗が増大してし
まう。この原因は、上述のように、注入によって完全な
非晶質領域が形成されてしまうと、１５００℃のアニー
ルを行っても多くの欠陥が残留して注入イオンの活性化
を妨げるからであると考えられる。一方、｛０３−３
８｝面方位イオン注入層２では、シート抵抗の最小値は
室温注入で１２０Ω/□（ドーズ量: ５×１０¹⁵／ｃ
ｍ²）、５００℃の高温注入で８６Ω/□（ドーズ量: １
×１０¹⁶／ｃｍ²）となり、室温注入、高温注入ともに
シート抵抗の大幅な低減が可能であることが分かった。
デバイスの工業化を考えると、イオン注入装置の製造、
運転コスト、注入プロセス時のスループットの点で室温
注入のメリットは大きい。したがって、４ＨＳｉＣ｛０
３−３８｝面を用いることによって、室温注入でも低い
シート抵抗が得られた意義は非常に大きい。

【００２０】次に、ドーズ量を５×１０¹⁵／ｃｍ²に固
定し、注入層における注入イオンの電気的活性化率のア
ニール温度依存性を調べた結果を図４に示す。ＳｉＣ中
のＮドナーは室温において必ずしも完全にイオン化して
自由電子を供給していないので、ホール効果測定を室温
から３００℃の高温まで行い、出払い領域のシートキャ
リヤ密度をドーズ量で割った値を電気的活性化率と定義
した。図４から分かるように｛０００１｝面方位イオン
注入層では、アニール温度を１７００℃まで上昇させて
も活性化率はあまり高くならない。特に、室温注入の場
合には、活性化率が１０％以下に留まっている。しかし
ながら、｛０３−３８｝面方位イオン注入層２では、室
温注入でも、高い活性化率が得られることが分かる。室
温注入、１２００℃アニールの試料でも８４％という高
い活性化率を達成でき、１５００℃アニールを施すこと
によってほぼ１００％の活性化率が得られる。ちなみ
に、室温注入、１２００℃アニールの試料で比較する
と、｛０００１｝面方位イオン注入層ではシート抵抗が
２２３０Ω/□、｛０３−３８｝面方位イオン注入層２
ではシート抵抗が１８０Ω/□となり、一桁以上の改善
が見られた。｛０３−３８｝面方位イオン注入層２で
は、再結晶化の速度が非常に速く、１２００℃程度の比
較的低温でも良好な結晶性回復特性を示すものと思われ
る。このように、｛０３−３８｝面方位イオン注入層２
を用いると、低温プロセスで十分低抵抗のｎ型層を形成
でき、かつオーム性電極の接触抵抗率も低減できるの
で、ｐｉｎダイオードのカソ−ド、ＭＯＳＦＥＴ、ＭＥ
ＳＦＥＴやＪＦＥＴなどのｎ型ソース、ドレイン領域の
形成に有効であり、高性能ＳｉＣデバイスの実現につな
がる。

【００２１】（第２実施形態）第２実施形態に係るイオ
ン注入層は、燐（Ｐ）イオンが注入されたｎ型層が４Ｈ
型ＳｉＣの｛０３−３８｝面に広がっているイオン注入
層である。第２実施形態に係るイオン注入層が形成され
るＳｉＣ半導体の構造は、第１実施形態で説明したＳｉ
Ｃ半導体と同様に、基板に成長されたＳｉＣ層にイオン
注入層が形成されたものである。従って、ここでは、図
示は省略する。

【００２２】第２実施形態に係るイオン注入層の製造方
法について説明する。まず、４ＨＳｉＣ｛０３−３８｝
の面方位を有する基板にホウ素（Ｂ）ドープｐ型４ＨＳ
ｉＣ層をエピタキシャル成長させる。ここで、用いる基
板は、改良レーリー法によって成長したインゴットをス
ライスし、鏡面研磨することによって作製する。基板は
全てｐ型で、ショットキー障壁の容量−電圧特性から求
めた実効アクセプタ密度は６〜８×１０¹⁸／ｃｍ³、厚
さは３８０〜４２０μｍである。ＣＶＤ法によるｐ型４
ＨＳｉＣ層の主な成長条件は、以下の通りである。導入
する気体流量を、ＳｉＨ₄については０．５０ｓｃｃ
ｍ、Ｃ₂Ｈ₄については０．６６ｓｃｃｍ、Ｂ₂Ｈ₆につい
ては６×１０^-6ｓｃｃｍ、Ｈ₂については３．０ｓｌｍ
とし、基板温度１５００℃で１１０分間成長させる。こ
のような成長条件によって成長されたｐ型ＳｉＣ層のア
クセプタ密度は３〜５×１０¹⁵／ｃｍ³、膜厚は５μｍ
である。

【００２３】このようにして作製したＳｉＣエピタキシ
ャルウェーハにＰイオンを注入し、イオン注入層を形成
する。Ｐイオン注入は１８０ｋｅＶ、１２０ｋｅＶ、８
０ｋｅＶ、４０ｋｅＶ、２０ｋｅＶの５段階で行い、総
ドーズ量は５×１０¹⁵ｃｍ^-2である。各注入エネルギー
のドーズ比を０.４２（１８０ｋｅＶ）、０.２１（１２
０ｋｅＶ）、０.１３（８０ｋｅＶ）、０.１０（４０ｋ
ｅＶ）、０.０４（２０ｋｅＶ）とすることによって、
深さ約０.３μｍのボックスプロファイルを形成する。
イオン注入は室温、あるいは８００℃で行い、注入イオ
ン活性化のための熱処理はアルゴンガス雰囲気中で１０
００〜１７００℃、３０分の条件で行う。

【００２４】次に、上記製造方法によって製造されたイ
オン注入層の特性について説明する。ここでは、｛００
０１｝面から８°のオフ角を有する面方位に広がるイオ
ン注入層（以下、「｛０００１｝面方位イオン注入層」
という）の特性と比較して、｛０３−３８｝面方位を有
するイオン注入層（以下、「｛０３−３８｝面方位イオ
ン注入層」という）の特性を説明する。｛０００１｝面
方位イオン注入層の製造方法は、上記した｛０３−３
８｝面方位イオン注入層の製造方法と基本的に同じであ
るが、ｐ型ＳｉＣ層を成長させる際に導入するＢ₂Ｈ₆の
流量が２×１０^-6ｓｃｃｍである点が異なる。

【００２５】イオン注入層の電気的性質をファン・デア
・ポー（ｖａｎ ｄｅｒ Ｐａｕｗ）法によって評価し
た。イオン注入層を約１０ｍｍ角に切りだし、注入層の
電気的分離を行うために、その中央部８ｍｍ角が残るよ
う反応性イオンエッチングによってメサ構造を作製し
た。このメサ構造の４隅にニッケル（Ｎｉ: 厚さ１８０
ｎｍ）を蒸着し、９５０℃、２０分間の熱処理を行っ
た。

【００２６】図５は、室温、あるいは８００℃の高温で
イオン注入を行ったイオン注入層のシート抵抗のアニー
ル温度依存性を示す図である。シート抵抗はアニール温
度の上昇と共に単調に減少するが、そのシート抵抗の絶
対値に大きな面方位依存性が観測された。｛０００１｝
面方位イオン注入層の場合、高温注入、１６００〜１７
００℃のアニールによって９４〜９７Ω/□という低い
シート抵抗が得られたが、室温注入ではアニール温度を
１７００℃まで上げてもシート抵抗は２８５Ω/□まで
しか低減できなかった。これに対して｛０３−３８｝面
方位イオン注入層の場合は、室温注入、１２００℃アニ
ールでも１０２Ω/□、室温注入、１５００℃アニール
では６７Ω/□という低い値が得られた。また、高温注
入によって得られた｛０３−３８｝面方位イオン注入層
では、１２００℃アニールによって５６Ω/□という優
れた値を得た。このように、Ｐイオン注入の場合も、４
ＨＳｉＣ｛０３−３８｝面を用いると、低い注入温度、
あるいは低いアニール温度で良好な低抵抗ｎ型層が形成
できることが分かった。これは、４ＨＳｉＣ｛０３−３
８｝では、再結晶化の速度が非常に速く、比較的低温で
も良好な結晶性回復特性を示すからであると考えられ
る。

【００２７】次に、前述のイオン注入層（１０ｍｍ角）
を用いてオーム性電極の接触抵抗率の評価を行った。注
入層表面に幅２０μｍ、長さ２００μｍの短冊状の電極
を間隔１０〜２００μｍで配置し、ＴＬＭ法によって電
極の接触抵抗率を測定した。図６は、図５に対応する接
触抵抗率の注入層アニール温度依存性を示す図（電極の
熱処理は９５０℃で固定）である。接触抵抗率の面方位
依存性、注入温度あるいはアニール温度依存性は、図５
のシート抵抗と同様の傾向を示した。すなわち、｛００
０１｝面方位イオン注入層の場合、１×１０^-6Ωｃｍ²
程度の低い接触抵抗率を得るためには、高温注入と１５
００℃以上の高温アニールが必要である。一方、｛０３
−３８｝面方位イオン注入層では、室温注入の後、１２
００℃以上のアニールを行えば１×１０^-6Ωｃｍ²程度
の低い接触抵抗率が得られる。室温注入後、１５００℃
アニールを行った｛０３−３８｝面方位イオン注入層で
は４×１０^-7Ωｃｍ²という極めて低い優れた特性を得
た。これは、４ＨＳｉＣ｛０３−３８｝面では上述のよ
うに注入イオンの活性化率が高く、非常に高濃度のドー
ピングが容易だからである。このように、４ＨＳｉＣ
｛０３−３８｝面を用いると、低温プロセスで十分低抵
抗のｎ型層を形成でき、かつオーム性電極の接触抵抗率
も低減できるので、Ｐｉｎダイオードのカソ−ド、ＭＯ
ＳＦＥＴ、ＭＥＳＦＥＴやＪＦＥＴなどのｎ型ソース、
ドレイン領域の形成に有効であり、高性能ＳｉＣデバイ
スの実現につながる。

【００２８】（第３実施形態）第３実施形態に係るイオ
ン注入層は、アルミ（Ａｌ）イオンが注入されたｐ型層
が４Ｈ型ＳｉＣの｛０３−３８｝面に広がっているイオ
ン注入層である。第３実施形態に係るイオン注入層が形
成されるＳｉＣ半導体の構造は、第１実施形態で説明し
たＳｉＣ半導体と同様に、基板に成長されたＳｉＣ層に
イオン注入層が形成されたものである。従って、ここで
は、図示は省略する。

【００２９】第３実施形態に係るイオン注入層の製造方
法について説明する。まず、４ＨＳｉＣ｛０３−３８｝
の面方位を有する基板に窒素（Ｎ）ドープｎ型４ＨＳｉ
Ｃ層をエピタキシャル成長させる。ここで、用いる基板
は、改良レーリー法によって成長したインゴットをスラ
イスし、鏡面研磨することによって作製する。基板は全
てｎ型で、ショットキー障壁の容量―電圧特性から求め
た実効アクセプタ密度は３〜６×１０¹⁸／ｃｍ³、厚さ
は３８０〜４００μｍである。ＣＶＤ法によるｎ型４Ｈ
ＳｉＣ層の主な成長条件は、以下の通りである。導入す
る気体流量を、ＳｉＨ₄については０．５０ｓｃｃｍ、
Ｃ₃Ｈ₈については０．６６ｓｃｃｍ、Ｎ₂については３
×１０^-4ｓｃｃｍ、Ｈ₂については３．０ｓｌｍとし、
基板温度１５２０℃で９０分間成長させる。このような
成長条件によって成長されたｎ型４ＨＳｉＣ層のドナー
密度は３〜５×１０¹⁵／ｃｍ³、膜厚は５μｍである。

【００３０】このようにして作製したＳｉＣエピタキシ
ャルウェーハにＡｌイオンを注入し、イオン注入層を形
成する。Ａｌイオン注入は１８０ｋｅＶ、１２０ｋｅ
Ｖ、８０ｋｅＶ、４０ｋｅＶ、２０ｋｅＶの５段階で行
い、総ドーズ量は５×１０¹⁵ｃｍ^-2である。各注入エネ
ルギーのドーズ比を０.４２（１８０ｋｅＶ）、０.２１
（１２０ｋｅＶ）、０.１３（８０ｋｅＶ）、０.１０
（４０ｋｅＶ）、０.０４（２０ｋｅＶ）とすることに
よって、深さ約０.３μｍのボックスプロファイルを形
成する。イオン注入は室温、あるいは５００℃で行い、
注入イオン活性化のための熱処理はアルゴンガス雰囲気
中で１０００〜１７００℃、３０分の条件で行う。

【００３１】次に、上記製造方法によって製造されたイ
オン注入層の特性について説明する。ここでは、｛００
０１｝面から８°のオフ角を有する面方位に広がるイオ
ン注入層（以下、「｛０００１｝面方位イオン注入層」
という）の特性と比較して、｛０３−３８｝面方位を有
するイオン注入層（以下、「｛０３−３８｝面方位イオ
ン注入層」という）の特性を説明する。｛０００１｝面
方位イオン注入層の製造方法は、上記した｛０３−３
８｝面方位イオン注入層の製造方法と基本的に同じであ
るが、ｎ型４ＨＳｉＣ層を成長させる際に導入するＮ₂
の流量が２×１０^{- 3}ｓｃｃｍである点が異なる。

【００３２】イオン注入層の電気的性質をファン・デア
・ポー（ｖａｎ ｄｅｒ Ｐａｕｗ）法によって評価し
た。イオン注入層を約１０ｍｍ角に切りだし、注入層の
電気的分離を行うために、その中央部８ｍｍ角が残るよ
う反応性イオンエッチングによってメサ構造を作製し
た。このメサ構造の４隅にチタン/アルミ（Ｔｉ: 厚さ
２０ｎｍ/Ａｌ: ２５０ｎｍ）を蒸着し、９００℃、２
０分間の熱処理を行った。

【００３３】図７は、室温、あるいは５００℃の高温で
注入した試料の注入層のシート抵抗のアニール温度依存
性を示す図である。シート抵抗はアニール温度の上昇と
共に単調に減少するが、そのシート抵抗の絶対値に大き
な面方位依存性が観測された｛０００１｝面イオン注入
層の場合、高温注入、１６００〜１７００℃のアニール
によって３２００〜３８００Ω/□というＳｉＣとして
は比較的低いシート抵抗が得られたが、デバイス応用を
考えると十分な値ではない。室温注入ではアニール温度
を１７００℃まで上げてもシート抵抗は１８０００Ω/
□と非常に高く、高性能デバイスを作製する上で大きな
障害となる特性しか得られなかった。これに対して｛０
３−３８｝面方位イオン注入層の場合は、室温注入、１
２００℃アニールでも２０２０Ω/□、室温注入、１５
００℃アニールでは１２４０Ω/□という低い値が得ら
れた。また、｛０３−３８｝面方位イオン注入層では、
高温注入を行うと、１２００℃アニールによって１０８
０Ω/□という優れた値を得た。このように、Ａｌイオ
ン注入の場合も４ＨＳｉＣ｛０３−３８｝面を用いる
と、低い注入温度、あるいは低いアニール温度で良好な
低抵抗ｐ型層が形成できることが分かった。これは、４
ＨＳｉＣ｛０３−３８｝では、再結晶化の速度が非常に
速く、比較的低温でも良好な結晶性回復特性を示すから
であると考えられる。

【００３４】次に、前述のイオン注入層（１０ｍｍ角）
を用いてオーム性電極の接触抵抗率の評価を行った。注
入層表面に幅２０μｍ、長さ２００μｍの短冊状の電極
を間隔１０〜２００μｍで配置し、ＴＬＭ法によって電
極の接触抵抗率を測定した。図８は、図７に対応する接
触抵抗率の注入層アニール温度依存性（電極の熱処理は
９００℃で固定）を示す図である。接触抵抗率の面方位
依存性、注入温度あるいはアニール温度依存性は、図７
のシート抵抗と同様の傾向を示した。すなわち、｛００
０１｝面方位イオン注入層の場合、５×１０^-6Ωｃｍ²
以下の低い接触抵抗率を得るためには、高温注入と１５
００℃以上の高温アニールが必要である。一方、｛０３
−３８｝面方位イオン注入層では、室温注入の後、１２
００℃以上のアニールを行えば３×１０^-6Ωｃｍ²以下
の低い接触抵抗率が得られる。室温注入後、１５００℃
アニールを行った｛０３−３８｝面方位イオン注入層で
は８×１０^-7Ωｃｍ²という極めて低い優れた特性を得
た。これは、４ＨＳｉＣ｛０３−３８｝面では上述のよ
うに注入イオンの活性化率が高く、非常に高濃度のドー
ピングが容易だからである。このように、４ＨＳｉＣ
｛０３−３８｝面を用いると、低温プロセスで十分低抵
抗のｐ型層を形成でき、かつオーム性電極の接触抵抗率
も低減できるので、Ｐｉｎダイオードのアノード、ＭＯ
ＳＦＥＴやＩＧＢＴなどのｐ型ベ−ス領域の形成に有効
であり、高性能ＳｉＣデバイスの実現につながる。

【００３５】また、高ドーズイオン注入層の表面の平坦
性を原子間力顕微鏡（ＡＦＭ）により調べた。測定領域
を１μｍ〜２０μｍ角の間で変化させ、表面粗さをＲｍ
ｓ（二乗平均）で評価した。表１は、測定領域１０μｍ
角で比較した結果を示す表である。前述のように、Ａｌ
イオンをトータルドーズ量５×１０¹⁵／ｃｍ²注入し
て、アニールを行った。

【００３６】

【表１】

【００３７】｛０００１｝面方位イオン注入層の表面で
はＲｍｓ値が０.２６ｎｍ、｛０３−３８｝面方位イオ
ン注入層の表面ではＲｍｓ値が０.１６ｎｍとなり、
｛０３−３８｝面方位イオン注入層の方が少し小さい値
が得られ、表面の平坦性に優れることが分かる。このＲ
ｍｓ値は注入直後の状態でもほとんど変化しないが、ア
ニール後には変化が見られた｛０００１｝面方位イオン
注入層の場合には、低抵抗層を形成するためには、１５
００℃以上の高温アニールが必要となるが、このような
高温アニールを行うと、表面に幅０.３〜０.７μｍのマ
クロステップが形成され、表面の平坦性が悪化した。
｛０００１｝面方位イオン注入層で最も低いシート抵抗
が得られた高温注入、１７００℃アニールの試料では、
光学顕微鏡では鏡面を保っているものの、ＡＦＭではＲ
ｍｓ値が６.８ｎｍまで増大し、明らかな表面荒れが観
測された。高温の熱処理時におけるマクロステップの形
成は、ＳｉＣ｛０００１｝オフ面が表面エネルギーを低
減させるために生じる面固有の現象であり、完全に抑制
することは容易ではない。一方、｛０３−３８｝面方位
イオン注入層の場合には、低抵抗ｐ型層が得られる室温
注入、１２００〜１５００℃アニールの試料でもＲｍｓ
値は１.２〜１.６ｎｍと小さい。１７００℃の高温アニ
ールを行っても、Ｒｍｓ値は１.８ｎｍに留まってい
る。これは４ＨＳｉＣ｛０３−３８｝面ではオフ角を導
入していないので、表面エネルギーの低い面が既に現れ
ており、マクロステップの形成などによって表面エネル
ギーを下げる必要がないからであると推測される。この
ように、４ＨＳｉＣ｛０３−３８｝面では高温の熱処理
を行っても表面の平坦性が維持されることは、デバイス
の性能向上に有効である。例えば、ショットキー障壁/
ＳｉＣ界面の平坦性が維持されるので、漏れ電流の少な
い良好な特性が期待される。また、酸化膜/ＳｉＣ界面
の平坦性もよいので、酸化膜の絶縁特性が向上する、界
面のキャリヤ散乱が低減されてＭＯＳ構造のチャネル移
動度が向上する、という効果が期待される。

【００３８】以下、本発明に係るイオン注入層を適用し
た様々な半導体デバイスのデバイス特性について説明す
る。

【００３９】（第１適用例）イオン注入層を適用した第
１の例は、ショットキーダイオードである。本発明に係
るイオン注入層を適用して、図９に示すショットキーダ
イオード１０を製造した。ショットキーダイオード１０
の製造方法について説明する。

【００４０】デバイス作製に用いた基板１１は、改良レ
ーリー法によって成長したインゴットをスライスし、鏡
面研磨することによって作製した。基板１１は全てｎ型
で、ホール効果測定によって求めたキャリヤ密度は８〜
９×１０¹⁸ｃｍ^-3、厚さは１６０〜２１０μｍである。
このデバイスでは縦方向に電流を流すため、基板１１の
抵抗を下げ、かつ薄い基板１１を用いるのが有効であ
る。この基板１１の｛０３−３８｝面上に、ＣＶＤ法に
よって窒素ドープｎ型ＳｉＣ層１２をエピタキシャル成
長した。ｎ型ＳｉＣ層はバッファ層１２ａとドリフト層
１２ｂからなり、バッファ層１２ａはドナー密度１〜５
×１０¹⁷／ｃｍ³、膜厚は２μｍ、ドリフト層１２ｂは
ドナー密度６〜８×１０¹⁵／ｃｍ³、膜厚は１２μｍで
ある。ＣＶＤ法によるバッファ層１２ａの主な成長条件
は、以下の通りである。導入する気体流量を、ＳｉＨ₄
については０．３０ｓｃｃｍ、Ｃ₃Ｈ₈については０．３
０ｓｃｃｍ、Ｎ₂については１×１０^-2ｓｃｃｍ、Ｈ₂に
ついては３．０ｓｌｍとし、基板温度１５５０℃で４５
分間成長させる。また、ＣＶＤ法によるドリフト層１２
ｂの主な成長条件は、以下の通りである。導入する気体
流量を、ＳｉＨ₄については０．５０ｓｃｃｍ、Ｃ₃Ｈ₈
については０．５０ｓｃｃｍ、Ｎ₂については４×１０
^-4ｓｃｃｍ、Ｈ₂については３．０ｓｌｍとし、基板温
度１５５０℃で２００分間成長させる。

【００４１】このようにして作製したＳｉＣエピタキシ
ャルウェーハを用いて、図９に示す構造のショットキー
ダイオード１０を作製した。ショットキー電極端部での
電界集中、絶縁破壊を抑制するために、ショットキー電
極の周囲に幅１５０μｍ、深さ０.５μｍのｐ型ガード
リング１４を設けた。ガードリング１４はホウ素（Ｂ）
イオン注入により形成した。Ｂイオン注入のエネルギー
は３０〜２８０ｋｅＶでトータルドーズ量は１.１×１
０¹³／ｃｍ²である。イオン注入のマスクには、Ａｌ
（厚さ４μｍ）、あるいはＣＶＤにより形成したＳｉＯ
₂膜（厚さ５μｍ）を用いた。注入イオン活性化のため
の熱処理はアルゴンガス雰囲気中１５００℃、３０分の
条件で行った。アニールの後、１１５０℃、２時間のウ
ェット酸化により熱酸化膜１９を形成し、さらにＣＶＤ
によって厚さ８００ｎｍのＳｉＮ膜を堆積した。次に裏
面にＮｉ（厚さ２００ｎｍ）を蒸着し、１０００℃、２
０分間の熱処理を行ってオーミック電極１８を形成し
た。次いで表面側にＴｉ/Ａｌ（Ｔｉ: ２００ｎｍ/Ａ
ｌ: ８５０ｎｍ）を蒸着してショットキー電極１６を形
成した。ショットキー電極１６は５００℃、３０分間の
熱処理を行って安定化させた。ショットキーダイオード
の表面はポリイミド１７を塗布して保護した。ショット
キー電極１６とガードリング領域１４の重なりは２０μ
ｍであり、ショットキー電極１６の直径は３００μｍφ
〜３ｍｍφである。これらのガードリング１４、電極パ
ターン形成には、フォトリソグラフィ技術を用いた。

【００４２】次に、作製された図９に示すショットキー
ダイオード１０の特性について説明する。ここでは、
｛０３−３８｝面方位イオン注入層を適用したショット
キーダイオード（以下、「｛０３―３８｝ショットキー
ダイオード」という）１０の特性を、｛０００１｝面方
位イオン注入層を適用したショットキーダイオード（以
下、「｛０００１｝ショットキーダイオード」という）
と比較して説明する。なお、｛０００１｝ショットキー
ダイオードの製造方法は、｛０３−３８｝ショットキー
ダイオード１０の製造方法と基本的に同じであるが、バ
ッファ層を成長させる際に導入するＮ₂の流量が８×１
０^-2ｓｃｃｍである点、ドリフト層を成長させる際に導
入するＮ₂流量が３×１０^-3ｓｃｃｍである点が異な
る。

【００４３】図１０は、ショットキーダイオード（１ｍ
ｍφ）の典型的な電流−電圧特性を示す図である。順方
向特性は結晶の面方位依存性は小さく、オン抵抗３〜４
ｍΩｃｍ²という良好な値が得られた。順方向特性の片
対数プロットから求めた理想因子Ｎ値は１.０２〜１.０
５であり、障壁高さは｛０００１｝ショットキーダイオ
ードで１.０８ｅＶ、｛０３−３８｝ショットキーダイ
オード１０で１.１６ｅＶとなった。逆方向特性では１
５００Ｖ以上の耐圧を達成し、しかも、−１０００Ｖ印
加時のリ−ク電流も１０^-4Ａ／ｃｍ²程度と小さい。シ
ョットキー電極１６が３００μｍφ〜１ｍｍφ程度の小
さいダイオードでは｛０００１｝ショットキーダイオー
ドでも同様のダイオード特性が得られたが、電極面積の
大きいダイオードでは両者の間に大きな差が見られた。
図１１は、｛０３−３８｝ショットキーダイオード１
０、｛０００１｝ショットキーダイオードの耐圧（平均
値）の電極面積依存性を示す図である。各電極面積につ
いて、少なくとも４０ケのダイオードを測定して耐圧の
平均値を求めた。｛０００１｝ショットキーダイオード
では、電極面積が７.９×１０^-3ｃｍ²（１ｍｍφ）を越
えると急激に耐圧が低下する。これに対して、｛０３−
３８｝ショットキーダイオード１０は、７×１０ ^-2ｃｍ
²（３ｍｍφ）の電極面積でも高い耐圧を維持してい
る。この３ｍｍφのダイオードで耐圧１２００Ｖを基準
にして歩留まりを求めると、｛０００１｝ショットキー
ダイオードで１３％、｛０３−３８｝ショットキーダイ
オード１０では７２％となった。また、耐圧だけでな
く、−１０００Ｖ印加時のリ−ク電流密度の平均値を電
極直径３ｍｍφのダイオードで比較すると、｛０００
１｝ショットキーダイオードでは９×１０^-2Ａ／ｃ
ｍ²、｛０３−３８｝ショットキーダイオード１０では
３×１０^-4Ａ／ｃｍ²となり、二桁以上の差が認められ
た。これは、４ＨＳｉＣ｛０３−３８｝面を用いること
によって、基板１１からのマイクロパイプやらせん転位
の貫通が抑制され、高品質ＳｉＣ結晶が得られたからで
あると考えられる。また、４ＨＳｉＣ｛０３−３８｝面
を用いることによって成長表面、およびイオン注入によ
り形成したガードリング部１４の表面の平坦性がよくな
り、ショットキー電極１６／ＳｉＣ界面での電界集中が
低減されるという効果も寄与していると思われる。本適
用例ではＢイオン注入によってガードリング１４を形成
したが、Ａｌイオン注入を用いた場合でも同様の効果が
ある。

【００４４】（第２適用例）イオン注入層を適用した第
２の例は、プレーナ型ｐｎダイオードである。本発明に
係るイオン注入層を適用して、図１２に示すプレーナ型
ｐｎダイオード２０を製造した。プレーナ型ｐｎダイオ
ード２０の製造方法について説明する。

【００４５】デバイス作製に用いた基板２１は、改良レ
ーリー法によって成長したインゴットをスライスし、鏡
面研磨することによって作製した。基板２１は全てｎ型
で、ホール効果測定によって求めたキャリヤ密度は８〜
９×１０¹⁸ｃｍ^-3、厚さは１６０〜２１０μｍである。
この基板２１の｛０３−３８｝面上に、ＣＶＤ法によっ
て窒素ドープｎ型ＳｉＣ層２２をエピタキシャル成長し
た。成長層はバッファ層２２ａとドリフト層２２ｂから
なり、バッファ層２２ａはドナー密度１〜５×１０¹⁷ｃ
ｍ^-3、膜厚は４μｍ、ドリフト層２２ｂはドナー密度１
〜２×１０¹⁵ｃｍ^-3、膜厚は７６μｍである。ＣＶＤ法
によるバッファ層２２ａの主な成長条件は、以下の通り
である。導入する気体流量を、ＳｉＨ₄については０．
３０ｓｃｃｍ、Ｃ₃Ｈ₈については１．５ｓｃｃｍ、Ｎ₂
については８×１０^-2ｓｃｃｍ、Ｈ₂については３．０
ｓｌｍとし、基板温度１７５０℃、１００Ｔｏｒｒの圧
力下で１０分間成長させる。また、ＣＶＤ法によるドリ
フト層２２ｂの主な成長条件は、以下の通りである。導
入する気体流量を、ＳｉＨ₄については１５ｓｃｃｍ、
Ｃ₃Ｈ₈については４．５ｓｃｃｍ、Ｎ₂については１×
１０^-3ｓｃｃｍ、Ｈ₂については３．０ｓｌｍとし、基
板温度１７５０℃、１００Ｔｏｒｒの圧力下で１８０分
間成長させる。

【００４６】ここでは、高い耐圧を得るために高純度・
厚膜成長層を短時間で成膜できるように、高温での高速
成長を行った。このようにして作製したＳｉＣエピタキ
シャルウェーハを用いて、図１２に示す構造のプレーナ
型ｐｎダイオード２０を作製した。まず、ｐ型アノード
２４を形成するために、Ａｌイオンを７２０ｋｅＶ、４
００ｋｅＶ、２８０ｋｅＶ、１６０ｋｅＶ、８０ｋｅ
Ｖ、４０ｋｅＶ、２０ｋｅＶの７段階で注入した。総ド
ーズ量は１．３×１０¹⁵／ｃｍ²である。各注入エネル
ギーのドーズ量を２.７×１０¹³／ｃｍ² （７２０ｋｅ
Ｖ）、１.８×１０ ¹³／ｃｍ² （４００ｋｅＶ）、１.２
×１０¹³／ｃｍ² （２８０ｋｅＶ）、１.０×１０¹³／
ｃｍ² （１６０ｋｅＶ）、７.２×１０¹⁴／ｃｍ² （８
０ｋｅＶ）、４.２×１０¹⁴／ｃｍ² （４０ｋｅＶ）、
１.３×１０¹⁴／ｃｍ² （２０ｋｅＶ）とすることによ
って、深さ約０.７μｍのｐ型層の内、表面約０.２μｍ
が１０²⁰／ｃｍ³以上の高濃度層となるドーピングプロ
ファイルを形成した。次に、ｐ型アノード領域端部での
電界集中、絶縁破壊を抑制するために、この周囲に幅３
００μｍ、深さ０.７μｍのｐ型ガードリング２３を設
けた。ガードリング２３もＡｌイオン注入により形成し
た。Ａｌイオン注入のエネルギーは同じく２０〜７２０
ｋｅＶの７段階でトータルドーズ量は１.０×１０¹³ｃ
ｍ^-2である。ガードリング２３の形成時には、注入層が
ボックスプロファイルとなるよう設計した。イオン注入
は全て室温で行い、イオン注入のマスクには、Ａｌ（厚
さ５μｍ）、あるいはＣＶＤにより形成したＳｉＯ₂膜
（厚さ６μｍ）を用いた。注入イオン活性化のための熱
処理はアルゴンガス雰囲気中１５００℃、３０分の条件
で行った。アニールの後、１１５０℃、２時間のウェッ
ト酸化により熱酸化膜を形成し、さらに、ＣＶＤによっ
て厚さ８００ｎｍのＳｉＯ₂膜３０を堆積した。次に裏
面にＮｉ（厚さ２００ｎｍ）２９、表面側にＮｉ/Ａｌ
（Ｎｉ: ２００ｎｍ/Ａｌ: １２００ｎｍ）２７を蒸着
し、１０００℃、２０分間の熱処理を行ってオーミック
電極２７を形成した。ダイオードの表面はポリイミド２
８を塗布して保護した。ｐ型アノードのサイズは３ｍｍ
角（面積０.０９ｃｍ²）である。

【００４７】次に、作製された図１２に示すプレーナ型
ｐｎダイオード２０の特性について説明する。ここで
は、｛０３−３８｝面方位イオン注入層を適用したプレ
ーナ型ｐｎダイオード（以下、「｛０３−３８｝プレー
ナ型ｐｎダイオード」という）２０の特性を、｛０００
１｝面方位イオン注入層を適用したプレーナ型ｐｎダイ
オード（以下、「｛０００１｝プレーナ型ｐｎダイオー
ド」という）と比較して説明する。なお、｛０００１｝
プレーナ型ｐｎダイオードの製造方法は、｛０３−３
８｝プレーナ型ｐｎダイオード２０の製造方法と基本的
に同じであるが、バッファ層を成長させる際に導入する
Ｎ₂の流量が６×１０^-1ｓｃｃｍである点、ドリフト層
を成長させる際に導入するＮ₂流量が４×１０^-2ｓｃｃ
ｍである点が異なる。

【００４８】図１３は、プレーナ型ｐｎダイオード（３
ｍｍ角）の典型的な電流−電圧特性を示す図である。順
方向、逆方向特性とも、明らかな面方位依存性が見られ
た。まず順方向特性に着目すると｛０００１｝プレーナ
型ｐｎダイオードは比較的電流が流れにくく、５Ａ程度
以上では約１２ｍΩｃｍ²の直列抵抗（オン抵抗）によ
って電気伝導が支配される。一方、｛０３−３８｝プレ
ーナ型ｐｎダイオード２０では、オン抵抗は２〜３ｍΩ
ｃｍ²と非常に小さく、約２.８Ｖの立ち上がり電圧より
高い領域では急激に電流が増大する｛０３−３８｝プレ
ーナ型ｐｎダイオード２０では３０Ａ（３３３Ａ/ｃ
ｍ²）という高い電流を３.９Ｖの電圧降下で達成するこ
とができた。｛０３−３８｝プレーナ型ｐｎダイオード
に比べて、｛０００１｝プレーナ型ｐｎダイオードでは
電流が流れにくいのは、４ＨＳｉＣ｛０００１｝を用い
た場合には、ｐ型アノードの表面部に形成した高濃度ｐ
型層の電気的活性化率が低いために抵抗が高いこと、お
よびこのｐ型層への電極の接触抵抗が高いことが原因と
考えられる。４ＨＳｉＣ｛０３−３８｝を用いると、室
温注入でも低抵抗・高濃度ｐ型層が形成できるので、こ
の部分の抵抗と接触抵抗を大幅に低減できる。また、逆
方向特性では｛０００１｝プレーナ型ｐｎダイオードの
耐圧が５２１０Ｖに留まっているのに対し｛０３−３
８｝プレーナ型ｐｎダイオード２０では８８６０Ｖもの
高耐圧を得ることができた。−４５００Ｖ印加時のリ−
ク電流は、｛０００１｝プレーナ型ｐｎダイオードで３
×１０^-5Ａ／ｃｍ²、｛０３−３８｝プレーナ型ｐｎダ
イオード２０で５×１０^-8Ａ／ｃｍ²となり、やはり明
確な差が見られた。また、絶縁破壊時のアバランシェ電
流に着目すると、｛０３−３８｝プレーナ型ｐｎダイオ
ード２０では絶縁破壊時に５Ａ（５５Ａ/ｃｍ²）まで電
流を増してもダイオードの物理的破壊に至らない安定な
特性が得られた。しかし、｛０００１｝プレーナ型ｐｎ
ダイオード２０では１Ａ（１１Ａ／ｃｍ²）を越えると
物理的破壊によって整流特性が著しく悪化するダイオー
ドが大半を占めた。これは、４ＨＳｉＣ｛０３−３８｝
面を用いることによって、基板２１からのマイクロパイ
プやらせん転位の貫通が抑制され、高品質ＳｉＣ結晶が
得られたからであると考えられる。

【００４９】また、作製したプレーナ型ｐｎダイオード
の＋４Ｖと−１０００Ｖの間のスイッチング特性や高温
（３００℃）でのオフ特性（−３０００Ｖ）の長期信頼
性には特に面方位依存性が見られなかったが、オン特性
（２００Ａ/ｃｍ２）の長期信頼性には面方位による差
が認められた。図１４は、｛０３−３８｝プレーナ型ｐ
ｎダイオード２０、｛０００１｝プレーナ型ｐｎダイオ
ードに順方向電流１８Ａ（２００Ａ/ｃｍ²）を長時間流
し続けたときの順方向電圧降下をプロットした図であ
る。｛０００１｝プレーナ型ｐｎダイオードでは約３０
００ｓｅｃを越えた付近から電圧降下が増大し始め、１
００００ｓｅｃ後には初期の３.６Ｖから４.７Ｖまで増
大した。しかしながら、｛０３−３８｝プレーナ型ｐｎ
ダイオード２０では１００００ｓｅｃ後も電圧降下は
３.７Ｖであり、ほとんど劣化していない。この原因を
調べるために、長期信頼性試験を行ったダイオードを透
過電子顕微鏡（ＴＥＭ）により観察したところ、劣化し
た｛０００１｝プレーナ型ｐｎダイオードでは、[００
０１]面に多数の積層欠陥が発生していること、および
｛０３−３８｝プレーナ型ｐｎダイオード２０ではこの
ような積層欠陥の発生が見られないことが分かった。こ
の積層欠陥の発生機構は現在のところ明らかでないが、
III−Ｖ族半導体の発光ダイオードでは、順方向バイア
ス時にキャリヤ再結合によって放射されるエネルギーが
結晶歪が大きい部分に部分転位の発生を引き起こし、こ
の部分転位が最密充填面内に伸びることによって積層欠
陥が形成されることが知られている。｛０００１｝プレ
ーナ型ｐｎダイオードの場合も順方向バイアス時に同様
の現象が起こり、最密充填面に相当する[０００１]面に
積層欠陥が発生したものと推測される。この積層欠陥の
影響によって少数キャリヤ寿命が低下し、順方向電圧降
下が増大したものと思われる｛０３−３８｝プレーナ型
ｐｎダイオード２０の場合にこのような積層欠陥の発生
が抑制される理由は、この面ではＳｉとＣ原子が適度に
混在するので、ＰＮ接合界面における歪が非常に小さ
く、部分転位や積層欠陥などの欠陥が発生しにくいもの
と思われる。また、イオン注入後のアニールによって損
傷がほぼ完全に除去できるので、欠陥発生の引き金にな
る歪や点欠陥の集合体が非常に少ないことも寄与してい
る。なお、この実施例ではＡｌイオン注入によってガー
ドリング２３を形成したが、Ｂイオン注入を用いた場合
でも同様の効果がある。

【００５０】（第３適用例）イオン注入層を適用した第
３の例は、Ｎチャネル反転ＭＯＳＦＥＴである。本発明
に係るイオン注入層を適用して、図１５に示すＮチャネ
ル反転ＭＯＳＦＥＴ４０を製造した。Ｎチャネル反転Ｍ
ＯＳＦＥＴ４０の製造方法について説明する。

【００５１】用いた基板４１は、改良レーリー法によっ
て成長したインゴットをスライスし、鏡面研磨すること
によって作製した。基板４１は全てｐ型で、ショットキ
ー障壁の容量−電圧特性から求めた実効アクセプタ密度
は３〜５×１０¹⁸／ｃｍ³、厚さは３８０〜４２０μｍ
である。この基板１１の｛０３−３８｝面に、ＣＶＤ法
によってホウ素ドープｐ型ＳｉＣ層４２をエピタキシャ
ル成長した。ｐ型ＳｉＣ成長層４２のアクセプタ密度は
５〜８×１０¹⁵／ｃｍ³、膜厚は４μｍである。ＣＶＤ
法によるｐ型ＳｉＣ層４２の成長条件は以下の通りであ
る。導入する気体流量を、ＳｉＨ₄については０．５０
ｓｃｃｍ、Ｃ₃Ｈ₈については０．６６ｓｃｃｍ、Ｂ₂Ｈ₆
については１×１０^-5ｓｃｃｍ、Ｈ₂については３．０
ｓｌｍとし、基板温度１５００℃で１００分間成長させ
る。

【００５２】このようにして作製したＳｉＣエピタキシ
ャルウェーハを用いて、図１５に示す構造のＮチャネル
反転型ＭＯＳＦＥＴ４０を作製した。まず、試料をＲＣ
Ａ洗浄し、ＨＦデイップした後、ウェット酸化によりゲ
ート酸化膜４８を形成した。酸化条件は、１１００℃、
２５分である。ゲート酸化膜４８の厚さは４６〜５３ｎ
ｍである。ウェット酸化の後、酸化と同じ温度でアルゴ
ン雰囲気、３０分間のアニールを行った。

【００５３】次に、ＳｉＨ₄を原料ガスに用いた減圧Ｃ
ＶＤ法によって７００℃で多結晶Ｓｉ（厚さ１.６μ
ｍ）を堆積し、ＰＯＣｌ₃を用いて９００℃で燐（Ｐ）
を拡散して低抵抗ｎ型多結晶Ｓｉを形成した。この多結
晶ＳｉをＣＦ₄とＯ₂ガスを用いた反応性イオンエッチン
グによってパターニングし、幅４μｍ、幅２００μｍの
多結晶Ｓｉゲート４７を形成した。続いて、この多結晶
Ｓｉゲート電極をマスクに窒素（Ｎ）イオンを注入して
ソース領域４４、ドレイン領域４３を形成した。Ｎイオ
ン注入は１２０ｋｅＶ、７０ｋｅＶ、４０ｋｅＶ、２５
ｋｅＶの４段階で行い、総ドーズ量は２×１０¹⁵／ｃｍ
²である。イオン注入は室温で行い、注入イオン活性化
のための熱処理はアルゴンガス雰囲気中１２００℃、３
０分の条件で行った。

【００５４】次に、ソース電極４６、ドレイン電極４５
としてチタン/アルミ（Ｔｉ:３０ｎｍ、Ａｌ:２５０ｎ
ｍ）を形成し、８５０℃で３０分間の熱処理を施した。
これらの選択的イオン注入用マスクや電極金属のパター
ニングには、フォトリソグラフィ技術を用いた。ここで
用いた自己整合プロセスは、デバイス作製のマスク数の
低減、工程数の低減だけでなく、デバイスの微細化、ゲ
ート・ドレイン間やゲート・ソース間の寄生容量の低減
に有効である。

【００５５】次に、作製された図１５に示すＮチャネル
反転ＭＯＳＦＥＴ４０の特性について説明する。ここで
は、｛０３−３８｝面方位イオン注入層を適用したＮチ
ャネル反転ＭＯＳＦＥＴ（以下、「｛０３―３８｝Ｎチ
ャネル反転ＭＯＳＦＥＴ」という）４０の特性を、｛０
００１｝面方位イオン注入層を適用したＮチャネル反転
ＭＯＳＦＥＴ（以下、「｛０００１｝Ｎチャネル反転Ｍ
ＯＳＦＥＴ」という）と比較して説明する。なお、｛０
００１｝Ｎチャネル反転ＭＯＳＦＥＴの製造方法は、
｛０３−３８｝Ｎチャネル反転ＭＯＳＦＥＴ４０の製造
方法と基本的に同じであるが、ｐ型ＳｉＣ層を成長させ
る際に導入するＢ₂Ｈ₆の流量が４×１０^-6ｓｃｃｍであ
る点、ウェット酸化後のアニールの条件が１１５０℃、
２時間である点が異なる。アニールの条件が異なるの
は、｛０３−３８｝面を用いた場合は、｛０００１｝面
を用いた場合に比べて酸化速度が非常に速いためであ
る。

【００５６】図１６は、ＭＯＳＦＥＴの典型的なゲート
特性（ドレイン電圧０.１Ｖの線形領域）を示す図であ
る。図１６に示されるように、作製したＭＯＳＦＥＴの
ドレイン特性には明確な線形領域と飽和領域が見られ、
ＭＯＳＦＥＴとしての動作が確認された。｛０００１｝
Ｎチャネル反転ＭＯＳＦＥＴは、９.８Ｖという高いし
きい値電圧を示し、かつゲート電圧を１５Ｖまで増して
もドレイン電流が１μＡ以下に留まっている。一方、
｛０３−３８｝Ｎチャネル反転ＭＯＳＦＥＴ４０は、し
きい値電圧が４.４Ｖと低く、ゲート電圧の増大に対し
てドレイン電流が急峻に立ち上がる良好な特性が得られ
た。このゲート特性から求めた線形領域での実効チャネ
ル移動度は、｛０００１｝Ｎチャネル反転ＭＯＳＦＥＴ
で４．５ｃｍ²/Ｖｓ、｛０３−３８｝Ｎチャネル反転Ｍ
ＯＳＦＥＴ４０で８６ｃｍ²/Ｖｓとなり４ＨＳｉＣ｛０
３−３８｝を用いることによって約２０倍の高いチャネ
ル移動度を達成することができた。飽和領域で求めた電
界効果移動度も｛０００１｝Ｎチャネル反転ＭＯＳＦＥ
Ｔで３.１ｃｍ²/Ｖｓ、｛０３−３８｝Ｎチャネル反転
ＭＯＳＦＥＴ４０で７２ｃｍ²/Ｖｓとなり、大きな違い
が見られた。

【００５７】このＭＯＳＦＥＴ特性の面方位による違い
は主に三つの原因による。一つは、ＭＯＳ界面の品質の
違いである。ＭＯＳキャパシタの容量−電圧特性や、Ｍ
ＯＳＦＥＴの温度特性から４ＨＳｉＣ｛０３−３８｝面
ではＭＯＳ界面の欠陥密度が４ＨＳｉＣ｛０００１｝面
より約１桁少ないことが分かっている。したがって、
｛０３−３８｝Ｎチャネル反転ＭＯＳＦＥＴ４０では、
反転層において電子のトラップや散乱が起こりにくいの
で、高いチャネル移動度が得られる。二番目の理由は、
ＭＯＳ界面の平坦性の違いである。上述したように、４
ＨＳｉＣ｛０００１｝面に高ドーズのイオン注入をして
アニールを行うと、マクロステップが発生して表面の平
坦性が悪化する。ＭＯＳ反転層チャネルは非常に薄いの
で、このようなＭＯＳ界面の平坦性には敏感であり、平
坦性が悪化するとチャネル移動度も低下する４ＨＳｉＣ
｛０３−３８｝面では、高ドーズのイオン注入、アニー
ルを行っても優れた平坦性が維持されるので、高いチャ
ネル移動度が得られる。もう一つの理由は、ソース領域
４４、およびオーム性電極の接触抵抗である。Ｎチャネ
ル反転ＭＯＳＦＥＴの作製時に同じウェーハ上に作製し
たテストパターンを評価した結果、今回のプロセスで形
成したｎ型ソース領域のシート抵抗が４ＨＳｉＣ｛００
０１｝面で２３００Ω/□、４ＨＳｉＣ｛０３−３８｝
面で２１０Ω/□であることが分かった。また、このソ
ース領域４４への接触抵抗率は４ＨＳｉＣ｛０００１｝
面で８×１０^-4Ωｃｍ²、４ＨＳｉＣ｛０３−３８｝面
で３×１０^{- 6}Ωｃｍ²であった。このように、４ＨＳｉ
Ｃ｛０３−３８｝面を用いることによって、寄生抵抗成
分を一桁以上低減できたことも、上記のＭＯＳＦＥＴ特
性の向上に大きく寄与している。従来、ＳｉＣのデバイ
スプロセスではイオン注入層の活性化と損傷低減に要す
るアニール温度がＳｉの融点（１４２０℃）より高いた
めに、自己整合プロセスの適用は困難とされてきた。し
かしながら、４ＨＳｉＣ｛０３−３８｝面を用いること
によって室温注入でもイオン注入後のアニール温度を大
幅に低減できるので、自己整合プロセスを採用しても高
性能ＭＯＳＦＥＴを作製できることが分かった。ここで
は、Ｎチャネル反転ＭＯＳＦＥＴについて述べたが、Ａ
ｌイオン注入によってソース領域、ドレイン領域を形成
するＰチャネル反転ＭＯＳＦＥＴや、ＣＭＯＳデバイス
の作製にも４ＨＳｉＣ｛０３−３８｝面の活用が非常に
有効である４ＨＳｉＣ｛０３−３８｝面を用いて低温イ
オン注入プロセスを使えば、微細ＣＭＯＳ論理ゲートや
オペアンプなどの高温動作高速集積回路の実現が可能で
ある。

【００５８】（第４適用例）イオン注入層を適用した第
４の例は、Ｎチャネル縦型ＤＩ（Double Implanted）Ｍ
ＯＳＦＥＴである。本発明に係るイオン注入層を適用し
て、図１７に示すＮチャネル縦型ＤＩＭＯＳＦＥＴ５０
を製造した。縦型のＳｉパワーＭＯＳＦＥＴは二重拡散
などのプロセスによって作製されるが、ＳｉＣではｐ型
ウェル、ｎ型ソースなどを形成するのにイオン注入技術
が不可欠となる。この構造では、イオン注入によって形
成したｐ型領域とエピタキシャル成長によって形成した
ｎ型ドリフト層のｐｎ接合によって耐圧を維持する。Ｎ
チャネル縦型ＤＩＭＯＳＦＥＴ５０の製造方法について
説明する。

【００５９】デバイス作製に用いた基板５１は、改良レ
ーリー法によって成長したインゴットをスライスし、鏡
面研磨することによって作製した。基板５１は全てｎ型
で、ホール効果測定によって求めたキャリヤ密度は８〜
９×１０¹⁸／ｃｍ³、厚さは１６０〜２１０μｍであ
る。このデバイスでは縦方向に電流を流すため、基板５
１の抵抗を下げ、かつ薄い基板５１を用いるのが有効で
ある。この基板５１の｛０３−３８｝面上に、ＣＶＤ法
によって窒素ドープｎ型ＳｉＣ層５２をエピタキシャル
成長した。成長層はバッファ層５２ａとドリフト層５２
ｂからなり、バッファ層５２ａはドナー密度１〜５×１
０¹⁷ｃｍ^-3、膜厚は２μｍ、ドリフト層５２ｂはドナー
密度５〜６×１０¹⁵ｃｍ^-3、膜厚は１８μｍである。Ｃ
ＶＤ法によるバッファ層５２ａの主な成長条件は、以下
の通りである。導入する気体流量を、ＳｉＨ₄について
は０．３０ｓｃｃｍ、Ｃ₃Ｈ₈については０．３０ｓｃｃ
ｍ、Ｎ₂については１×１０^-2ｓｃｃｍ、Ｈ₂については
３．０ｓｌｍとし、基板温度１５５０℃で４５分間成長
させる。また、ＣＶＤ法によるドリフト層５２ｂの主な
成長条件は、以下の通りである。導入する気体流量を、
ＳｉＨ₄については０．５０ｓｃｃｍ、Ｃ₃Ｈ₈について
は０．４０ｓｃｃｍ、Ｎ₂については２×１０^{- 4}ｓｃｃ
ｍ、Ｈ₂については３．０ｓｌｍとし、基板温度１５５
０℃で２５０分間成長させる。

【００６０】このようにして作製したＳｉＣエピタキシ
ャルウェーハを用いて、図１７に示す構造の縦型ＤＩＭ
ＯＳＦＥＴ５０を作製した。まず、アルミ（Ａｌ）イオ
ンを注入して深さ０.７μｍ、アクセプタ密度約０.５〜
３×１０¹⁷／ｃｍ³のｐ型ウェル領域５３を形成した。
Ａｌイオン注入は５６０ｋｅＶ、４２０ｋｅＶ、３００
ｋｅＶ、１８０ｋｅＶ、１００ｋｅＶ、５０ｋｅＶの６
段階で行い、総ドーズ量は１.４×１０¹³／ｃｍ²であ
る。このとき、ｐ型ウェル５３の深い領域は接合近傍で
の電界集中を緩和するために１０¹⁷／ｃｍ³以上の密
度、浅い領域はｎ型反転層を得るためのしきい値電圧を
低減し、かつ高いチャネル移動度を得るために１０¹⁶／
ｃｍ³台のド−パント密度になるように設計して作製し
た。

【００６１】次に、ソース領域５４、ドレイン領域５５
の形成のために、燐（Ｐ）イオンを注入して低抵抗ｎ型
領域を作製した。Ｐイオン注入は１８０ｋｅＶ、１１０
ｋｅＶ、６０ｋｅＶ、３０ｋｅＶの４段階で行い、総ド
ーズ量は２×１０¹⁵／ｃｍ²である。イオン注入はとも
に室温で行った。また、デバイス端部での絶縁破壊を抑
制するために、活性領域の周囲に幅２５０μｍ、深さ
０.７μｍのｐ型ガードリングを設けた。ガードリング
はホウ素（Ｂ）イオン注入により形成した。Ｂイオン注
入のエネルギーは３０〜３６０ｋｅＶでトータルドーズ
量は１.２×１０^{1 3}ｃｍ^-2である。イオン注入のマスク
には、Ａｌ（厚さ５μｍ）、あるいはＣＶＤにより形成
したＳｉＯ₂膜（厚さ６μｍ）を用いた。注入イオン活
性化のための熱処理はアルゴンガス雰囲気中１５００
℃、３０分の条件で行った。チャネル長は２μｍ、セル
ピッチ（ストライプ構造）は２２μｍである。

【００６２】次に、試料をＲＣＡ洗浄し、ＨＦデイップ
した後、ドライ酸化によりゲート酸化膜５８を形成し
た。酸化条件は１１５０℃、２５分であり、形成される
ゲート酸化膜の厚さは４４〜５１ｎｍである。

【００６３】このゲート酸化のあと、減圧ＣＶＤ法によ
って基板温度８５０℃で厚さ約１μｍの多結晶Ｓｉを堆
積し、燐を８５０℃の拡散によりドーピングし、低抵抗
ｎ型多結晶Ｓｉを形成した。次に、反応性イオンエッチ
ングによってこの多結晶Ｓｉを部分的にエッチングして
ゲート電極６０を作製した。次に、ゲート・ドレイン間
の絶縁用のＳｉＯ₂膜（厚さ約０.８μｍ）６０を基板温
度５００℃のプラズマＣＶＤ法によって堆積した。この
後、裏面全面にニッケル（Ｎｉ: ２００ｎｍ）を蒸着
し、ドレイン電極５９とした。表面側のソース電極５６
にはニッケル/アルミ（Ｎｉ: １００ｎｍ/Ａｌ: ４００
ｎｍ）を用い、両方の電極を９５０℃で１５分間の熱処
理を施すことによって良好なオーミック接触を得た。こ
れらの選択的イオン注入用マスクや電極金属のパターニ
ングには、フォトリソグラフィ技術を用いた。この縦型
ＭＯＳＦＥＴ５０の活性領域の面積は９×１０^-2ｃｍ²
（３ｍｍ角）である。

【００６４】次に、作製された図１７に示すＮチャネル
縦型ＤＩＭＯＳＦＥＴ５０の特性について説明する。こ
こでは、｛０３−３８｝面方位イオン注入層を適用した
Ｎチャネル縦型ＤＩＭＯＳＦＥＴ（以下、「｛０３―３
８｝Ｎチャネル縦型ＤＩＭＯＳＦＥＴ」という）５０の
特性を、｛０００１｝面方位イオン注入層を適用したＮ
チャネル縦型ＤＩＭＯＳＦＥＴ（以下、「｛０００１｝
Ｎチャネル縦型ＤＩＭＯＳＦＥＴ」という）と比較して
説明する。なお、｛０００１｝Ｎチャネル縦型ＤＩＭＯ
ＳＦＥＴの製造方法は、｛０３−３８｝Ｎチャネル縦型
ＤＩＭＯＳＦＥＴ５０の製造方法と基本的に同じである
が、バッファ層を成長させる際に導入するＮ₂の流量が
８×１０^-2ｓｃｃｍである点、ドリフト層を成長させる
際に導入するＮ₂の流量が２×１０^-3ｓｃｃｍである
点、ゲート酸化膜を形成するための酸化条件が１１５０
℃、３時間である点が異なる。

【００６５】図１８は、低ドレイン電圧領域における縦
型ＤＩＭＯＳＦＥＴ（３ｍｍ角）の典型的なドレイン特
性を示す図、図１９は高ドレイン電圧領域における縦型
ＤＩＭＯＳＦＥＴ（３ｍｍ角）の典型的なドレイン特性
を示す図である。｛０００１｝Ｎチャネル縦型ＤＩＭＯ
ＳＦＥＴ、｛０３−３８｝Ｎチャネル縦型ＤＩＭＯＳＦ
ＥＴ５０は共に明確な線形領域と飽和領域が見られ、Ｍ
ＯＳＦＥＴとして動作したが、その特性にはやはり大き
な差が見られた。｛０００１｝Ｎチャネル縦型ＤＩＭＯ
ＳＦＥＴは、ゲート電圧を１５Ｖまで増してもドレイン
電流が５００ｍＡ以下に留まっている。一方、｛０３−
３８｝Ｎチャネル縦型ＤＩＭＯＳＦＥＴ５０は、比較的
小さいゲート電圧、ドレイン電圧で９Ａ（１００Ａ/ｃ
ｍ²）以上のドレイン電流が流れ、ゲート電圧１５Ｖの
ときには、ドレイン電圧３.４Ｖで９Ａ（１００Ａ／ｃ
ｍ²）を達成した。この特性からオン抵抗を見積もると
３４ｍΩｃｍ²となり、非常に良好な値が得られた。ち
なみに、｛０００１｝Ｎチャネル縦型ＤＩＭＯＳＦＥＴ
では、オン抵抗が９７０ｍΩｃｍ²と大きかった。これ
に対し｛０３−３８｝Ｎチャネル縦型ＤＩＭＯＳＦＥＴ
５０においてオン抵抗が小さかったのは、一つには４Ｈ
ＳｉＣ｛０３−３８｝を用いることによってＭＯＳチャ
ネル移動度が大幅に向上したためである。このチャネル
移動度の向上には、ＭＯＳ界面の欠陥密度の低減と優れ
た平坦性の両方が寄与している。｛０００１｝Ｎチャネ
ル縦型ＤＩＭＯＳＦＥＴではチャネル移動度が極めて低
いために、オン抵抗がドリフト領域の抵抗ではなく、Ｍ
ＯＳチャネル抵抗によって支配されてしまう。また、二
つ目の重要な理由は、ソース領域５４、およびオーム性
電極の接触抵抗の差である。Ｎチャネル縦型ＤＩＭＯＳ
ＦＥＴの作製時に同じウェーハ上に形成したテストパタ
ーンを評価した結果、今回のプロセスで形成したｎ型ソ
ース領域のシート抵抗が４ＨＳｉＣ｛０００１｝面で１
２６０Ω/□、４ＨＳｉＣ｛０３−３８｝面で１１０Ω/
□であることが分かった。また、このソース領域への接
触抵抗率は４ＨＳｉＣ｛０００１｝面で９×１０^-4Ωｃ
ｍ²、４ＨＳｉＣ｛０３−３８｝面で３×１０^-6Ωｃｍ²
であった。このように、４ＨＳｉＣ｛０３−３８｝面を
用いることによって、寄生抵抗成分を一桁以上低減でき
たことも、上記のＭＯＳＦＥＴ特性の向上に大きく寄与
している。

【００６６】次に、この３ｍｍ角のＤＩＭＯＳＦＥＴに
つき、ゲート電圧０Ｖ時（オフ状態）のドレイン耐圧を
調べたところ、｛０００１｝Ｎチャネル縦型ＤＩ ＭＯ
ＳＦＥＴで１７２０Ｖ、｛０３−３８｝ Ｎチャネル縦
型ＤＩＭＯＳＦＥＴ５０で２６８０Ｖとなり、大きな差
が見られた。これは４ＨＳｉＣ｛０３−３８｝を用いる
ことによってデバイス活性領域となるＳｉＣエピタキシ
ャル成長層中５２の欠陥密度、特にマイクロパイプ密度
が低減されたからであると考えられる。この３ｍｍ角の
｛０３−３８｝Ｎチャネル縦型 ＤＩＭＯＳＦＥＴ５０
では、ゲート電圧１５Ｖ、ドレイン電圧３.８Ｖで１０
Ａ以上のオン電流を流すことができた。

【００６７】（第５適用例）イオン注入層を適用した第
５の例は、高周波ＭＥＳＦＥＴである。本発明に係るイ
オン注入層を適用して、図２０に示す高周波ＭＥＳＦＥ
Ｔ７０を製造した。高周波ＭＥＳＦＥＴ７０の製造方法
について説明する。

【００６８】用いた基板７１は、改良レーリー法によっ
て成長したインゴットをスライスし、鏡面研磨すること
によって作製した。基板７１はアンドープ成長によって
作製した高抵抗ウェーハで、電流−電圧特性から概算し
た抵抗率は１０⁶Ωｃｍであり、厚さは２８０〜３２０
μｍである。基板７１の面方位は、｛０３−３８｝であ
る。この基板７１上に、ＣＶＤ法によってアンドープの
バッファ層７２ａ、窒素（Ｎ）ドープｎ型チャネル層７
２ｂを連続的にエピタキシャル成長した。バッファ層７
２ａの実効ドナー密度は１×１０¹⁴／ｃｍ³以下、膜厚
は５μｍ、チャネル層のドナー密度は３×１０¹⁷／ｃｍ
³、膜厚は０.２μｍである。ＣＶＤ法によるバッファ層
７２ａの主な成長条件は、以下の通りである。導入する
気体流量を、ＳｉＨ₄については０．３０ｓｃｃｍ、Ｃ₃
Ｈ₈については０．５０ｓｃｃｍ、Ｈ₂については３．０
ｓｌｍとし、基板温度１５２０℃で１２０分間成長させ
る。また、ＣＶＤ法によるチャネル層７２ｂの主な成長
条件は、以下の通りである。導入する気体流量を、Ｓｉ
Ｈ₄については０．１５ｓｃｃｍ、Ｃ₃Ｈ₈については
０．１０ｓｃｃｍ、Ｎ₂については２×１０^-2ｓｃｃ
ｍ、Ｈ₂については３．０ｓｌｍとし、基板温度１５２
０℃で１０分間成長させる。

【００６９】このようにして作製したＳｉＣエピタキシ
ャルウェーハを用いて、図２０に示す構造の高周波ＭＥ
ＳＦＥＴ７０を作製した。まず、蒸着とフォトリソグラ
フィによって形成したＡｌ（厚さ１.５μｍ）をマスク
に用いて、反応性イオンエッチング（ＲＩＥ）によって
素子分離のための溝を形成した。ＲＩＥにはＳＦ₆とＯ₂
をエッチングガスに用い、圧力０.０８Ｔｏｒｒ、高周
波電力１２０Ｗの条件で行った。このときのエッチング
速度は約６０ｎｍ／ｍｉｎであり、２０分間のエッチン
グによって深さ約１.２μｍの溝を形成した。次に、こ
のＲＩＥに用いたＡｌマスクをパターニングすることに
よってイオン注入用のマスクとし、窒素（Ｎ）イオンを
注入して低抵抗ｎ型のソース領域７４、ドレイン領域７
３を形成した。Ｎイオン注入は７０ｋｅＶ、４０ｋｅ
Ｖ、２５ｋｅＶ、１０ｋｅＶの４段階で行い、総ドーズ
量は３×１０¹⁵／ｃｍ²である。イオン注入は室温で行
い、注入イオン活性化のための熱処理はアルゴンガス雰
囲気中１２００℃、３０分の条件で行った。さらに、ソ
ース領域７４、ドレイン領域７３のオーム性電極として
ニッケル（Ｎｉ: ２００ｎｍ）を蒸着し、リフトオフ・
プロセスによりパターンを形成した後、９００℃、１０
分間の熱処理を加えた。

【００７０】次に、電子線露光とリフトオフ・プロセス
を用いて微細なショットキーゲート電極７７を形成し
た。ゲート電極材料にはチタン/プラチナ/金（Ｔｉ: １
０ｎｍ、Ｐt: １２０ｎｍ、Ａｕ: ３５０ｎｍ）を用
い、電極７７を形成した後、４００℃、２０分間の熱処
理を行ってショットキー電極７７の安定化を図った。ソ
ース電極７６、ドレイン電極７５上に厚さ８００ｎｍの
Ａｌを堆積した後、ＧａＡｓＭＥＳＦＥＴの作製で用い
られるプロセスによってＡｕのエアブリッジを作製し、
ソース・フィンガーを接続した。作製した高周波ＭＥＳ
ＦＥＴ７０のゲート長は０.４μｍ、ゲート幅は９００
μｍ、ソース・ゲート間距離は０.４μｍ、ゲート・ド
レイン間距離は１.２μｍである。

【００７１】次に、作製された図２０に示す高周波ＭＥ
ＳＦＥＴ７０の特性について説明する。ここでは、｛０
３−３８｝面方位イオン注入層を適用した高周波ＭＥＳ
ＦＥＴ（以下、「｛０３―３８｝高周波ＭＥＳＦＥＴ」
という）７０の特性を、｛０００１｝面方位イオン注入
層を適用した高周波ＭＥＳＦＥＴ（以下、「｛０００
１｝高周波ＭＥＳＦＥＴ」という）と比較して説明す
る。なお、｛０００１｝高周波ＭＥＳＦＥＴの製造方法
は、｛０３−３８｝高周波ＭＥＳＦＥＴ７０の製造方法
と基本的に同じであるが、チャネル層を成長させる際に
導入するＮ₂の流量が１×１０^-3ｓｃｃｍである点が異
なる。

【００７２】作製した高周波ＭＥＳＦＥＴのドレイン特
性には明確な線形領域と飽和領域が見られ、ＭＥＳＦＥ
Ｔとしての動作が確認された。ＭＥＳＦＥＴの典型的な
ドレイン特性を図２１（ａ）及び（ｂ）に示す。ＭＥＳ
ＦＥＴの直流特性の性能指標となる相互コンダクタンス
ｇｍを見積もると、ゲート電圧０Ｖ、ドレイン電圧１０
Ｖの条件において｛０００１｝高周波ＭＥＳＦＥＴでｇ
ｍ＝５８ｍＳ/ｍｍ、｛０３−３８｝高周波ＭＥＳＦＥ
Ｔ７０ではｇｍ＝７４ｍＳ/ｍｍ となった。この違いは
主に、ソース領域６４、およびオーム性電極の接触抵抗
の差に起因すると考えられる。高周波ＭＥＳＦＥＴの作
製時に同じウェーハ上に作製したテストパターンを評価
した結果、今回のプロセスで形成したｎ型ソース領域の
シート抵抗が４ＨＳｉＣ｛０００１｝面で１８３０Ω/
□、４ＨＳｉＣ｛０３−３８｝面で１８６Ω/□である
ことが分かった。また、このソース領域への接触抵抗率
は４ＨＳｉＣ｛０００１｝面で８×１０^-4Ωｃｍ²、４
ＨＳｉＣ｛０３−３８｝面で３×１０^-6Ωｃｍ²であっ
た。このように、４ＨＳｉＣ｛０３−３８｝面を用いる
ことによって、寄生抵抗成分を一桁以上低減できたこと
も、上記のＭＥＳＦＥＴ特性の向上に大きく寄与してい
る。オフ時のドレイン耐圧は｛０００１｝高周波ＭＥＳ
ＦＥＴで１２０Ｖ、｛０３−３８｝高周波ＭＥＳＦＥＴ
７０では１５５Ｖであった。これは、４ＨＳｉＣ｛０３
−３８｝面を用いることによって、基板７１からのマイ
クロパイプやらせん転位の貫通が抑制され、高品質Ｓｉ
Ｃ結晶が得られたからであると考えられる。また、４Ｈ
ＳｉＣ｛０３−３８｝面を用いることによって成長表面
の平坦性が良くなり、ショットキー電極７７/ＳｉＣ界
面での電界集中が低減されるという効果も寄与している
と思われる。

【００７３】次に、このＭＥＳＦＥＴの高周波特性をオ
ン・ウェーハのマイクロ波測定装置で評価した結果を図
２２に示す。ドレイン電圧５０Ｖの条件でテストしたと
きの遮断周波数ｆｔと最高発振周波数ｆｍａｘを求めた
｛０００１｝高周波ＭＥＳＦＥＴではｆｔ＝６.２ＧＨ
ｚ、ｆｍａｘ＝１６ＧＨｚ、｛０３−３８｝高周波ＭＥ
ＳＦＥＴ７０ではｆｔ＝１６ＧＨｚ、ｆｍａｘ＝４３Ｇ
Ｈｚと見積もられ、｛０３−３８｝高周波ＭＥＳＦＥＴ
の方が優れた特性が得られた。また、周波数３ＧＨｚで
の性能テストを行った結果、最高パワー密度が｛０００
１｝高周波ＭＥＳＦＥＴで２.１Ｗ/ｍｍ（トータルパワ
ー １.８Ｗ）、｛０３−３８｝高周波ＭＥＳＦＥＴ７０
で３.４Ｗ/ｍｍ（トータルパワー３.１Ｗ）となり、や
はり｛０３−３８｝高周波ＭＥＳＦＥＴの方が高い出力
が得られた。このように、４ＨＳｉＣ｛０３−３８｝面
を用いることによって優れた高周波特性が得られたの
は、上述のように、ソース領域７４、およびオーム性電
極の接触抵抗などの寄生抵抗が大幅に低減できるからで
ある。

【００７４】（第６適用例）イオン注入層を適用した第
６の例は、スーパージャンクション（ＳＪ）構造のショ
ットキーダイオードである。本発明に係るイオン注入層
を適用して、図２３に示すＳＪ構造のショットキーダイ
オード８０を製造した。ＳＪ構造のショットキーダイオ
ードについて説明する。Ｓｉパワーデバイスでは、単一
のｐｎ接合、あるいはショットキー障壁の逆バイアス状
態を用いてオフ状態（高耐圧の維持）を実現しているの
に対し、ＳＪ構造では通常のｐｎ接合（あるいはショッ
トキー障壁）のｎ型領域に、高電圧が印加される方向と
は垂直方向に多層のｐｎ接合が形成される。オフ状態で
は、これら多層ｐｎ接合が互いに逆バイアスになるの
で、空乏層が二次元的に広がる。このとき、適切に空乏
層内の空間電荷分布を設計すれば、ドリフト領域内の電
界分布を均一にできる。この結果、比較的高濃度ドーピ
ングを行った低抵抗層を用いても高い耐圧を維持できる
ようになり、高耐圧かつ低オン抵抗のパワーデバイスを
実現することが出来る。このＳＪ構造は古くから提唱さ
れていたが、当時は多層ｐｎ接合を制御良く作製する技
術が確立されていなかったので実用化はされなかった。
最近の半導体加工技術の進展によって、このような多層
ｐｎ接合の形成と空間電荷分布の精密制御が可能にな
り、ＳｉパワーＭＯＳＦＥＴの分野で実用化が進められ
ている。このＳＪ構造がＳｉＣに対しても有効であるの
は明らかである。

【００７５】次に、ＳＪ構造のショットキーダイオード
の製造方法について説明する。デバイス作製に用いた基
板８１は、改良レーリー法によって成長したインゴット
をスライスし、鏡面研磨することによって作製した。基
板８１は全てｎ型で、ホール効果測定によって求めたキ
ャリヤ密度は１〜２×１０¹⁹／ｃｍ³、厚さは１６０〜
２１０μｍである。このデバイスでは縦方向に電流を流
すため、基板８１の抵抗を下げ、かつ薄い基板８１を用
いるのが有効である。この基板８１の｛０３−３８｝面
上に、ＣＶＤ法によって窒素ドープｎ型ＳｉＣ層をエピ
タキシャル成長した。成長層はバッファ層８２とドリフ
ト層８３からなり、バッファ層８２はドナー密度１〜５
×１０¹⁷／ｃｍ³、膜厚は２μｍ、ドリフト層８３はド
ナー密度４×１０¹⁶／ｃｍ³、膜厚は３．５μｍであ
る。ＣＶＤ法によるバッファ層８２の主な成長条件は、
以下の通りである。導入する気体流量を、ＳｉＨ₄につ
いては０．３０ｓｃｃｍ、Ｃ₃Ｈ₈については０．３０ｓ
ｃｃｍ、Ｎ₂については１×１０^-2ｓｃｃｍ、Ｈ₂につい
ては３．０ｓｌｍとし、基板温度１５２０℃で４５分間
成長させる。また、ＣＶＤ法によるドリフト層８３の主
な成長条件は、以下の通りである。導入する気体流量
を、ＳｉＨ₄については０．５０ｓｃｃｍ、Ｃ₃Ｈ₈につ
いては０．５０ｓｃｃｍ、Ｎ₂については２×１０^-3ｓ
ｃｃｍ、Ｈ₂については３．０ｓｌｍとし、基板温度１
５２０℃で６０分間成長させる。

【００７６】このＳｉＣエピウェハ上に減圧ＣＶＤ法に
よって厚さ６μｍのＳｉＯ₂膜を堆積した。このＳｉＯ₂
膜上にＡｌを蒸着し、フォトリソグラフィによって幅２
μｍのストライプ状のパターンを形成した。このＡｌパ
ターンをマスクとして、ＣＦ₄とＯ₂ガスを用いた反応性
イオンエッチングによってＳｉＯ₂膜を選択的にエッチ
ングした。次に、ストライプ状のパターンに加工された
ＳｉＯ₂膜をマスクとして高エネルギーイオン注入を行
い、ｎ型成長層（ドリフト層）８３の一部をｐ型に変換
した。高エネルギーイオン注入によって成長層を貫通す
る深いｐ型領域８３ａを形成した。注入イオンはＡｌ＋
であり、注入エネルギーは３０ｋｅＶ〜６５００ｋｅＶ
の１５段階でトータルドーズ量は、３×１０¹³／ｃｍ²
である。イオン注入時の試料加熱は行わない。注入イオ
ン活性化のための熱処理はアルゴンガス雰囲気中１６０
０℃、３０分の条件で行った。このイオン注入によっ
て、幅約２μｍのストライプ状の注入領域はアクセプタ
密度が約４×１０¹⁶／ｃｍ ³のｐ型（深さ約３．５μ
ｍ）となり、ＳＪ構造が形成される。

【００７７】このようにして作製したＳＪ構造を有する
ＳｉＣエピタキシャルウェハを用いて、図２３に示す構
造のＳＪショットキーダイオード８０を作製した。ま
ず、ショットキー電極端部での電界集中、絶縁破壊を抑
制するために、ショットキー電極の周囲に幅１５０μ
ｍ、深さ０．５μｍのｐ型ガードリング８４を設けた。
ガードリング８４は、ホウ素（Ｂ）イオン注入によって
形成した。Ｂイオン注入のエネルギーは３０〜２８０ｋ
ｅＶでトータルドーズ量は１．１×１０¹³／ｃｍ²であ
る。イオン注入のマスクには、Ａｌ（厚さ４μｍ）、あ
るいはＣＶＤにより形成したＳｉＯ₂膜（厚さ５μｍ）
を用いた。注入イオン活性化のための熱処理はアルゴン
ガス雰囲気中１５００℃、３０分の条件で行った。アニ
ールの後、１１５０℃、２時間のウェット酸化により熱
酸化膜８７を形成し、さらに、ＣＶＤによって厚さ８０
０ｎｍのＳｉＮ膜８８を堆積した。

【００７８】次に、裏面にＮｉ（厚さ２００ｎｍ）を蒸
着し、１０００℃、２０分間の熱処理を行ってオーミッ
ク電極９０を形成した。続いて、表面側にＴｉ／Ａｌ
（Ｔｉ：２００ｎｍ／Ａｌ：８５０ｎｍ）を蒸着し、シ
ョットキー電極８６を形成した。ショットキー電極８６
は、５００℃、３０分間の熱処理を行って安定化させ
た。ダイオードの表面はポリイミド８９を塗布して保護
した。ショットキー電極８６とガードリング８４の重な
りは２０μｍであり、ショットキー電極８６の直径は３
ｍｍφである。

【００７９】次に、作製された図２３に示すＳＪショッ
トキーダイオード８０の特性について説明する。ここで
は、｛０３−３８｝面方位イオン注入層を適用したＳＪ
ショットキーダイオード（以下、「｛０３−３８｝ＳＪ
ショットキーダイオード」という）８０の特性を、｛０
００１｝面方位イオン注入層を適用したＳＪショットキ
ーダイオード（以下、「｛０００１｝ＳＪショットキー
ダイオード」という）と比較して説明する。なお、｛０
００１｝ＳＪショットキーダイオードの製造方法は、
｛０３−３８｝ＳＪショットキーダイオード８０の製造
方法と基本的に同じであるが、バッファ層８２を成長さ
せる際に導入するＮ₂の流量が８×１０^-2ｓｃｃｍであ
る点、ドリフト層８３を成長させる際に導入するＮ₂の
流量が１×１０^-2ｓｃｃｍである点が異なる。

【００８０】図２４は、ＳＪショットキーダイオード
（３ｍｍφ）の典型的な電流−電圧特性を示す図であ
る。順方向特性は、結晶の面方位依存性は小さく、オン
抵抗０．５〜０．７ｍΩｃｍ²という良好な値が得られ
た。順方向特性の片対数プロットから求めた理想因子ｎ
値は、１．０２〜１．０５であり障壁高さは｛０００
１｝ＳＪショットキーダイオードで１．０９ｅＶ、｛０
３−３８｝ＳＪショットキーダイオード８０で１．１８
ｅＶとなった。これに対して、逆方向特性では用いた面
方位によって大きな差が見られた。｛０００１｝ＳＪシ
ョットキーダイオードでは、最高耐圧が５８０Ｖ、平均
耐圧が３６２Ｖに留まっているのに対し、｛０３−３
８｝ＳＪショットキーダイオード８０では、最高耐圧が
７６４Ｖ、平均耐圧が６１２Ｖとなり、優れた特性が得
られた。また、耐圧だけでなく、−３００Ｖ印加時のリ
ーク電流密度の平均値を電極直径３ｍｍφのダイオード
で比較すると、｛０００１｝ＳＪショットキーダイオー
ドでは３×１０^-1Ａ／ｃｍ²、｛０３−３８｝ＳＪショ
ットキーダイオード８０では１×１０^-4Ａ／ｃｍ²とな
り、三桁以上の差が認められた。これは、４ＨＳｉＣ
｛０３−３８｝面を用いることによって、基板８１から
のマイクロパイプやらせん転位の貫通が抑制され、高品
質ＳｉＣ結晶が得られたからであると考えられる。ま
た、４ＨＳｉＣ｛０３−３８｝面を用いることによっ
て、成長表面、及びイオン注入によって形成されたＳＪ
部、及びガードリング８４部の平坦性が良くなり、ショ
ットキー電極／ＳｉＣ界面での電極集中が低減されると
いう効果も寄与していると思われる。この実施例では、
Ｂイオン注入によってガードリング８４を形成したが、
Ａｌイオン注入を用いた場合でも同様の効果がある。イ
オン注入によって形成されたＳＪ構造を４ＨＳｉＣ｛０
３−３８｝ＭＯＳＦＥＴに適用すれば、高耐圧、低損失
の優れたパワートランジスタを実現できる。

【００８１】以上、本発明の実施形態について詳細に説
明してきたが、本発明は上記実施形態に限定されるもの
ではない。

【００８２】上記実施形態においては、窒素（Ｎ）、燐
（Ｐ）、アルミ（Ａｌ）、ホウ素（Ｂ）イオンを注入し
たイオン注入層について説明したが、例えば、砒素（Ａ
ｓ）やガリウム（Ｇａ）、インジウム（Ｉｎ）等の上記
以外のイオンを注入することとしても良い。

【００８３】

【発明の効果】本発明によれば、イオン注入層が｛０３
−３８｝面から１０°以内の角度αのオフ角を有する面
方位に広がることによって、結晶の乱れが少ないイオン
注入層を実現することができる。

【図面の簡単な説明】

【図１】イオン注入層を説明するための図である。

【図２】イオン注入層のＲＢＳスペクトルを示す図であ
る。

【図３】イオン注入層のシート抵抗の注入ドーズ量依存
性を示す図である。

【図４】イオン注入層における注入イオンの電気的活性
化率のアニール温度依存性を示す図である。

【図５】イオン注入層のシート抵抗のアニール温度依存
性を示す図である。

【図６】イオン注入層の接触抵抗率のアニール温度依存
性を示す図である。

【図７】イオン注入層のシート抵抗の注入層アニール温
度依存性を示す図である。

【図８】イオン注入層の接触抵抗率の注入層アニール温
度依存性を示す図である。

【図９】イオン注入層が適用されたショットキーダイオ
ードを示す図である。

【図１０】ショットキーダイオードの電流−電圧特性を
示す図である。

【図１１】ショットキーダイオードの耐圧（平均値）の
電極面積依存性を示す図である。

【図１２】イオン注入層が適用されたプレーナ型ｐｎダ
イオードを示す図である。

【図１３】プレーナ型ｐｎダイオード（３ｍｍ角）の電
流−電圧特性を示す図である。

【図１４】プレーナ型ｐｎダイオードに順方向電流を長
時間流したときの順方向電圧降下をプロットした図であ
る。

【図１５】イオン注入層が適用されたＮチャネル反転Ｍ
ＯＳＦＥＴを示す図である。

【図１６】Ｎチャネル反転ＭＯＳＦＥＴのゲート特性を
示す図である。

【図１７】イオン注入層が適用されたＮチャネル縦型Ｄ
ＩＭＯＳＦＥＴを示す図である。

【図１８】低ドレイン電圧領域における縦型ＤＩＭＯＳ
ＦＥＴ（３ｍｍ角）のドレイン特性を示す図である。

【図１９】高ドレイン電圧領域における縦型ＤＩＭＯＳ
ＦＥＴ（３ｍｍ角）のドレイン特性を示す図である。

【図２０】イオン注入層が適用された高周波ＭＥＳＦＥ
Ｔを示す図である。

【図２１】（ａ），（ｂ）は、高周波ＭＥＳＦＥＴの典
型的なドレイン特性を示す図である。

【図２２】高周波ＭＥＳＦＥＴの高周波特性をオン・ウ
ェーハのマイクロ波測定装置で評価した結果を示す図で
ある。

【図２３】イオン注入層が適用されたＳＪショットキー
ダイオードを示す図である。

【図２４】ＳＪショットキーダイオード（３ｍｍφ）の
電流−電圧特性を示す図である

【符号の説明】

１０…ショットキーダイオード、１１…基板、１２…窒
素ドープｎ型ＳｉＣ層、１２ａ…バッファ層、１２ｂ…
ドリフト層、１４…ガードリング、１６…ショットキー
電極、１７…ポリイミド、１８…オーミック電極、１９
…酸化膜。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/78 ６５２ Ｈ０１Ｌ 29/78 ３０１Ｂ 21/336 ３０１Ｑ 21/338 ６５８Ａ 29/812 29/80 Ｂ 21/329 29/91 Ａ 29/861 Ｆ (71)出願人 000005979 三菱商事株式会社 東京都千代田区丸の内２丁目６番３号 (72)発明者 木本 恒暢 京都府京都市伏見区桃山町松平筑前エルシ ティ桃山筑前605 (72)発明者 塩見 弘 大阪府吹田市原町１−６−19 (72)発明者 松波 弘之 京都府八幡市西山足立１−９ Ｆターム(参考） 4G077 AA03 BE08 DB01 ED05 ED06 FD02 FE11 TK06 4M104 AA03 BB14 CC03 DD26 FF35 GG03 5F102 GB01 GC01 GD01 GJ02 GR01 GS02 GS04 GT03 HC01 HC07 HC16 5F140 AA00 AA27 BA02 BA16 BA20 BE02 BE03 BE07 BE17 BF01 BF04 BG28 BG31 BG38 BH21 BJ07 BJ11 BJ15 BK13 BK21

Claims (7)

【特許請求の範囲】
1. 【請求項１】 ４Ｈ型ＳｉＣの｛０３−３８｝面から１
   ０°以内の角度αのオフ角を有する面方位の面に広がっ
   ていることを特徴とするＳｉＣ半導体のイオン注入層。
2. 【請求項２】 前記オフ角αは、５°以内であることを
   特徴とする請求項１に記載のＳｉＣ半導体のイオン注入
   層。
3. 【請求項３】 前記オフ角αは、３°以内であることを
   特徴とする請求項１に記載のＳｉＣ半導体のイオン注入
   層。
4. 【請求項４】 ｛０３−３８｝面、又は｛０３−３８｝
   面に対して約１０°以内のオフ角αだけ傾いた面、を露
   出させたＳｉＣ単結晶からなる種結晶上に、４Ｈ型ポリ
   タイプのＳｉＣ単結晶を成長させるＳｉＣ結晶成長工程
   と、 前記ＳｉＣ結晶成長工程において成長されたＳｉＣ結晶
   にイオンを注入するイオン注入工程と、 を備えることを特徴とするイオン注入層製造方法。
5. 【請求項５】 前記ＳｉＣ結晶成長工程において、｛０
   ３−３８｝面から傾けれらるオフ角αは、５°以内であ
   ることを特徴とする請求項４に記載のイオン注入層製造
   方法。
6. 【請求項６】 前記ＳｉＣ結晶成長工程において、｛０
   ３−３８｝面から傾けれらるオフ角αは、３°以内であ
   ることを特徴とする請求項４に記載のイオン注入層製造
   方法。
7. 【請求項７】 前記イオン注入工程によってイオンが注
   入されたＳｉＣ結晶を１０００℃以下の温度によって熱
   処理するアニール工程を、さらに備えることを特徴とす
   る請求項４〜６のいずれか１項に記載のイオン注入層製
   造方法。