CN102782823A - 碳化硅半导体器件及其制造方法 - Google Patents

碳化硅半导体器件及其制造方法 Download PDF

Info

Publication number
CN102782823A
CN102782823A CN201180011867.1A CN201180011867A CN102782823A CN 102782823 A CN102782823 A CN 102782823A CN 201180011867 A CN201180011867 A CN 201180011867A CN 102782823 A CN102782823 A CN 102782823A
Authority
CN
China
Prior art keywords
resilient coating
impurity concentration
drift layer
semiconductor device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201180011867.1A
Other languages
English (en)
Inventor
伊藤里美
原田真
玄番润
藤川一洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN102782823A publication Critical patent/CN102782823A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

缓冲层（31）设置在衬底（30）上，由包含杂质的碳化硅制成，并且具有大于1μm且小于7μm的厚度。漂移层（32）设置在缓冲层（31）上，并且由具有比缓冲层（31）的杂质浓度小的杂质浓度的碳化硅制成。以此方式，能够提供一种包括具有所期望的杂质浓度和高结晶性的漂移层（32）的碳化硅半导体器件。

Description

碳化硅半导体器件及其制造方法
技术领域
本发明涉及一种碳化硅半导体器件以及用于制造该碳化硅半导体器件的方法。
背景技术
近年来，已开始使用碳化硅半导体器件，即，具有由碳化硅制成的半导体层的半导体器件。例如，日本国内专利公报No.2005-508086（专利文献1）公开了一种半导体器件，其具有碳化硅衬底、形成在该碳化硅衬底上的缓冲层以及形成在该缓冲层上的N-漂移区。
引用文件列表
专利文献
PTL 1：日本国内专利公报No.2005-508086
发明内容
技术问题
通常在加热碳化硅衬底的同时沉积缓冲层和漂移区（漂移层）。在开始加热碳化硅衬底的初始阶段，碳化硅衬底的温度不稳定，并且易于偏离其期望温度。特别地，易于发生温度超调（temperatureovershoot）。当碳化硅衬底的温度因而偏离其期望值时，待沉积的膜在导电杂质的浓度上将存在差异。例如，当在由于温度超调而导致的过高温度下沉积时，其杂质浓度偏离其期望值。
同时，如果使从加热开始到沉积开始的等待时间较长，则衬底的温度稳定且然后开始沉积。然而，在此情况下，长时间加热碳化硅衬底的表面以从该表面解除吸附（desorb）Si原子。由于解除吸附Si原子，则表面变得富含C原子，即被碳化。在这样的表面上，几乎不能外延生长具有高结晶性的碳化硅衬底。
如上所述，在杂质浓度的稳定和结晶性的提高之间存在折衷关系。然而，要求漂移层既具有所期望的杂质浓度又具有高的结晶性。
鉴于此，本发明的目的在于提供一种包括具有所期望的杂质浓度和高的结晶性的漂移层的碳化硅半导体器件、以及用于制造这样的碳化硅半导体器件的方法。
解决问题的方法
本发明的碳化硅半导体器件包括衬底、缓冲层和漂移层。该缓冲层设置在衬底上，由包含杂质的碳化硅制成，并具有大于1μm且小于7μm的厚度。该漂移层设置在缓冲层上，并且由具有比缓冲层的杂质浓度小的杂质浓度的碳化硅制成。
根据该碳化硅半导体器件，缓冲层具有大于1μm的厚度。因而，与缓冲层具有等于或小于1μm的厚度的情况相比，在沉积缓冲层时从开始加热衬底起经过更长时间。据此，衬底的温度在开始沉积漂移层时更稳定。因为在沉积缓冲层的步骤中衬底能够以高精确度获得温度，所以漂移层能够具有所期望的杂质浓度。
此外，在直到衬底温度稳定的时间段内，在等待时间经过的同时，沉积缓冲层，而不是什么都不执行。据此，可以在生长衬底的表面的同时等待衬底温度稳定。因而，与只是等待温度稳定的情况不同，可以避免其表面由于Si原子的解除吸附而被碳化。据此，提高了在缓冲层的表面中结晶性，这致使将在其上沉积的漂移层的结晶性提高。
此外，缓冲层的厚度小于7μm。因而，沉积缓冲层所需要的时间不会变得太长。
优选地，缓冲层具有比将漂移层的杂质浓度乘以2而得到的杂质浓度大并且比将漂移层的杂质浓度乘以100而得到的杂质浓度小的杂质浓度。更优选地，缓冲层的杂质浓度小于将漂移层的杂质浓度乘以50而得到的杂质浓度。
优选地，缓冲层和漂移层中的每一个中包含的杂质均包括铝和氮中的至少一种。
优选地，缓冲层包括第一和第二层。第一层设置在衬底上。第二层设置在第一层上，并且具有比第一层的杂质浓度小且比漂移层的杂质浓度大的杂质浓度。更优选地，第一层的杂质浓度大于3×1016cm-3。
应予以注意的是，缓冲层除该第一和第二层以外还可以包括另外的层。替代地，缓冲层可以由单层构成。
本发明中的用于制造碳化硅半导体器件的方法包括下列步骤。
开始加热衬底。在开始加热衬底之后，在衬底上沉积缓冲层。该缓冲层由包含杂质的碳化硅制成，并且具有大于1μm且小于7μm的厚度。在该缓冲层上，沉积漂移层。该漂移层由具有比该缓冲层的杂质浓度小的杂质浓度的碳化硅制成。
根据此制造方法，缓冲层具有大于1μm的厚度。因而，与缓冲层具有等于或小于1μm的厚度的情况相比，在沉积缓冲层时从开始加热衬底起经过更长时间。据此，衬底的温度在开始沉积漂移层时更稳定。因为在沉积缓冲层的步骤中衬底能够以高精确度获得温度，所以漂移层能够具有所期望的杂质浓度。
此外，在直到衬底温度稳定的时间段内，在等待时间经过的同时，沉积缓冲层，而不是什么都不执行。据此，可以在生长衬底的表面的同时等待衬底温度稳定。因而，与只是等待温度稳定的情况不同，可以避免其表面由于Si原子的解除吸附而被碳化。据此，提高了在缓冲层的表面中结晶性，这致使将在其上沉积的漂移层的结晶性提高。
此外，缓冲层的厚度小于7μm。因而，沉积缓冲层所需要的时间不会变得太长。
优选地，贯穿沉积缓冲层的步骤和沉积漂移层的步骤，将衬底的设定温度维持恒定。据此，在沉积漂移层的步骤中，衬底能够以提高的精确度获得温度。
优选地，沉积缓冲层的步骤和沉积漂移层的步骤中的每一个均是借助于将工艺气体供给到衬底上的化学气相沉积法在腔室中执行的。该工艺气体包括用于形成碳化硅的材料气体和用于将杂质添加到碳化硅中的杂质气体。该杂质气体包括三甲基铝、氮气和氨气中的至少一种。以此方式，缓冲层和漂移层中的每一个均能够具有导电杂质。
优选地，贯穿沉积该缓冲层的步骤和沉积该漂移层的步骤两者，将腔室中的总压强维持恒定。以此方式，当漂移层的膜形成开始时，能够稳定腔室中的总压强。
本发明的有益效果
如上所述，本发明提供一种包括具有所期望的杂质浓度和高结晶性的漂移层的碳化硅半导体器件。
附图说明
图1是示意性示出本发明一个实施例中碳化硅半导体器件的构造的横截面图。
图2是示意性示出用于制造图1的碳化硅半导体器件的方法的流程图。
图3是示意性示出用于制造图1的碳化硅半导体器件的方法的第一步骤的横截面图。
图4是示意性示出用于制造图1的碳化硅半导体器件的方法的第二步骤的横截面图。
图5是示意性示出用于制造图1的碳化硅半导体器件的方法的第三步骤的横截面图。
图6是示意性示出用于制造图1的碳化硅半导体器件的方法的第四步骤的横截面图。
图7是示意性示出用于制造图1的碳化硅半导体器件的方法的第五步骤的横截面图。
图8是示意性示出用于制造图1的碳化硅半导体器件的方法的第六步骤的横截面图。
图9是示意性示出用于制造图1的碳化硅半导体器件的方法的第七步骤的横截面图。
图10是示意性示出用于制造图1的碳化硅半导体器件的方法的第八步骤的横截面图。
图11是示意性示出用于制造图1的碳化硅半导体器件的方法的第九步骤的横截面图。
图12是示意性示出用于制造图1的碳化硅半导体器件的方法的第十步骤的横截面图。
图13是示出图1的碳化硅半导体器件的杂质浓度分布曲线的一个示例的曲线图。
图14是示出比较例的碳化硅半导体器件的杂质浓度分布曲线的一个示例的曲线图。
图15是示出在碳化硅衬底的加热时间和碳化硅衬底的温度之间的关系的一个示例的曲线图。
具体实施方式
下面参照附图描述本发明的实施例。
参照图1，本实施例的碳化硅半导体器件为结型场效应晶体管（JFET）。JFET 3具有衬底30、缓冲层31、漂移层32、n型层33和p型层34。
衬底30为n型衬底，并且优选地由单晶碳化硅制成。优选地，单晶碳化硅具有六方晶系晶体结构。
缓冲层31为设置在衬底30上的p型半导体层。缓冲层31由包含铝作为导电杂质的碳化硅制成。缓冲层31具有大于1μm且小于7μm的厚度。优选地，缓冲层31具有大于2μm的厚度。
在本实施例中，缓冲层31包括第一层31a和第二层31b。第一层31a设置在衬底30上。第二层31b设置在第一层31a上，并且具有比第一层31a的杂质浓度小且比漂移层32的杂质浓度大的杂质浓度。优选地，第一层31a具有大于3×1016cm-3的杂质浓度。此外，缓冲层31优选地具有比将漂移层32的杂质浓度乘以2而得到的杂质浓度大且比将漂移层32的杂质浓度乘以100而得到的杂质浓度小的杂质浓度。更优选地，缓冲层31具有比将漂移层32的杂质浓度乘以50而得到的杂质浓度小的杂质浓度。
漂移层32为设置在缓冲层31上的p型半导体层。漂移层32由包含铝作为导电杂质的碳化硅制成。漂移层32由具有比缓冲层31的杂质浓度小的杂质浓度的碳化硅制成。漂移层32具有例如10μm的厚度。漂移层32具有例如7.5×1015cm-3的杂质浓度。
n型层33例如为具有0.45μm的厚度且具有2×1017cm-3的n型杂质浓度的碳化硅层。p型层34例如为具有0.25μm的厚度且具有2×1017cm-3的p型杂质浓度的碳化硅层。
在p型层34和n型层33中，形成第一n型区35和第二n型区37，其中的每一个均以比n型层33的浓度高的浓度（例如，大约1×1020cm-3）而包含具有n型导电性的杂质（n型杂质）。在第一n型区35和第二n型区37之间，形成第一p型区36，其以比漂移层32和p型层34的浓度高的浓度（例如，大约1×1018cm-3）包含具有p型导电性的杂质（p型杂质）。即，第一n型区35、第一p型区36和第二n型区37形成为经过p型层34而到达或进入n型层33。另外，第一n型区35、第一p型区36和第二n型区37中的每一个均具有与漂移层32的上表面（漂移层32和n型层33之间的边界部分）隔开的底部。
在当从第一n型区35观察时与第一p型区36相反的一侧，将沟槽部71形成为从p型层34的上表面34A（与n型层33侧相反的主表面）延伸经过p型层34而到达或进入n型层33。即，沟槽部71的底壁71A位于n型层33内部，与漂移层32和n型层33之间的界面相距一定距离。另外，以比漂移层32和p型层34中的浓度高的浓度（例如，大约1×1018cm-3）包含p型杂质的第二p型区43形成为从沟槽部71的底壁71A延伸经过n型层33而到达或进入p型层32。此第二p型区43的底部布置为距缓冲层31的上表面（缓冲层31和漂移层32之间的边界部分）一定距离。
另外，将用作欧姆接触电极的源接触电极39、栅接触电极41、漏接触电极42和电势保持接触电极44形成为分别与第一n型区35、第一p型区36、第二n型区37和第二p型区43接触。
在用作欧姆接触电极的源接触电极39、栅接触电极41、漏接触电极42和电势保持接触电极44中的每一个与相邻的另一个欧姆接触电极之间形成有氧化物膜38。更具体地，用作绝缘膜的氧化物膜38形成在p型层34的上表面34A上以及沟槽部71的底壁71A和侧壁71B上，以至于覆盖除形成源接触电极39、栅接触电极41、漏接触电极42和电势保持接触电极44的区域以外的整个区域。由此将相邻的欧姆接触电极彼此隔离。
此外，源布线45、栅布线46和漏布线47形成为分别与源接触电极39、栅接触电极41和漏接触电极42的上表面接触，并且它们电连接至该欧姆接触电极。源布线45也与电势保持接触电极44的上表面接触，并且因而其也电连接至电势保持接触电极44。即，源布线45形成为从源接触电极39的上表面延伸至电势保持接触电极44的上表面，并且因此将电势保持接触电极44保持在与源接触电极39一样高的电势。源布线45、栅布线46和漏布线47由诸如Al的导体制成。源接触电极39和源布线45构成源电极61，栅接触电极41和栅布线46构成栅电极62，并且漏接触电极42和漏布线47构成漏电极63。此外，将钝化膜64形成为覆盖源电极61、栅电极62、漏电极63和氧化物膜38的上表面。该钝化膜64例如由SiO2制成，并且具有使源电极61、栅电极62和漏电极63与外部电隔离以及保护JFET 3的作用。
现在将描述JFET 3的操作。在n型层33中，当栅电极62具有0V电压时，夹在第一p型区36和第二n型区37之间的区域、夹在前述所夹的区域和漂移层32之间的区域（漂移区）以及夹在第一p型区36和漂移层32之间的区域（沟道区）未耗尽。因而，第一n型区35和第二n型区37经由n型层33而彼此连接。因此，电子从第一n型区35向第二n型区37迁移，从而电流流动。
另一方面，当负电压被施加到栅接触电极41并被增大时，上述的沟道区和漂移区的耗尽继续进行以使第一n型区35和第二n型区37彼此电断开。因此，电子不能从第一n型区35向第二n型区37迁移，从而没有电流流动。
下面描述用于制造JFET 3的方法。
参照图2和图3，首先制备衬底30，作为步骤S210。
接着，通过将工艺气体供给到衬底30上的化学气相沉积（CVD）法在腔室100中执行下述的外延生长步骤（图4）作为步骤S220（图2）。在该CVD中所使用的工艺气体包括：载气；用于形成碳化硅的材料气体；和用于添加杂质的杂质气体。载气例如为氢（H2）气。材料气体例如为硅烷（SiH4）气体和丙烷（C3H8）气体。
参照图4，将衬底30的设定温度设定在预定值。其设定温度例如为1550℃。以此方式，开始加热衬底30。在开始加热衬底30之后，沉积第一层31a。这样做时，使用三甲基铝（TMA）气体作为杂质气体，以提供具有p型导电性的第一层31a。
参照图5，通过在形成第一层31a之后减小TMA气体的供给量，在此情况下，在第一层31a上开始沉积第二层31b。以此方式，形成由第一层31a和第二层31b构成的缓冲层31。
参照图6，在形成缓冲层31之后，进一步减小TMA气体的供给量，从而在缓冲层31上沉积漂移层32。接着，停止TMA气体的供给。优选地，贯穿沉积缓冲层31的步骤和沉积漂移层32的步骤两者，将衬底30的设定温度维持恒定。此外，优选地，贯穿沉积缓冲层31的步骤和沉积漂移层32的步骤两者，将腔室100中的总压强维持恒定。
参照图7，替代TMA气体，将用于形成n型杂质的杂质气体包括在工艺气体中。据此，在漂移层32上沉积n型层33。例如，可以使用氮气（N2）或氨气（NH3）作为杂质气体。接着，利用用于形成p型杂质的杂质气体替换该杂质气体。据此，在n型层33上沉积p型层34。
以此方式，执行外延生长步骤作为步骤S210（图2）。
接着参照图2，在步骤S230，执行沟槽部形成步骤。具体地，如图8所示，沟槽部71形成为从p型层34的上表面34A延伸经过p型层34而到达或进入n型层33。例如，通过在p型层34的上表面34A上形成对于其中将形成沟槽部71的所期望的位置具有开口的掩膜层，并且之后使用SF6气体执行干法蚀刻，来形成沟槽部71。
接着参照图2，在步骤S240，执行离子注入步骤。具体地，参照图9，最初，例如利用CVD在p型层34的上表面34A上以及在沟槽部71的底壁上形成由SiO2构成的氧化物膜。然后，在将抗蚀剂涂布到氧化物膜上之后，执行曝光和显影，从而形成在与第一n型区35和第二n型区37的所期望的形状相一致的区域中具有开口的抗蚀剂膜。使用此抗蚀剂膜作为掩膜，例如通过RIE（反应离子蚀刻）部分地去除氧化物膜，从而在p型层34的上表面34A上形成由具有开口图案的氧化物膜形成的掩膜层。之后，去除上方的抗蚀剂膜，并使用此掩膜层作为掩膜，将离子注入到n型层33和p型层34中。将要注入的离子的种类例如为P、N等。由此形成经过p型层34而到达或进入n型层33的第一n型区35和第二n型区37。
另外，在去除用于形成第一n型区35和第二n型区37的掩膜层之后，根据类似的程序在p型层34的上表面34A上以及沟槽部71的底壁上形成在与第一p型区36和第二p型区43的所期望的形状相一致的区域中具有开口的掩膜层。然后，使用此掩膜层作为掩膜，将离子注入到漂移层32、n型层33和p型层34中。将要注入的离子的种类例如为Al、B等。由此形成经过p型层34而到达或进入n型层33的第一p型区36以及从沟槽部71的底壁71A经过n型层33而到达或进入漂移层32的第二p型区43。
接着参照图2，执行活化退火步骤作为步骤S250。例如，在诸如氩气的惰性气体气氛中在1700℃下执行加热30分钟。这样，将在步骤S240中引入的诸如P和Al的杂质活化，以用作n型杂质和p型杂质。
接着参照图2，在步骤S260中，执行氧化物膜形成步骤。具体地，参照图10，例如，执行热氧化处理，以在大约1300℃下在氧气氛中对其加热大约90分钟，从而形成用作绝缘膜的氧化物膜38（场氧化物膜），该膜覆盖p型层34的上表面34A以及沟槽部71的底壁71A和侧壁71B。氧化物膜38具有例如大约0.1μm的厚度。
接着参照图2，在步骤S270中，执行欧姆电极形成步骤。具体地，参照图11，最初，在将抗蚀剂涂布到氧化物膜38上之后，执行曝光和显影，以从而形成具有与将形成源接触电极39、栅接触电极41、漏接触电极42和电势保持接触电极44（参见图1）的区域相一致的开口91A的抗蚀剂膜91。然后，使用抗蚀剂膜91作为掩膜，例如通过RIE部分地去除氧化物膜38。之后，在抗蚀剂膜91上以及通过抗蚀剂膜91暴露的区域中形成由Ti构成的Ti膜51、由Al构成的Al膜52以及由Si构成的Si膜53。另外，由于去除抗蚀剂膜91，去除（剥离）了抗蚀剂膜91上的Ti膜51、Al膜52和Si膜53，使得Ti膜51、Al膜52和Si膜53仍与第一n型区35、第一p型区36、第二n型区37和第二p型区43接触。
参照图12，在诸如Ar的惰性气体的气氛中执行合金处理达不长于10分钟，例如2分钟，以将它们加热至不低于550℃且不高于1200℃，优选的不低于900℃且不高于1100℃的温度，例如1000℃的温度。这样，使Ti膜51、Al膜52和Si膜53中分别包含的Ti、Al和Si以及n型层33或p型层34中包含的Si和C合金。结果是，将用作欧姆电极的源接触电极39、栅接触电极41、漏接触电极42和电势保持接触电极44分别形成为与第一n型区35、第一p型区36、第二n型区37和第二p型区43的上表面接触。以上述程序完成步骤S270。
接着参照图2，在步骤S280中，执行布线形成步骤。具体地，参照图1，将源布线45、栅布线46和漏布线47分别形成为与源接触电极39、栅接触电极41和漏接触电极42的上表面接触。例如可以通过以下步骤来形成源布线45、栅布线46和漏布线47：形成对于其中将形成源布线45、栅布线46和漏布线47的所期望的区域具有开口的抗蚀剂层，气相沉积Al，并且之后将抗蚀剂层上的Al与抗蚀剂层一起去除（剥离）。
接着参照图2，在步骤S290中，执行钝化膜形成步骤。具体地，形成由例如SiO2构成的钝化膜64，以覆盖源电极61、栅电极62、漏电极63和氧化物膜38的上表面。该钝化膜64可以例如利用CVD形成。
以此方式，得到JFET 3（图1）。
根据本实施例，缓冲层31的厚度大于1μm。因而，与其中缓冲层31具有等于或小于1μm的厚度的情况相比，在沉积缓冲层31时从开始加热衬底30起经过更长时间。以此方式，在沉积漂移层32的起始点，衬底30的温度更稳定。这样，在沉积缓冲层31的步骤中，衬底30可以以提高的精确度获得温度。因而，可以得到具有所期望的杂质浓度的漂移层32。当缓冲层31具有大于2μm的厚度时，可以更加充分地提高精确度。
在直到衬底30的温度稳定的时间段内，在等待时间经过的同时，沉积缓冲层31，而不是什么都不执行。这样，可以在生长衬底30的表面的同时等待衬底30的温度稳定。因而，与只是等待温度稳定的情况不同，可以避免其表面由于Si原子的解除吸附而被碳化。据此，提高了缓冲层31的表面中的结晶性，这致使将在其上沉积的漂移层32的结晶性提高。
此外，因为缓冲层31具有小于7μm的厚度，所以沉积缓冲层31所需要的时间不会太长。
优选地，贯穿沉积缓冲层31的步骤和沉积漂移层32的步骤，将衬底30的设定温度维持恒定。据此，在沉积漂移层32的步骤中，衬底30可以以提高的精确度获得温度。更优选地，贯穿沉积缓冲层31的步骤和沉积漂移层32的步骤，将腔室100中的总压强维持恒定。据此，当开始漂移层32的膜形成时，稳定腔室100中的总压强。
[示例]
参照图13，制造包括具有6μm的厚度的缓冲层31的器件，作为本实施例的JFET（图1）的示例。当沉积具有6μm厚度的缓冲层31时，用作漂移层32中的导电杂质的Al的浓度基本上恒定。特别地，在靠近缓冲层31的区域CB中，Al的浓度基本上恒定。
参照图14，当沉积具有0.5μm厚度的缓冲层31Z作为比较例时，在漂移层32中，在越深的位置处，则Al的浓度越小。特别地，尤其是在接近缓冲层31Z的区域CA中，Al的浓度明显小于所期望的值（图中用虚线指示的值）。
参照图15，在衬底30的设定温度在1550℃下的情况下，测量了衬底30的实际温度。结果是，与由图中的虚线所指示的理想温度升高不同，温度包括如图中的实线所指示的超调OS地升高。上述的区域CA中减少的杂质浓度（图14）被认为是由该超调OS导致的。具体地，认为杂质浓度是由于衬底30的温度过高而变得更小。
为了解决这一问题，在本示例中形成了在厚度方面厚的缓冲层31（图13）。在此情况下，即使发生超调OS（图15），因为在沉积缓冲层31时经过长时间，所以在沉积缓冲层31期间可以消除超调OS。据此，可以限制漂移层32的杂质浓度由于超调OS而减少。
此外，在本实施例的构造中，p型和n型可以彼此替换。在此情况下，例如可以使用氮作为用于缓冲层和漂移层中的每一个的导电杂质。可以例如使用氮气或氨气作为用于CVD的杂质气体，将氮添加到碳化硅中。
在以上描述中，已经例示了JFET，但碳化硅半导体器件可以属于其他类型，诸如，例如MOSFET（金属氧化物半导体场效应晶体管）的MISFET（金属绝缘体半导体场效应晶体管）、IGBT（绝缘栅双极型晶体管）、或二极管。
本文中所公开的实施例和示例在任何方面都是例示性的和非限制性的。本发明的范围由权利要求书中各项而非上述实施例限定，并且旨在包括在等同于权利要求书中各项的范围和含义内的任何修改。
附图标记列表
3：JFET；30：衬底；31：缓冲层；31a、31b：第一和第二层；32：漂移层；33：n型层；34：p型层；34A：上表面；35：第一n型区；36：第一p型区；37：第二n型区；38：氧化物膜；39：源接触电极；41：栅接触电极；42：漏接触电极；43：第二p型区；44：电势保持接触电极；45：源布线；46：栅布线；47：漏布线；51：Ti膜；52：Al膜；53：Si膜；61：源电极；62：栅电极；63：漏电极；64：钝化膜；71：沟槽部；71A：底壁；71B：侧壁；91：抗蚀剂膜；91A：开口。
权利要求书(按照条约第19条的修改)
1.一种碳化硅半导体器件（3），包括：
衬底（30）；
缓冲层（31），所述缓冲层（31）设置在所述衬底上，具有一种导电性类型，由包含杂质并且具有大于1μm且小于7μm的厚度的碳化硅制成；和
漂移层（32），所述漂移层（32）设置在所述缓冲层上，具有所述一种导电性类型，并且由具有比所述缓冲层的杂质浓度小的杂质浓度的碳化硅制成，
所述缓冲层包括：第一层（31a），所述第一层（31a）设置在所述衬底上；和第二层（31b），所述第二层（31b）设置在所述第一层上，并且具有比所述第一层的杂质浓度小且比所述漂移层的杂质浓度大的杂质浓度。
2.根据权利要求1所述的碳化硅半导体器件，其中，所述缓冲层具有比将所述漂移层的杂质浓度乘以2而得到的杂质浓度大并且比将所述漂移层的杂质浓度乘以100而得到的杂质浓度小的杂质浓度。
3.根据权利要求1所述的碳化硅半导体器件，其中，所述缓冲层和所述漂移层中的每一个中包含的杂质包括铝和氮中的至少一种。
4.根据权利要求1所述的碳化硅半导体器件，其中，所述第一层的杂质浓度大于3×1016cm-3。

Claims (9)

1.一种碳化硅半导体器件（3），包括：
衬底（30）；
缓冲层（31），所述缓冲层（31）设置在所述衬底上，由包含杂质并且具有大于1μm且小于7μm的厚度的碳化硅制成；和
漂移层（32），所述漂移层（32）设置在所述缓冲层上，并且由具有比所述缓冲层的杂质浓度小的杂质浓度的碳化硅制成。
2.根据权利要求1所述的碳化硅半导体器件，其中，所述缓冲层具有比将所述漂移层的杂质浓度乘以2而得到的杂质浓度大并且比将所述漂移层的杂质浓度乘以100而得到的杂质浓度小的杂质浓度。
3.根据权利要求1所述的碳化硅半导体器件，其中，所述缓冲层和所述漂移层中的每一个中包含的杂质包括铝和氮中的至少一种。
4.根据权利要求1所述的碳化硅半导体器件，其中：
所述缓冲层包括：
第一层（31a），所述第一层（31a）设置在所述衬底上，和
第二层（31b），所述第二层（31b）设置在所述第一层上，并且具有比所述第一层的杂质浓度小且比所述漂移层的杂质浓度大的杂质浓度。
5.根据权利要求4所述的碳化硅半导体器件，其中，所述第一层的杂质浓度大于3×1016cm-3。
6.一种用于制造碳化硅半导体器件（3）的方法，包括下列步骤：
开始加热衬底（30）；
在开始加热所述衬底的步骤之后，在所述衬底上沉积缓冲层（31），所述缓冲层（31）由包含杂质并且具有大于1μm且小于7μm的厚度的碳化硅制成；以及
在所述缓冲层上沉积漂移层（32），所述漂移层（32）由具有比所述缓冲层的杂质浓度小的杂质浓度的碳化硅制成。
7.根据权利要求6所述的用于制造碳化硅半导体器件的方法，其中，贯穿沉积所述缓冲层的步骤和沉积所述漂移层的步骤两者，将所述衬底的设定温度维持恒定。
8.根据权利要求6所述的用于制造碳化硅半导体器件的方法，其中，沉积所述缓冲层的步骤和沉积所述漂移层的步骤中的每一个均是借助于化学气相沉积法在腔室（100）中执行的，在所述化学气相沉积法中将工艺气体供给到所述衬底上，所述工艺气体包括用于形成碳化硅的材料气体和用于将杂质添加到碳化硅中的杂质气体，并且所述杂质气体包括三甲基铝、氮气和氨气中的至少一种。
9.根据权利要求8所述的用于制造碳化硅半导体器件的方法，其中，贯穿沉积所述缓冲层的步骤和沉积所述漂移层的步骤两者，将所述腔室中的总压强维持恒定。
CN201180011867.1A 2011-02-07 2011-10-19 碳化硅半导体器件及其制造方法 Pending CN102782823A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011-023677 2011-02-07
JP2011023677A JP2012164790A (ja) 2011-02-07 2011-02-07 炭化珪素半導体装置およびその製造方法
PCT/JP2011/073992 WO2012108080A1 (ja) 2011-02-07 2011-10-19 炭化珪素半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
CN102782823A true CN102782823A (zh) 2012-11-14

Family

ID=46600054

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180011867.1A Pending CN102782823A (zh) 2011-02-07 2011-10-19 碳化硅半导体器件及其制造方法

Country Status (7)

Country Link
US (1) US20120199848A1 (zh)
JP (1) JP2012164790A (zh)
KR (1) KR20130114560A (zh)
CN (1) CN102782823A (zh)
CA (1) CA2791178A1 (zh)
TW (1) TW201234610A (zh)
WO (1) WO2012108080A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104885197A (zh) * 2013-02-07 2015-09-02 住友电气工业株式会社 制造碳化硅半导体衬底的方法以及制造碳化硅半导体器件的方法
CN108463871A (zh) * 2016-02-10 2018-08-28 住友电气工业株式会社 碳化硅外延衬底及制造碳化硅半导体器件的方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112016007482B4 (de) * 2016-11-28 2022-03-17 Mitsubishi Electric Corporation Halbleitervorrichtung, Verfahren zum Herstellen einer Halbleitervorrichtung und Halbleiterwafer
US20190273169A1 (en) * 2018-03-01 2019-09-05 Semiconductor Components Industries, Llc Electronic device including a junction field-effect transistor having a gate within a well region and a process of forming the same
EP3696863B1 (en) * 2019-02-15 2021-10-13 Infineon Technologies Austria AG Lateral transistor device
WO2024127944A1 (ja) * 2022-12-16 2024-06-20 住友電気工業株式会社 炭化珪素エピタキシャル基板、炭化珪素半導体装置の製造方法および炭化珪素エピタキシャル基板の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08148699A (ja) * 1994-11-21 1996-06-07 Shindengen Electric Mfg Co Ltd 整流ダイオ−ド
JP2002261041A (ja) * 2001-03-05 2002-09-13 Shikusuon:Kk ＳｉＣ半導体のイオン注入層及びその製造方法
CN1441965A (zh) * 2000-05-10 2003-09-10 克里公司 碳化硅金属半导体场效应晶体管和制造碳化硅金属半导体场效应晶体管的方法
US20060113574A1 (en) * 2003-06-13 2006-06-01 Kazuhiro Fujikawa Field effect transistor
JP2009059803A (ja) * 2007-08-30 2009-03-19 Sumitomo Electric Ind Ltd 半導体装置
US20090134405A1 (en) * 2007-11-27 2009-05-28 Kabushiki Kaisha Toshiba Semiconductor substrate and semiconductor device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6849874B2 (en) 2001-10-26 2005-02-01 Cree, Inc. Minimizing degradation of SiC bipolar semiconductor devices
JP4751308B2 (ja) * 2006-12-18 2011-08-17 住友電気工業株式会社 横型接合型電界効果トランジスタ
JPWO2010131571A1 (ja) * 2009-05-11 2012-11-01 住友電気工業株式会社 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08148699A (ja) * 1994-11-21 1996-06-07 Shindengen Electric Mfg Co Ltd 整流ダイオ−ド
CN1441965A (zh) * 2000-05-10 2003-09-10 克里公司 碳化硅金属半导体场效应晶体管和制造碳化硅金属半导体场效应晶体管的方法
JP2002261041A (ja) * 2001-03-05 2002-09-13 Shikusuon:Kk ＳｉＣ半導体のイオン注入層及びその製造方法
US20060113574A1 (en) * 2003-06-13 2006-06-01 Kazuhiro Fujikawa Field effect transistor
JP2009059803A (ja) * 2007-08-30 2009-03-19 Sumitomo Electric Ind Ltd 半導体装置
US20090134405A1 (en) * 2007-11-27 2009-05-28 Kabushiki Kaisha Toshiba Semiconductor substrate and semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104885197A (zh) * 2013-02-07 2015-09-02 住友电气工业株式会社 制造碳化硅半导体衬底的方法以及制造碳化硅半导体器件的方法
US9633840B2 (en) 2013-02-07 2017-04-25 Sumitomo Electric Industries, Ltd. Method of manufacturing silicon carbide semiconductor substrate and method of manufacturing silicon carbide semiconductor device
CN104885197B (zh) * 2013-02-07 2017-05-10 住友电气工业株式会社 制造碳化硅半导体衬底的方法以及制造碳化硅半导体器件的方法
CN108463871A (zh) * 2016-02-10 2018-08-28 住友电气工业株式会社 碳化硅外延衬底及制造碳化硅半导体器件的方法

Also Published As

Publication number Publication date
WO2012108080A1 (ja) 2012-08-16
KR20130114560A (ko) 2013-10-17
US20120199848A1 (en) 2012-08-09
CA2791178A1 (en) 2012-08-16
JP2012164790A (ja) 2012-08-30
TW201234610A (en) 2012-08-16

Similar Documents

Publication Publication Date Title
CN102007596B (zh) 半导体器件
CN102782823A (zh) 碳化硅半导体器件及其制造方法
CN101647093B (zh) 制造半导体装置的方法和半导体装置
CN101859706B (zh) 碳化硅半导体装置的制造方法及碳化硅半导体装置
US8415241B2 (en) Method of manufacturing silicon carbide semiconductor device
KR101597602B1 (ko) 반도체장치의 제조방법
EP2717318A1 (en) Silicon carbide semiconductor device and method for manufacturing same
WO2007086196A1 (ja) 炭化珪素半導体装置の製造方法
CN102171827A (zh) 碳化硅半导体器件
CN103548144A (zh) 碳化硅半导体器件及其制造方法
US8524585B2 (en) Method of manufacturing semiconductor device
JP2003243653A (ja) 炭化珪素半導体装置の製造方法
CN100390937C (zh) 5英寸功率mos管用硅外延片的制造方法
CN109244126B (zh) 一种绝缘栅双极晶体管及其制作方法
KR20130141339A (ko) 반도체 장치의 제조 방법
US8728877B2 (en) Method for manufacturing silicon carbide semiconductor device with a single crystal substrate
CN102770961B (zh) 制造半导体器件的方法
US20090026497A1 (en) Method for Producing Semiconductor Device
US9698017B2 (en) Manufacturing method of semiconductor device
JPH08274337A (ja) 半導体装置、およびその製造方法
CN103928506A (zh) 采用金属发射极的碳化硅双极型晶体管器件及其制作方法
JP2010027638A (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20121114