CN100390937C - 5英寸功率mos管用硅外延片的制造方法 - Google Patents
5英寸功率mos管用硅外延片的制造方法 Download PDFInfo
- Publication number
- CN100390937C CN100390937C CNB2006100395995A CN200610039599A CN100390937C CN 100390937 C CN100390937 C CN 100390937C CN B2006100395995 A CNB2006100395995 A CN B2006100395995A CN 200610039599 A CN200610039599 A CN 200610039599A CN 100390937 C CN100390937 C CN 100390937C
- Authority
- CN
- China
- Prior art keywords
- epitaxial
- layer
- growth
- substrate
- impurities
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Abstract
本发明涉及一种功率VDMOS管用硅外延片的制造方法,其技术工艺在于:选择合适的气体腐蚀流量和气体腐蚀时间,减小气体腐蚀杂质在外延反应器的浓度,以减小外延生长时的自掺杂。第一层外延生长:在高浓度的衬底表面生长一层纯度外延层,对衬底片表面和边缘进行包封,控制其生长温度、生长速率和外延时间,以使包封层达到理想效果,同时必须考虑低温淀积以减少自掺杂杂质的蒸汽压和固态扩散速率;选择合适的外延条件,使外延片的形变最小。第二层外延生长:生长一层电阻率和厚度符合器件要求的外延层。
Description
一、技术领域
本发明涉及硅外延片,具体而言,是5英寸功率MOS管用硅外延片的制造方法。
二、背景技术
功率MOS场效应器件的主要结构为VDMOS结构。它依据MOSFET的工作原理,通过加到栅极上的电压,控制沟道区的电场,以控制沟道区载流子的种类和数量,来实现大电流、高电压的导通和关断。它采用超大规模集成电路的精细加工技术,用N/N+外延结构,因此对外延片的有特殊的要求和标准。
5英寸功率VDMOS管用超大规模集成电路精细加工技术,故对外延片表面的颗粒要求极高,对外延片的弯曲度、翘曲度、平整度和局部平整度有极高的要求;5英寸功率VDMOS管要实现大电流、高电压的导通和关断,所以对外延材料的晶格结构和电阻率分布的均匀性有特殊的要求。目前国际上一般采用单片外延炉生长功率VDMOS管用外延片,并且用的衬底片品质也比国内的高一个档次。我们目前用批生产外延炉生长功率VDMOS管用外延片,其一些主要的参数都达到国外的技术水平。
功率VDMOS管用外延片材料要求平区电阻率的均匀性≤6%,过渡区宽度小于1μm,而且所用衬底为重掺As(<0.004Ωcm背封衬底)。众所周知,在N+衬底上生长电阻率高而均匀性好的外延层是极其困难的。理想的外延层与衬底的界面过渡区是陡峭的,然而在实际生长条件下,有二种重要因素影响到过度区的分布情况:
一是杂质原子由高浓度衬底向外延层的固态扩散,其最终的杂质分布为余误差函数分布;
二是外延生长时的汽相自掺杂,汽相自掺杂对过度区有几方面的影响:(a)杂质从衬底背面和衬底边缘的蒸发;(b)杂质从衬底正面的蒸发;(c)杂质从衬底正面向外延层扩散。所谓汽相自掺杂是在外延生长时,首先是HCL气腐后产生的高浓度杂质,留在反应室内,虽经大流量气体吹除,仍有部分杂质留在外延表面的滞留层内,在外延生长时作为掺杂杂质进入外延层里,其次是衬底表面、边缘、背面的杂质在高温时逃逸到气相中,致使衬底与外延层界面杂质浓度过高,造成过度区加宽,从而减少外延层的有效厚度。同时汽相自掺杂不仅对外延层表面经向电阻率分布的均匀性产生很大的影响,由于边缘和背面杂质的自掺杂作用,也使边缘的电阻率低于中心的电阻率,而且对过渡区产生较大的影响,也造成中心区和边缘区过渡区大小的不一致。其结果是外延片中心电阻率高,边缘电阻率低,制成器件时其击穿电压BVDS是中间大边缘小,导通电阻Rdson也是中间大边缘小,这不仅减小了外延片参数控制的范围,增加了控制难度,也造成器件成品率的下降。
三、发明内容
针对过度区的大小直接影响功率VDMOS管的导通电阻,针对电阻率的均匀性直接影响功率VDMOS管的击穿电压,针对表面平整度直接影响功率VDMOS管的加工精度进行了本发明创造。本发明是依据自掺杂的产生机理及抑制方法和固体扩散的理论而发展起来的一种硅外延新型技术,并且对衬底片提出特殊要求。与常规的外延相比,其技术的特点是控制HCl的气腐量并对衬底表面用纯度外延层包封。
本发明的技术方案如下:
5英寸功率VDMOS管用硅外延片的制造方法,其工艺技术在于:为对衬底进行腐蚀,选择合适的气体腐蚀流量和气体腐蚀时间(气体腐蚀温度1130℃,气体腐蚀的时间8分钟和HCl流量20L/min),减小气体腐蚀杂质在外延反应器的浓度,以减小外延生长时的自掺杂。第一层外延生长:在衬底表面生长一层外延层,对衬底片表面和边缘进行包封,控制其生长温度、生长速率和外延时间,以使包封层达到理想效果,同时必须考虑淀积温度以减少自掺杂杂质的蒸汽压和固态扩散速率;选择合适的外延条件:气体腐蚀温度1130℃,气体腐蚀流量20L/min;生长温度1090℃;生长速率0.5~1μm/min。保证外延片表面的平整度和局部平整度。第二层外延生长,生长温度1130℃,生长速率1~1.5μm/min;生长一层电阻率和厚度符合器件要求的外延层。上述硅外延片的制造方法,其中第一层外延生长时掺杂流量为0~5L/min;第二层外延生长时掺杂流量为15~35L/min。
本发明的功率VDMOS管用硅外延片的制造方法,其目的是在其后的器件高温工艺中阻挡衬底的杂质向外延层扩散,最大限度的减小固-固扩散的影响,以减少过度区宽度,既保证器件的击穿电压的均匀性,又兼顾器件的导通电阻。同时生长纯度薄层外延层后,可大大提高外延层表面电阻率的均匀性和减少过度区宽度,也可大大提高器件的电性能和成品率。本发明方法的采用生长的外延层杂质分布比常规的外延工艺有显著改善,也可大大提高器件的电性能和成品率。
四、附图说明
图1:本发明所用的装置示意图
图2:现有技术生长的外延层浓度分布
图3:采用本发明生长的外延层浓度分布
五、具体实施方式
以下结合附图对本发明的具体实施方式进行详细地说明:
本发明所用的设备是意大利生产的PE-2061S外延炉见图1,基座是高纯石墨表面经裂解处理,用高频感应方式加热,氢纯化器用分子筛吸附,纯度为99.99999%。图中:1为硅衬底;2为加热线圈;3为石墨基座;4为石英反应器。
反应器及衬底清洗:石英钟罩及石英支架在进行高阻外延前必须认真清洗,以清除吸附在内壁的杂质原子和残留物。
石墨基座处理:无论是衬底包硅,还是外延生长,基座都必须重新处理,以去除基座表面的高浓度杂质。
外延气相腐蚀:气相腐蚀的目的是去除衬底表面的氧化层和金属沾污,使外延层生长在一清洁的硅表面。但是,在气体腐蚀时硅表面层中的高浓度杂质会转移到气相中,严重影响到外延层的过渡区宽度,也影响到器件的击穿电压和导通电阻。我们在气体腐蚀时严格控制气体腐蚀速率和气体腐蚀时间,既保证了衬底表面的清洁,又使转移到气相中的杂质最少,以保证过渡区的理想分布。气体腐蚀温度1130℃,气体腐蚀的时间8分钟和HCl流量20L/min。
第一层外延:生长温度1090℃,淀积速率为0.5~1.0μm/min。由于自掺杂与杂质挥发有关,而杂质的挥发量又与衬底面积成正比,为了抑制自掺杂,必须采用适当的生长温度和生长速率,生长一薄的纯度外延层,覆盖在整个衬底片的表面和边缘。减少外延生长时的自掺杂,也减小外延生长时的过渡区,使外延片表面的电阻率均匀性更好。第一层外延生长时掺杂流量为0~5L/min。
第二层外延:生长温度1130℃,淀积速率为1~1.5μm/min。第一次外延结束后,经过气相吹除,气相吹除的时间和气流量要能使反应室的杂质浓度降到最低,通入适量的掺杂源,按技术要求生长一层电阻率平坦的外延层,外延生长时掺杂流量为15~35L/min。外延层杂质浓度分布如图3所示,其过渡区、平区浓度、表面浓度均好于现有技术,本发明方法所采用多项外延工艺技术有效地控制了自掺杂,所得到的硅外延片完全符合器件的要求。图2为现有技术生长的外延层浓度分布。
虽然本发明通过实施例进行了描述,但实施例并非用来限定本发明。本领域技术人员可在本发明的精神的范围内,做出各种变形和改进,所附的权利要求应包括这些变形和改进。
Claims (3)
1.一种5英寸功率MOS管用硅外延片的制造方法,其特征在于:
为对衬底进行腐蚀,气体腐蚀条件的选择:气体腐蚀温度为1130℃,气体腐蚀的时间为8分钟和HCl流量为20L/min;
第一层外延生长:在衬底表面生长一层外延层,对衬底片表面和边缘进行包封;
第二层外延生长:在第一层外延层上生长第二层外延层。
2.根据权利要求1所述的硅外延片的制造方法,其特征在于第一层外延生长时生长温度为1090℃,淀积速率为0.5~1μm/min;第二层外延生长时生长温度为1130℃,淀积速率为1~1.5μm/min。
3.根据权利要求1所述的硅外延片的制造方法,其特征在于第一层外延生长时掺杂流量为0~5L/min;第二层外延生长时掺杂流量为15~35L/min。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006100395995A CN100390937C (zh) | 2006-04-17 | 2006-04-17 | 5英寸功率mos管用硅外延片的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006100395995A CN100390937C (zh) | 2006-04-17 | 2006-04-17 | 5英寸功率mos管用硅外延片的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1845303A CN1845303A (zh) | 2006-10-11 |
| CN100390937C true CN100390937C (zh) | 2008-05-28 |
Family
ID=37064230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006100395995A Expired - Lifetime CN100390937C (zh) | 2006-04-17 | 2006-04-17 | 5英寸功率mos管用硅外延片的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100390937C (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106803480A (zh) * | 2017-02-14 | 2017-06-06 | 河北普兴电子科技股份有限公司 | 常压下p+衬底上生长n‑硅外延片的方法及外延片的应用 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103367252B (zh) * | 2013-07-08 | 2015-02-04 | 河北普兴电子科技股份有限公司 | 一种双极型晶体管用双层硅外延片的制造方法 |
| CN104103499B (zh) * | 2014-07-31 | 2017-05-03 | 南京国盛电子有限公司 | 一种8英寸肖特基管用硅外延片的制造方法 |
| CN105355542B (zh) * | 2015-11-05 | 2019-01-11 | 南京国盛电子有限公司 | 一种采用变温变掺杂流量的双极型晶体管外延片制造方法 |
| CN106757324B (zh) * | 2016-12-26 | 2019-05-21 | 南京国盛电子有限公司 | 一种硅外延片的制造方法 |
| CN108767053B (zh) * | 2018-03-23 | 2019-12-27 | 南京国盛电子有限公司 | 一种新型红外探测器bib硅外延片的制造方法 |
| CN115305566A (zh) * | 2022-10-12 | 2022-11-08 | 广州粤芯半导体技术有限公司 | 外延层的制备方法以及含外延层的半导体 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4866492A (en) * | 1986-02-28 | 1989-09-12 | Polyfet Rf Devices, Inc. | Low loss fet |
| CN1433569A (zh) * | 2000-06-02 | 2003-07-30 | 通用半导体公司 | 一种制造功率mos场效应管的方法 |
-
2006
- 2006-04-17 CN CNB2006100395995A patent/CN100390937C/zh not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4866492A (en) * | 1986-02-28 | 1989-09-12 | Polyfet Rf Devices, Inc. | Low loss fet |
| CN1433569A (zh) * | 2000-06-02 | 2003-07-30 | 通用半导体公司 | 一种制造功率mos场效应管的方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106803480A (zh) * | 2017-02-14 | 2017-06-06 | 河北普兴电子科技股份有限公司 | 常压下p+衬底上生长n‑硅外延片的方法及外延片的应用 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1845303A (zh) | 2006-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104319235B (zh) | 一种快速恢复二极管用硅外延片的制造方法 | |
| CN102157359B (zh) | 6英寸powermos管外延层的制造方法 | |
| US20130119406A1 (en) | Silicon carbide substrate, semiconductor device, and methods for manufacturing them | |
| JP6245416B1 (ja) | 炭化珪素エピタキシャルウエハの製造方法及び炭化珪素半導体装置の製造方法 | |
| CN106711022A (zh) | 一种生长掺杂界面清晰的碳化硅外延薄膜的制备方法 | |
| CN104779141A (zh) | 低偏角碳化硅同质外延材料的制作方法 | |
| CN103422164A (zh) | 一种N型4H-SiC同质外延掺杂控制方法 | |
| CN104409345B (zh) | 一种大功率pin器件硅外延片的制造方法 | |
| CN106653570A (zh) | 一种重掺衬底反型高阻ic外延片的制备方法 | |
| CN100501925C (zh) | 6″vdmos管用硅外延片的制造方法 | |
| CN117626425B (zh) | 一种igbt用8英寸硅外延片的制备方法 | |
| CN106803480A (zh) | 常压下p+衬底上生长n‑硅外延片的方法及外延片的应用 | |
| CN103367252A (zh) | 一种双极型晶体管用双层硅外延片的制造方法 | |
| CN108417483B (zh) | 一种8英寸大功率igbt元器件用外延片的制备方法 | |
| CN110660649B (zh) | 一种8英寸vdmos功率管用硅外延片的制造方法 | |
| CN103603048B (zh) | 一种用于生产碳化硅外延片的化学气相沉积设备 | |
| CN104103499B (zh) | 一种8英寸肖特基管用硅外延片的制造方法 | |
| CN111554565A (zh) | 硅8英寸大功率元器件外延片制备工艺 | |
| CN1845303A (zh) | 5″功率mos管用硅外延片的制造方法 | |
| CN112735942A (zh) | 一种igbt用硅衬底抛光片的制备方法 | |
| CN102332497A (zh) | 毫米波雪崩二极管用硅外延片的制造方法 | |
| CN107785302A (zh) | 一种soi硅衬底材料的制备方法和soi材料 | |
| WO2025102821A1 (zh) | 提高碳化硅金属氧化物半导体场效应晶体管沟道迁移率的材料处理方法 | |
| CN111463117A (zh) | 一种高频器件用硅外延片的制备方法 | |
| CN110085509B (zh) | 一种均匀性厚膜soi硅片的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term |
Granted publication date: 20080528 |