JP7100769B2 - 縦型炭化珪素パワーmosfetおよびigbtならびにその製造方法 - Google Patents

縦型炭化珪素パワーmosfetおよびigbtならびにその製造方法 Download PDF

Info

Publication number
JP7100769B2
JP7100769B2 JP2021532018A JP2021532018A JP7100769B2 JP 7100769 B2 JP7100769 B2 JP 7100769B2 JP 2021532018 A JP2021532018 A JP 2021532018A JP 2021532018 A JP2021532018 A JP 2021532018A JP 7100769 B2 JP7100769 B2 JP 7100769B2
Authority
JP
Japan
Prior art keywords
sic
type
layer
region
silicon carbide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021532018A
Other languages
English (en)
Other versions
JP2022508324A (ja
Inventor
ビルツ,ステファン
ミハイラ,アンドレイ
ノール,ラーズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Energy Ltd
Original Assignee
Hitachi Energy Switzerland AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Energy Switzerland AG filed Critical Hitachi Energy Switzerland AG
Publication of JP2022508324A publication Critical patent/JP2022508324A/ja
Application granted granted Critical
Publication of JP7100769B2 publication Critical patent/JP7100769B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025Channel region of field-effect devices
    • H01L29/1029Channel region of field-effect devices of field-effect transistors
    • H01L29/1033Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095Body region, i.e. base region, of DMOS transistors or IGBTs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66053Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/66325Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333Vertical insulated gate bipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395Vertical transistors, e.g. vertical IGBT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

新たな縦型炭化珪素(SiC)パワーMOSFETおよびIGBTならびにその製造方法が提案されている。
新たな概念は、異なるSiCポリタイプの利点を組み合わせて、低密度の界面欠陥状態を有し、したがって、MOSFETチャネル移動度を改善する、金属-半導体-酸化物(MOS)界面を形成する。
US 5 915 194 A1は、原子的に平坦な表面およびポリタイプ化合物の高品質の低欠陥結晶膜を、その結晶膜とは異なるポリタイプの化合物基板上にヘテロエピタキシャルに成長させる方法を開示している。この方法は、6H-SiC上での3C-SiC、2H-AlN、および2H-GaNの成長に特に適している。
US6 763 699 A1は、原子的に平坦な炭化珪素上部表面を有するガスセンサデバイスを開示し、この表面は、それの均一な再現性のある表面を提供する。
EP 2 083 448 A1は炭化珪素半導体装置およびその製造方法が得られることを開示している。4H-SiC基板上の初期成長層上にSiからなる被膜を形成し、被膜で覆われた領域に延長テラス面を形成する。次に、被膜を除去し、初期成長層上に新たな成長層をエピタキシャル成長させる。初期成長層の延長テラス面には、低温で安定しているポリタイプの3C-SiC結晶からなる3C-SiC部を成長させる。MOSFETのチャネル領域は、狭いバンドギャップを有する3C-SiC部分に設けられる。その結果、界面準位の低減のため、チャネル移動度が向上する。
US2017/0104072 A1は、SiC半導体層と、ゲート電極と、SiC半導体層とゲート電極との間に設けられたゲート絶縁膜と、SiC半導体層とゲート絶縁膜との間に設けられ、アンチモン(Sb)、スカンジウム(Sc)、イットリウム(Y)、ランタン(La)およびランタノイド(Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、YbおよびLu)からなる群から選択される少なくとも1つの元素を含む領域とを有する半導体装置を開示している。少なくとも1つの元素の濃度は、1×1019cm-3以上2.4×1022cm-3以下である。
US2014/0084303 A1は、構造体と、絶縁膜と、制御電極とを有する半導体装置を開示している。構造体は、第1の表面を有し、第1の導電型の炭化珪素を含む第1の半導体領域と、第2の導電型の炭化珪素を含む第2の半導体領域と、第1の導電型の炭化珪素を含む第3の半導体領域とを含む。構造体は、第1の面に沿って第1の方向に第1の半導体領域、第2の半導体領域、および第3の半導体領域がこの順で配列された部分を有する。絶縁膜は、構造体の第1の面上に設けられる。制御電極は、絶縁膜上に設けられる。構造体は、第2の半導体領域と第1の表面との間に設けられた埋込領域を有する。埋込領域は、V族元素でドープされている。
US2008/029771 A1は、n型炭化珪素基板上にp型炭化珪素エピタキシャル層を形成し、p型炭化珪素エピタキシャル層上に炭化珪素パワーデバイス構造を形成することにより製造される炭化珪素パワーデバイスを開示している。n型炭化珪素基板は、p型炭化珪素エピタキシャル層を露出させるように少なくとも部分的に除去される。露出したp型炭化珪素エピタキシャル層の少なくとも一部にオーミックコンタクトが形成される。n型炭化珪素基板を少なくとも部分的に除去し、p型炭化珪素エピタキシャル層上にオーミックコンタクトを形成することによって、p型基板を使用することの欠点を低減または排除することができる。関連する構造もまた記載される。
解決すべき課題
4H-SiCが、パワーエレクトロニクスすなわちSiCパワーMOSFETに対して好ましいポリタイプであるのは、4H-SiC成長技術の進歩およびその魅力的な電子特性、たとえば、6H-SiCまたは3C-SiCなどの他の利用可能なウエハスケールポリタイプと比べてより大きいバンドギャップおよびより高いキャリア移動度の故である。これらのSiCパワーMOSFETは既に市販されているが、特に、オン抵抗Ronをさらに低減するために反転チャネル移動度に関して大きな改善の余地がある。
Figure 0007100769000001
3kVより大きい、より高い電圧クラスの場合、ドリフト領域抵抗RdriftはRonを支配する一方、ドリフト領域抵抗Rdriftの低減は、オン状態電力損失およびスイッチング損失を著しく低減するために、電気およびハイブリッド電気自動車(EV/HEV)、光起電インバータならびに電源に使用される、商業的により関連性のある電圧クラス(≦1.7kV)において必須である。ここで、Ronは、図1に示されるように、依然として、理想よりもかなり高い。この点において、低い反転チャネル移動度、およびさらにはゲート酸化物安定性は、デバイスコスト、したがってSiCパワーMOSFETの広範な採用に著しい影響を及ぼし得る、SiCMOS界面に関連する2つの主な課題を表す。双方の問題は、SiO/SiC界面近くの欠陥に密接に関連し、なぜならば、SiC酸化プロセスはSiC-酸化物界面およびその近くで動力学的に安定した欠陥を生成するからである。結果として、この欠陥SiO/4H-SiCチャネル界面における反転層電子の深刻なトラップおよび散乱は、低い移動度をもたらし、90年代におけるパワーMOSFETの主な欠点であった。水素(H)を使用する周知の(Si CMOS)メタライゼーション後アニールのような、これらの障害を克服するための方法は、これらの界面トラップ/欠陥を低減せず、その結果、理想的なオン状態抵抗SiCデバイスより高い(図1参照)。90年代の終わりに、6H-SiCのための一酸化窒素(NO)後酸化の導入および2001年におけるその4H-SiCMOSFETへの適用は、NOアニールによる界面近くのNの導入が界面欠陥密度Ditを低下させ、反転層の電子移動度の膨大な増加を可能にした。これらの結果は、チャネル抵抗を低減するための大きな劇的進展を示し、SiCパワーMOSFETの開発および商品化において最も重要な節目の1つであった。しかしながら、特にSiC MOSFETを低/中電圧クラスの市場に拡張するために、現状技術のNOアニールMOSFETを超える、より高移動度のデバイスに対する強い需要がある。
さらに、理想の/より低いRonに達することに加えて、より高いチャネル移動度によって回避され得る問題は、以下のとおりである:
ゲートは、より低い電圧で駆動することができ、その結果、より小さな酸化物フィールドをもたらし、これは、閾値安定性および酸化物長期信頼性を改善し、
チャネル抵抗を低減するためにトランジスタチャネル長の積極的なスケーリングは必要とされず、したがって、短チャネル効果を回避することができる。
NO処理を超える、界面欠陥を低減するための代替的な方策は、本質的に高い移動度のため、微量不純物、表面カウンタドープ、より高温での酸化、および代替の非極性結晶面(従来の極性Si面の代わり)を伴う界面層の導入である。
SiCの場合、近界面トラップ(NIT)は界面欠陥の重要なクラスであり、これはSiおよびSiCMOS構造において界面に非常に近い酸化物内に見られ得る。後者の場合、それらは、図2に示されるように、伝導帯端(EC-ET<0.2eV)付近の高濃度の中性欠陥状態の原因である。しかしながら、NITの分布および密度は、SiCのポリタイプに強く依存し、それらの密度は、α-SiC、例えば、4H-SiC(0001)または6H-SiC(0001)の場合、伝導帯端に向かってほぼ指数関数的に増加するが、3C-SiC(111)では比較的低いままである。さらに、バンドギャップの下半分(価電子帯に近い、図2参照)における欠陥状態はドナー様であり、nチャネル移動度に直接影響を及ぼさない。しかしながら、伝導帯近くの欠陥状態はアクセプタ様であり、例えばゲート電圧が印加される場合、負に帯電され得る。結果として、反転チャネル内の電子はトラップされ、ほとんど不動になり、クーロン散乱中心として作用し、それはnチャネル移動度を著しく制限する。したがって、パワーMOSFETデバイスにおける3C-SiC/酸化物界面は、より低いDitを示し、結果として、それらの4H-SiC/酸化物対応物と比較して、より高いチャネル移動度(>160cm/Vs)を示す。
本発明に係る縦型炭化珪素パワーMOSFET(金属酸化物半導体電界効果トランジスタ)は、ドレインとしてのn型の4H-SiC基板と、上記4H-SiC基板上にエピタキシャル成長させられ、ドリフト領域として機能するn型の4H-SiCエピ層と、上記ドリフト領域に注入された、p++型のソース領域、p型のウェル領域、p型のチャネル領域、およびn++型のコンタクト領域と、上記ソース領域および上記ドリフト領域からゲート酸化物によって絶縁される金属ゲートと、上記界面において上記4H-SiCエピ層と上記ゲート酸化物との間にエピタキシャル3C-SiCから形成される高移動度層とを含み、上記高移動度層の垂直方向の厚みは0.1nm~50nmの範囲にあり、例示的には0.5nm~10nmの範囲にある。
本発明による縦型炭化珪素パワーMOSFETの特定の実施形態において、4H-SiC基板(7)は{0001}配向され、4H-SiCエピ層(6)は{0001}配向される。
本発明による縦型炭化珪素パワーMOSFETの別の具体的な実施形態では、高移動度層(10)は、n型のドーパントでその場でドープされる。
本発明による縦型炭化珪素パワーMOSFETの別の具体的な実施形態では、縦型炭化珪素パワーMOSFETのキャリアは、n型の4H-SiCエピ層(6)内で輸送されるが、高移動度層内では輸送されない。
本発明の別の実施形態では、縦型炭化珪素パワー絶縁ゲートバイポーラトランジスタ(IGBT)が提供され、IGBTは、フィールドストップ層としてn型の4H-SiC基板と、上記4H-SiC基板上にエピタキシャル成長させられ、ドリフト領域として機能するn型の4H-SiCエピ層と、上記ドリフト領域内に注入された、p++型のエミッタ領域、p型のウェル領域、p型のチャネル領域、およびn++型のコンタクト領域と、上記エミッタ領域および上記ドリフト領域からゲート酸化物によって絶縁される金属ゲートと、上記フィールドストップ層上において上記ドリフト領域と対面するp++型のコレクタ層と、上記界面において上記4H-SiCエピ層と上記ゲート酸化物との間にエピタキシャル3C-SiCから形成される高移動度層とを含み、上記高移動度層(10)の垂直方向の厚みは0.1nm~50nmの範囲にあり、例示的には0.5nm~10nmの範囲にある。
本発明に係る縦型炭化珪素パワーMOSFETの製造方法の一実施形態は、n型の4H-SiC基板を提供することと、上記4H-SiC基板上にドリフト領域として働くn型の4H-SiCエピ層をエピタキシャル成長させることと、上記ドリフト領域内に、p++型のソース領域とp型のウェル領域とp型のチャネル領域とn++型のコンタクト領域とを注入することと、化学気相成長(CVD)または有機金属化学気相成長(MOCVD)または分子線エピタキシー(MBE)のうちの1つを用いて、注入されたウェハ表面の上に3C-SiCの高移動度層をエピタキシャル成長させることとを含み、上記高移動度層の垂直方向の厚みは、0.1nm~50nmの範囲であり、上記方法はさらに、上記高移動度層を部分的に酸化することと、金属ゲートを形成するためのエッチングプロセスを実行することと、ゲート酸化物としてゲート絶縁物を堆積することと、上記ゲート酸化物上に上記金属ゲートを形成することと、上記ソース領域と接触するためのオーミックコンタクトを形成することとを含む。
縦型炭化珪素パワー絶縁ゲートバイポーラトランジスタ(IGBT)の製造方法の一実施形態は、フィールドストップ層としてn型の4H-SiC基板を設けることと、上記4H-SiC基板上にドリフト領域として働くn型の4H-SiCエピ層をエピタキシャル成長させることと、上記フィールドストップ層上において上記ドリフト領域と対面するp型のコレクタ層を堆積させることと、上記ドリフト領域内に、p++型のエミッタ領域とp型のウェル領域とp型のチャネル領域とn++型のコンタクト領域とを注入することと、化学気相成長(CVD)または有機金属化学気相成長(MOCVD)または分子線エピタキシー(MBE)のうちの1つを用いて、注入されたウェハ表面上に3C-SiCの高移動度層をエピタキシャル成長させることとを含み、上記高移動度層の垂直方向の厚みは、0.1nm~50nmの範囲であり、上記方法はさらに、上記高移動度層を部分的に酸化することと、金属ゲートを形成するためのエッチングプロセスを実行することと、ゲート酸化物としてゲート絶縁物を堆積することと、上記ゲート酸化物上に上記金属ゲートを形成することと、上記エミッタ領域と接触するためのオーミックコンタクトを形成することとを含む。
現状技術の4H-SiCパワーMOSFETの性能を示す。 さまざまなSiCポリタイプのバンドギャップ内の界面準位の概略分布を示す。 本発明によるゲートスタックのプロセス統合の概略図を示す。 本発明によるゲートスタックのプロセス統合の概略図を示す。 本発明によるゲートスタックのプロセス統合の概略図を示す。 本発明によるゲートスタックのプロセス統合の概略図を示す。 本発明によるゲートスタックのプロセス統合の概略図を示す。 本発明によるゲートスタックのプロセス統合の概略図を示す。 本発明によるSiC IGBTの概略図を示す。
発明の実施例の説明
図3A~図3Fは、本発明による炭化珪素パワーMOSFET1におけるゲートスタックのプロセス集積の概略図である。
本発明の例示的実施形態による炭化珪素パワーMOSFET1は、p++型のソース領域2、p型のウェル領域3、p型のチャネル領域4、およびn++型のコンタクト領域5が、ドリフト領域として機能し4H-SiC基板7上にエピタキシャル成長させられるn型の4H-SiCエピ層6内に注入される。さらに、ゲート酸化物9によってソース領域およびドリフト領域から絶縁される金属ゲート8が設けられる。
この文脈において「注入される」とは、例えば、1つの元素のイオンが固体標的に加速され、それによって標的の物理的、化学的、または電気的特性を変化させるプロセスを意味する。イオン注入は、例えば、半導体デバイスの製造において使用される。イオンは、それらが停止し、標的内に留まる場合、標的の元素組成を変化させることができる(イオンの組成が標的の組成と異なる場合)。標的材料とイオン(ドーパント)との間の差異のため、注入プロセスで処理された領域は、例えば、透過型電子顕微鏡法(TEM)、集束イオンビーム(FIB)、マイクロ波検出光伝導性(MDP)、またはマイクロ波検出光誘起電流過渡分光法(MD-PICTS)などのさまざまな顕微鏡法によって分析することができる。
この文脈における「エピタキシャルに成長させる」とは、結晶質基材上への結晶質オーバーレイヤの堆積を意味する。オーバーレイヤはエピタキシャル膜またはエピタキシャル層(エピ層)と呼ばれる。エピ層の結晶は、基板結晶構造に対して十分に規定された配向関係を有する(単一ドメインエピタキシー)。エピタキシャル膜は、気体前駆体または液体前駆体から成長させることができる。基板は種結晶として働くので、堆積膜は、基板結晶に対して1つ以上の結晶学的配向に固定することができる。エピタキシャル層は種から始まって成長するので、基板とエピタキシャル層との間の界面は、例えば透過型電子顕微鏡法(TEM)によって可視化することができる。
例示的な実施形態では、4H-SiCエピ層6は、{0001}配向4H-SiC基板7上にエピタキシャル成長された{0001}配向4H-SiCエピ層6である。
高移動度層10は、界面11において{0001}配向4H-SiCエピ層6とゲート酸化物9との間に成長させられる。
GaAs、In(Ga)P、In(Ga)As、In(Ga)Sb、AlN、III-V、GaN、SiGe、Si、Ge、GeSn、SiGeSn、3C-SiC、または他のSiCポリタイプなど、4H-SiC/SiO界面と比較して、SiOによる低界面欠陥密度Ditを示す任意の高移動度チャネルが使用され得る。本発明によると、高移動度層10はエピタキシャル3C-SiCで形成される。高移動度層10の垂直厚みは、0.1nm~50nmの範囲であり、例示的一実施形態では0.5nm~10nmの範囲である。既に上で言及したように、SiO/SiC界面近くの欠陥は、電荷キャリアの移動度を低下させ、なぜならば、SiC酸化プロセスは、SiC-酸化物界面およびその近くで動力学的に安定した欠陥を生成し、これは、例えば、SiO/4H-SiCで反転層の電子の深刻なトラップおよび散乱を引き起こすからである。界面における高移動度層により、4H-SiCにおけるキャリア移動度はSiCのバルク移動度に近くなる。酸化物とSiCとの間の層(高移動度層)は、例えば、SiC-酸化物界面およびその近傍におけるこのような運動学的に安定な欠陥の数を低減するので、電荷キャリアの移動度を改善し、その結果、Ronを低下させ、その結果、例えば、ゲートをより低い電圧で駆動することができ、その結果、より小さな酸化物フィールドをもたらし、それによって、閾値安定性および酸化物長期信頼性が改善され、トランジスタチャネル長の積極的なスケーリングは、チャネル抵抗を低減するためにもはや必要とされず、したがって、短チャネル効果を回避することができる。
本発明によれば、SiCパワーMOSFETのチャネルにおけるキャリア移動度を向上させるために、4H-SiC(0001)基板上に成長した3C-SiCエピ層と4H-SiCエピ層を組み合わせることが提案される。この3C-SiC/4H-SiCヘテロ構造は、両方のポリタイプの強度、すなわち高度な成長技術ならびに4H-SiCの大きなバンドギャップおよび界面欠陥に関して高品質の3C-SiC/酸化物界面から利益を得る。SiCヘテロ構造パワーMOSFETのこの例示的な実施形態のプロセス統合の概略図が、図3A~図3Fに示される。n4H-SiCエピ層6は、n4H-SiC(0001)基板7の上に成長し、ドリフト領域材料として作用する。pチャネル4、pウェル3、およびn++オーミックコンタクト5などの標準的な注入ステップが完了した後(図3A)、化学気相成長(CVD)技術を用いて、注入されたウェハ表面の上に高移動度層10として薄い3C-SiC層10をエピタキシャル成長させる。次いで、この層は、3C-SiC/ゲート酸化物界面を形成するために部分的に酸化される(図3Bおよび図3C)。成長した3C-SiC層10の一部または全部を酸化することが可能である。3C-SiCと4H-SiCとの間の小さな格子不整合(面内格子不整合は約0.08%になる)、および高い成長温度を適用する可能性のため、低欠陥層および界面、すなわち3C-SiC/4H-SiCを保証するために、4H-SiC上に高品質の3C-SiCエピ層10を成長させるためにヘテロエピタキシャル成長技術が開発されている。デバイスの製造は、金属ゲートエッチング、絶縁およびオーミックコンタクト形成によって完成される(図3D~図3F参照)。
このチャネルパッシベーションおよび酸化技術のいくつかの利点は、以下の通りである:
1.進歩した技術の利点(例えば、エピタキシャル成長、デバイス処理)および反転チャネルに対する4H-SiCの電子特性(例えばバンドギャップ)を利用し、
2.3C-SiC/酸化物界面の低い界面欠陥密度の結果、キャリア散乱がより少なくなり、したがって、反転層の電子移動度が増強され、
3.より高い電子移動度は、SiCパワーMOSFETの、より低いRonを可能にし、それは、特に、商業的に高く関連性のある電圧クラス(≦1.7kV)についてオン状態電力損失およびスイッチング損失を低減するために必須であり、
4.成長させた3C-SiC層を、その場で、すなわち窒素(N)などのn型ドーパントを用いて、ドープすることができ、それは、界面カウンタドープ層を形成することにより、Ditを低減することを支援するかもしれない。
先行技術の炭化珪素パワーMOSFETとは対照的に、および例えば図3Cから明らかなように、3C-SiCとの界面は、nmの範囲の厚みを有するに過ぎず、チャネル内に位置しない。本発明のデバイスにおけるキャリア輸送は、4H-SiCに留まる。界面における高移動度層により、4H-SiCにおけるキャリア移動度は、SiCのバルク移動度に近くなる。
パワーMOSFETの代わりに、高移動度層の本発明の概念は、MOSゲートJFETまたは例えば図4に開示されるように例えば絶縁ゲートバイポーラトランジスタ(IGBT)にも適用することができる。
本発明に係る縦型炭化珪素パワーMOSFETの製造方法は、n型の{0001}配向4H-SiC基板を提供することと、4H-SiC基板上に、ドリフト領域として機能するn型の{0001}配向4H-SiCエピ層をエピタキシャル成長させることと、ドリフト領域内に、p++型のソース領域とp型のウェル領域とp型のチャネル領域とn++型のコンタクト領域とを注入することと、たとえば化学気相成長または有機金属化学気相成長(MOCVD)または分子線エピタキシー(MBE)など、良質な層を提供し、したがって欠陥の数がほんのわずかである任意の方法を用いて、注入されたウェハ表面の上に3C-SiCの高移動度層をエピタキシャル成長させることとを含み、高移動度層の垂直方向の厚みは、0.1nm~50nmの範囲であり、この方法はさらに、高移動度層を部分的に酸化することと、金属ゲートを形成するためのエッチングプロセスを実行することと、ゲート絶縁物を堆積することと、ゲート酸化物上に金属ゲートを形成することと、ソース領域と接触するためのオーミックコンタクトを形成することとを含む。
この方法によれば、例えば、特に、上述の商業的に関連性の高い電圧クラスに対して、反転層の電子移動度が向上され、オン状態電力損失およびスイッチング損失が低減された、本発明による縦型炭化珪素パワーMOSFETが容易に得られる。
本発明は特定の実施形態に関連して説明されてきたが、多くの他の設計変更および修正が当業者には明白であろう。

Claims (9)

  1. 縦型炭化珪素パワーMOSFET(1)であって、
    ドレインとしてのn型の4H-SiC基板(7)と、
    前記4H-SiC基板(7)上にエピタキシャル成長させられ、ドリフト領域として機能するn型の4H-SiCエピ層(6)と、
    前記ドリフト領域に注入された、p++型のソース領域(2)、p型のウェル領域(3)、p型のチャネル領域(4)、およびn++型のコンタクト領域(5)と、
    前記ソース領域(2)および前記ドリフト領域からゲート酸化物(9)によって絶縁されるゲート(8)と、
    界面(11)において前記4H-SiCエピ層(6)と前記ゲート酸化物(9)との間にある高移動度層(10)とを備え、前記高移動度層(10)の垂直方向の厚みは0.1nm~50nmの範囲にあり、
    前記ゲート(8)は金属ゲートであり、
    前記高移動度層(10)は、エピタキシャル3C-SiCで形成されることにおいて特徴付けられる、縦型炭化珪素パワーMOSFET(1)。
  2. 前記4H-SiC基板(7)は{0001}配向4H-SiC基板(7)であり、前記4H-SiCエピ層(6)は{0001}配向4H-SiCエピ層(6)である、請求項1に記載の縦型炭化珪素パワーMOSFET(1)。
  3. 前記高移動度層(10)はn型である、請求項1または2に記載の縦型炭化珪素パワーMOSFET(1)。
  4. 前記縦型炭化珪素パワーMOSFETのキャリアは、n型の4H-SiCエピ層(6)で輸送されるが、前記高移動度層では輸送されない、請求項1~3のいずれか1項に記載の縦型炭化珪素パワーMOSFET(1)。
  5. 前記高移動度層(10)の垂直方向の厚みは0.5nm~10nmの範囲にある、請求項1~のいずれか1項に記載の縦型炭化珪素パワーMOSFET(1)。
  6. 縦型炭化珪素パワー絶縁ゲートバイポーラトランジスタ(21)であって、
    フィールドストップ層としてn型の4H-SiC基板(27)と、
    前記4H-SiC基板(27)上にエピタキシャル成長させられ、ドリフト領域として機能するn型の4H-SiCエピ層(26)と、
    前記ドリフト領域内に注入された、p++型のエミッタ領域(22)、p型のウェル領域(23)、p型のチャネル領域(24)、およびn++型のコンタクト領域(25)と、
    前記エミッタ領域(22)および前記ドリフト領域からゲート酸化物(29)によって絶縁される金属ゲート(28)と、
    前記フィールドストップ層(27)上において前記ドリフト領域と対面するp型のコレクタ層(212)と、
    界面(211)において、前記4H-SiCエピ層(26)と前記ゲート酸化物(29)との間にある高移動度層(210)とを備え、前記高移動度層(210)の垂直方向の厚みは0.1nm~50nmの範囲であり、
    前記高移動度層(10)は、エピタキシャル3C-SiCで形成される、縦型炭化珪素パワー絶縁ゲートバイポーラトランジスタ(21)。
  7. 前記高移動度層(210)の垂直方向の厚みは0.5nm~10nmの範囲にある、請求項6に記載の縦型炭化珪素パワー絶縁ゲートバイポーラトランジスタ(21)。
  8. 縦型炭化珪素パワーMOSFETの製造方法であって、
    型の4H-SiC基板を提供することと、
    前記4H-SiC基板上にドリフト領域として働くn型の4H-SiCエピ層をエピタキシャル成長させることと、
    前記ドリフト領域内に、p++型のソース領域とp型のウェル領域とp型のチャネル領域とn++型のコンタクト領域とを注入することと、
    化学気相成長(CVD)または有機金属化学気相成長(MOCVD)または分子線エピタキシー(MBE)のうちの1つを用いて、前記注入された基板表面の上に3C-SiCの高移動度層をエピタキシャル成長させることとを含み、前記高移動度層の垂直方向の厚みは、0.1nm~50nmの範囲であり、前記製造方法はさらに、
    前記高移動度層を部分的に酸化することと、
    金属ゲートを形成するためのエッチングプロセスを実行することと、
    ゲート酸化物としてゲート絶縁物を堆積することと、
    前記ゲート酸化物上に金属ゲート(8)を形成することと、
    前記ソース領域と接触するためのオーミックコンタクトを形成することとを含む、縦型炭化珪素パワーMOSFETの製造方法。
  9. 縦型炭化珪素パワー絶縁ゲートバイポーラトランジスタ(IGBT)の製造方法であって、
    フィールドストップ層としてn型の4H-SiC基板を設けることと、
    前記4H-SiC基板上にドリフト領域として働くn型の4H-SiCエピ層をエピタキシャル成長させることと、
    前記フィールドストップ層上において前記ドリフト領域と対面するp型のコレクタ層を堆積させることと、
    前記ドリフト領域内に、p++型のエミッタ領域とp型のウェル領域とp型のチャネル領域とn++型のコンタクト領域を注入することと、
    化学気相成長(CVD)または有機金属化学気相成長(MOCVD)または分子線エピタキシー(MBE)のうちの1つを用いて、前記注入されたウェハ表面上に3C-SiCの高移動度層をエピタキシャル成長させることとを含み、前記高移動度層の垂直方向の厚みは、0.1nm~50nmの範囲であり、前記製造方法はさらに、
    前記高移動度層を部分的に酸化することと、
    金属ゲートを形成するためのエッチングプロセスを実行することと、
    ゲート酸化物としてゲート絶縁物を堆積することと、
    前記ゲート酸化物上に前記金属ゲートを形成することと、
    前記エミッタ領域と接触するためのオーミックコンタクトを形成することとを含む、縦型炭化珪素パワー絶縁ゲートバイポーラトランジスタ(IGBT)の製造方法。
JP2021532018A 2018-12-07 2019-10-22 縦型炭化珪素パワーmosfetおよびigbtならびにその製造方法 Active JP7100769B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP18211114 2018-12-07
EP18211114.6 2018-12-07
PCT/EP2019/078725 WO2020114666A1 (en) 2018-12-07 2019-10-22 A vertical silicon carbide power mosfet and igbt and a method of manufacturing the same

Publications (2)

Publication Number Publication Date
JP2022508324A JP2022508324A (ja) 2022-01-19
JP7100769B2 true JP7100769B2 (ja) 2022-07-13

Family

ID=64661213

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021532018A Active JP7100769B2 (ja) 2018-12-07 2019-10-22 縦型炭化珪素パワーmosfetおよびigbtならびにその製造方法

Country Status (5)

Country Link
US (1) US11967616B2 (ja)
EP (1) EP3756225B1 (ja)
JP (1) JP7100769B2 (ja)
CN (1) CN113196499B (ja)
WO (1) WO2020114666A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020004758A1 (de) * 2019-08-30 2021-03-04 Semiconductor Components Industries, Llc Siliciumcarbid-feldeffekttransistoren
CN112164653B (zh) * 2020-09-25 2022-03-29 深圳基本半导体有限公司 功率器件及其基于自对准工艺的制造方法
WO2022061768A1 (zh) * 2020-09-25 2022-03-31 深圳基本半导体有限公司 功率器件及其制造方法
CN112164654B (zh) * 2020-09-25 2022-03-29 深圳基本半导体有限公司 集成肖特基二极管的功率器件及其制造方法
EP4016646A1 (en) * 2020-12-21 2022-06-22 Hitachi Energy Switzerland AG Power semiconductor device and production method
EP4016645A1 (en) * 2020-12-21 2022-06-22 Hitachi Energy Switzerland AG Silicon carbide power device and method for manufacturing the same

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144292A (ja) 1999-11-17 2001-05-25 Denso Corp 炭化珪素半導体装置
JP2001210637A (ja) 1999-11-18 2001-08-03 Denso Corp 炭化珪素半導体装置の製造方法
JP2003158267A (ja) 2001-11-22 2003-05-30 Denso Corp 炭化珪素半導体装置及びその製造方法
JP2010529646A (ja) 2007-05-31 2010-08-26 クリー インコーポレイテッド n型炭化ケイ素基板を少なくとも部分的に除去することによって炭化ケイ素パワーデバイスを作製する方法、およびそのように作製された炭化ケイ素パワーデバイス
JP2014042064A (ja) 2013-10-31 2014-03-06 Toshiba Corp 半導体装置
JP2014067927A (ja) 2012-09-26 2014-04-17 Toshiba Corp 半導体装置及びその製造方法
JP2016018860A (ja) 2014-07-07 2016-02-01 株式会社東芝 半導体装置およびその製造方法
WO2016189308A1 (en) 2015-05-28 2016-12-01 Anvil Semiconductors Limited Bipolar Power Semiconductor Transistor
JP2017059600A (ja) 2015-09-14 2017-03-23 株式会社東芝 半導体装置及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3385938B2 (ja) * 1997-03-05 2003-03-10 株式会社デンソー 炭化珪素半導体装置及びその製造方法
US5915194A (en) 1997-07-03 1999-06-22 The United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration Method for growth of crystal surfaces and growth of heteroepitaxial single crystal films thereon
US6763699B1 (en) 2003-02-06 2004-07-20 The United States Of America As Represented By The Administrator Of Natural Aeronautics And Space Administration Gas sensors using SiC semiconductors and method of fabrication thereof
US7402791B2 (en) 2006-08-03 2008-07-22 Tien-Ming Chou Switch having a ball member
US8138504B2 (en) 2006-11-10 2012-03-20 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device and method of manufacturing the same
CN101419981A (zh) * 2008-12-04 2009-04-29 电子科技大学 一种槽栅soi ligbt器件

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144292A (ja) 1999-11-17 2001-05-25 Denso Corp 炭化珪素半導体装置
JP2001210637A (ja) 1999-11-18 2001-08-03 Denso Corp 炭化珪素半導体装置の製造方法
JP2003158267A (ja) 2001-11-22 2003-05-30 Denso Corp 炭化珪素半導体装置及びその製造方法
JP2010529646A (ja) 2007-05-31 2010-08-26 クリー インコーポレイテッド n型炭化ケイ素基板を少なくとも部分的に除去することによって炭化ケイ素パワーデバイスを作製する方法、およびそのように作製された炭化ケイ素パワーデバイス
JP2014067927A (ja) 2012-09-26 2014-04-17 Toshiba Corp 半導体装置及びその製造方法
JP2014042064A (ja) 2013-10-31 2014-03-06 Toshiba Corp 半導体装置
JP2016018860A (ja) 2014-07-07 2016-02-01 株式会社東芝 半導体装置およびその製造方法
WO2016189308A1 (en) 2015-05-28 2016-12-01 Anvil Semiconductors Limited Bipolar Power Semiconductor Transistor
JP2017059600A (ja) 2015-09-14 2017-03-23 株式会社東芝 半導体装置及びその製造方法

Also Published As

Publication number Publication date
WO2020114666A1 (en) 2020-06-11
CN113196499B (zh) 2022-05-03
CN113196499A (zh) 2021-07-30
EP3756225B1 (en) 2021-04-28
US11967616B2 (en) 2024-04-23
US20220028976A1 (en) 2022-01-27
EP3756225A1 (en) 2020-12-30
JP2022508324A (ja) 2022-01-19

Similar Documents

Publication Publication Date Title
JP7100769B2 (ja) 縦型炭化珪素パワーmosfetおよびigbtならびにその製造方法
Johnson et al. Gd 2 O 3/GaN metal-oxide-semiconductor field-effect transistor
JP5603008B2 (ja) 大きな反転層移動度を有するSiCMOSFETの形成方法
US9455342B2 (en) Electric field management for a group III-nitride semiconductor device
US7622763B2 (en) Field effect transistor and method for manufacturing same
JP5699628B2 (ja) 半導体装置
EP0799499B1 (en) Semiconductor device having an insulated gate
JP4581270B2 (ja) SiC半導体のイオン注入層及びその製造方法
US7589360B2 (en) Group III nitride semiconductor devices and methods of making
US20190019873A1 (en) Gate switching device and method manufacturing the same
Zeng et al. Vertical Ga 2 O 3 MOSFET with magnesium diffused current blocking layer
CN110571275A (zh) 氧化镓mosfet的制备方法
Wan et al. N-channel 3C-SiC MOSFETs on silicon substrate
Yuan et al. Recent progress in diamond-based MOSFETs
Saha et al. 875-MW/cm² low-resistance NO₂ p-type doped chemical mechanical planarized diamond MOSFETs
US7276423B2 (en) III-nitride device and method with variable epitaxial growth direction
Liu et al. Vertical GaN Schottky Barrier Diode With Record High Figure of Merit (1.1 GW/cm 2) Fully Grown by Hydride Vapor Phase Epitaxy
EP3742496A1 (en) Sic-based electronic device of an improved type and method of manufacturing the same
JP2004193578A (ja) SiC−MISFET及びその製造方法
Zhao et al. AlGaN/GaN HEMTs with a magnetron-sputtered AlN buffer layer
KR20150129804A (ko) 단결정 알루미늄 질화물 기판을 포함하는 전력 반도체 장치들
Mikamura et al. 4H-SiC V-groove trench MOSFETs with low specific on-state resistance and high reliability
CN117476763B (zh) 一种具有低漏电的e-hemt及制备方法
Li et al. Enhancement-mode Ga2O3 FETs with unintentionally doped (001) β-Ga2O3 channel layer grown by metal-organic chemical vapor deposition
Liu et al. 1-kV β-Ga 2 O 3 UMOSFET with Quasi-Inversion Nitrogen-Ion-Implanted Channel

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210728

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210728

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20210728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220407

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220607

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220701

R150 Certificate of patent or registration of utility model

Ref document number: 7100769

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350