DE102008054927B4 - Halbleitergerät und Verfahren zu seiner Herstellung - Google Patents

Halbleitergerät und Verfahren zu seiner Herstellung Download PDF

Info

Publication number
DE102008054927B4
DE102008054927B4 DE102008054927.4A DE102008054927A DE102008054927B4 DE 102008054927 B4 DE102008054927 B4 DE 102008054927B4 DE 102008054927 A DE102008054927 A DE 102008054927A DE 102008054927 B4 DE102008054927 B4 DE 102008054927B4
Authority
DE
Germany
Prior art keywords
polytype
substrate
layer
electrode
silicon carbide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102008054927.4A
Other languages
English (en)
Other versions
DE102008054927A1 (de
Inventor
Hirokazu Fujiwara
Masaki Konishi
Eiichi Okuno
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Original Assignee
Denso Corp
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp filed Critical Denso Corp
Publication of DE102008054927A1 publication Critical patent/DE102008054927A1/de
Application granted granted Critical
Publication of DE102008054927B4 publication Critical patent/DE102008054927B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Abstract

Halbleitergerät (100, 200) mit: einem Siliziumcarbidsubstrat (10, 210) eines 4H oder 6H Polytyps; und einer Elektrode (6, 206), die auf einer Oberfläche des Siliziumcarbidsubstrats (10, 210) gebildet ist; wobei eine 3C Polytypschicht (12, 212) in dem Siliziumcarbidsubstrat (10, 210) so gebildet ist, dass sie sich schräg von der Oberfläche des Siliziumcarbidsubstrats (10, 210) in der Tiefenrichtung des Siliziumcarbidsubstrats (10, 210) erstreckt, und ein Endabschnitt der 3C Polytypschicht (12, 212) an der Oberflache des Siliziumcarbidsubstrats (10, 210) in Kontakt mit der Elektrode (6, 206) steht.

Description

  • Die vorliegende Erfindung bezieht sich auf ein Halbleitergerät mit einem SiC (Siliziumcarbid) Substrat als seiner Basis und ein Verfahren zum Herstellen des Halbleitergeräts. Genauer bezieht sich die vorliegende Erfindung auf ein Halbleitergerät und ein Verfahren zu seiner Herstellung, das den Kontaktwiderstand an einer Ohmschen Verbindung zwischen dem Substrat und einer Elektrode reduziert.
  • Halbleitergeräte, die ein Siliziumcarbidsubstrat eines 4H Polytyps oder 6H Polytyps als das Halbleitersubstrat verwenden, das ihre Basis ausmacht, sind wohl bekannt. Ein Beispiel für solch ein Halbleitergerät ist eine Schottkydiode. ”Siliziumcarbidsubstrat” kann in der vorliegenden Beschreibung durch ”SiC Substrat” abgekürzt werden. In der vorliegenden Beschreibung kann der Ausdruck ”Polytyp” anstelle von ”Polytypstruktur” der Kürze halber verwendet werden.
  • Elektroden werden auf den Oberflächen des SiC Substrats gebildet. Zwischen dem Substrat und zumindest einer Elektrode wird eine Ohmsche Verbindung gebildet. Der elektrische Widerstand an der Ohmschen Verbindung ist ungefähr konstant, unabhängig von Strom oder Spannung. Der elektrische Widerstand (Kontaktwiderstand) an der Ohmschen Verbindung ist vorzugsweise klein. Im Weiteren kann der Kontaktwiderstand an der Ohmschen Verbindung einfach mit ”Kontaktwiderstand” bezeichnet werden. Ein Halbleitergerät mit einem geringen Kontaktwiderstand ist in der japanischen Patentanmeldungsveröffentlichung JP 2003-86802 A offenbart (Patentpublikation 1). Das in Patentpublikation 1 offenbarte Halbleitergerät weist einen epitaktisch gewachsenen 3C Polytyp auf, der auf der SiC Substratoberflächenschicht gebildet ist, wo das SiC Substrat mit der Elektrode in Kontakt steht. Der 3C Polytyp ist in der Lage, den Kontaktwiderstand aufgrund seiner kleineren Bandlücke als der 4H Polytyp oder 6H Polytyp zu reduzieren. Die Ausdrücke ”3C Polytyp”, ”4H Polytyp” und ”6H Polytyp” beziehen sich auf Kristallstrukturtypen. Im Einzelnen wird der ”3C Polytyp” manchmal kubischer Kristall genannt. ”4H Polytyp” und ”6H Polytyp” gehören zu einem hexagonalen Kristall.
  • US 2006/0125057 A1 offenbart ein Herstellverfahren von SiC auf einem Isolator (SiCOI). S. Bai et. al. offenbart in „Determination of electric field in 4H'3C'4H-SiC quantum wells due to spontaneous polarization in the 4H SiC matrix”, Appl. Phys. Letters, vol. 83, No. 15, Seiten 3171–3173 (2003), 4H/3C/4H-SiC Quantentöpfe.
  • Ein geringer Kontaktwiderstand ist wünschenswert. Hierin wird ein Halbleitergerät offenbart, in dem der Kontaktwiderstand durch eine Struktur reduziert ist, die von den Strukturen des Standes der Technik unterschiedlich ist.
  • Wenn eine 3C Polytypschicht epitaktisch auf der Oberfläche eines SiC Substrats gewachsen ist, ist die 3C Polytypschicht gleichmäßig auf der Oberfläche verteilt. Deswegen fließen in dem in Patentpublikation 1 offenbarten Halbleitergerät die Elektronen, die zwischen dem 4C oder 6H Polytyp SiC Substrat und der Elektrode fließen, durch die 3C Polytypschicht in der Richtung ihrer Dicke. Deswegen ist die Breite des Durchgangswegs der Elektronen (die Breite eines Querschnitts, der quer zur Richtung des Flusses der Elektronen geschnitten ist) groß. Je größer die Breite des Durchgangswegs der Elektronen ist, desto mehr wachsen die Streufaktoren für die Elektronen an. Aus diesem Grund ist die Geschwindigkeit der Elektronen umso langsamer, je größer die Breite des Durchgangswegs der Elektronen ist. Die Geschwindigkeit der Elektronen kann auf die Elektronenmobilität bezogen werden. Um es umgekehrt auszudrücken, nehmen die Streufaktoren der Elektronen ab, wenn ihr Durchgangsweg enger wird, und deswegen ist die effektive Geschwindigkeit von Elektronen näher an der theoretischen Elektronenmobilität, je enger der Durchgangsweg der Elektronen ist. Dieser Effekt wird der ”Quantendrahteffekt” genannt. Die vorliegende Erfindung nutzt den Quantendrahteffekt, um den Kontaktwiderstand zwischen dem SiC Substrat und der Elektrode zu reduzieren.
  • Eine in der vorliegenden Beschreibung gelehrte Technik ist es, auf einem 4H oder 6H Polytyp SiC Substrat eine 3C Polytypschicht zu bilden, die sich schräg von ihrer Oberfläche in der Tiefenrichtung erstreckt. Auch ist ein Endabschnitt der 3C Polytypschicht an der Oberfläche des SiC Substrats in Kontakt mit einer auf der Oberfläche des SiC Substrats geformten Elektrode.
  • Mit anderen Worten hat das hierin offenbarte Halbleitergerät eine 3C Polytypschicht, die relativ zu der Oberfläche des SiC Substrats schräg steht, und eine ihrer Kanten steht in Kontakt mit einer Elektrode. In solch einem Halbleitergerät bewegen sich die in dem 4H oder 6H Polytypabschnitt vorliegenden Elektronen in dem SiC Substrat zu der 3C Polytypschicht, die eine niedrigere Bandlücke als der 4H oder 6H Polytyp hat. Weil sie sich schräg in der Tiefenrichtung des SiC Substrats erstreckt, steht die 3C Polytypschicht über einen breiten Bereich in Kontakt mit dem 4H oder 6H Polytyp. Folglich kann sich eine große Anzahl von Elektronen schnell von dem 4H oder 6H Polytyp zu der 3C Polytypschicht bewegen. Die Elektronen, die sich in die 3C Polytypschicht bewegt haben, werden entlang der 3C Polytypschicht fließen und die Elektrode erreichen. In dem Halbleitergerät mit einer sich schräg erstreckenden 3C Polytypschicht ist die Breite des Durchgangswegs der Elektronen bestimmt durch die Dicke der 3C Polytypschicht. Weil sich die 3C Polytypschicht schräg in der Dickenrichtung des SiC Substrats erstreckt, kann die Schicht so geformt werden, dass sie eine kleine Dicke hat. Folglich sind die Elektronen in dem hierin offenbarten Halbleitergerät durch den oben erwähnten Quantendrahteffekt in der Lage, sich in Richtung der Elektrode mit einer Geschwindigkeit zu bewegen, die nahe an der theoretischen Elektronenmobilität ist. Mit dem hierin offenbarten Halbleitergerät sind die Elektronen in der Lage, mit einer hohen Geschwindigkeit wegen des Quantendrahtseffekts zu der Elektrode zu fließen, wodurch der Kontaktwiderstand reduziert wird.
  • Die vorliegende Beschreibung offenbart auch eine Herstellmethode, die geeignet ist, das oben beschriebene Halbleitergerät herzustellen. Dieses Herstellverfahren beinhaltet die folgenden Schritte. Zuerst wird ein 4H-SiC oder 6H-SiC Substrat vorbereitet, in dem 0001 Ebenen schräg zur Substratoberfläche stehen. Dann werden entweder Stickstoffionen oder Phosphorionen in die Oberfläche des vorbereiteten Substrats injiziert. Darauf folgend wird das ioneninjizierte Substrat geheizt, um so an seiner Oberflächenschicht eine 3C Polytypschicht zu bilden, die sich entlang der 0001 Ebene erstreckt. Schließlich wird eine Elektrode auf der Oberfläche des Substrats gebildet, sodass sie in Kontakt mit einem Endabschnitt der 3C Polytypschicht steht. Man beachte, das die 0001 Ebene manchmal die ”C Ebene” genannt wird.
  • Wenn eine 3C Polytypschicht durch Heizen gebildet wird, hat die 3C Polytypschicht die Merkmale, dass sie leicht entlang einer 0001 Ebene wächst. Das Herstellverfahren nutzt diese Merkmale aus. Durch Verwenden eines 4H oder 6H Polytyp SiC Substrats als dem Basissubstrat, in dem die 0001 Ebenen relativ zu der Substratoberfläche schräg stehen, ermöglicht das Herstellverfahren, dass eine 3C Polytypschicht einfach gebildet wird, die relativ zu der Oberfläche des SiC Substrats schräg steht.
  • Eine kurze Beschreibung der Zeichnungen ist hierunter angegeben.
  • 1 ist eine schematische Ansicht eines Halbleitergeräts (Diode) eines ersten Ausführungsbeispiels.
  • 2A bis 2C sind schematische Ansichten, um die Verfahren zum Herstellen des Halbleitergeräts (Diode) zu erklären.
  • 3 ist eine schematische Seitenansicht eines Halbleitergeräts eines zweiten Ausführungsbeispiels.
  • <Erstes Ausführungsbeispiel>
  • Ein erstes Ausführungsbeispiel wird mit Bezug auf 1 beschrieben. Ein Halbleitergerät dieses Ausführungsbeispiels ist eine Schottkydiode 100 (abgekürzt mit Diode 100 im Weiteren). 1 ist eine schematische Querschnittsansicht der Diode 100. Für ein einfacheres Verständnis ist jedoch ein Teil der Schraffur, die den Querschnitt anzeigt, in 1 weggelassen.
  • Die Diode 100 verwendet ein n Typ Siliziumcarbidsubstrat 10 als sein Basissubstrat. Das Siliziumcarbidsubstrat 10 wird einfach das ”Substrat 10” im Weiteren genannt. Das Substrat 10 hat überall 4H Polytyp. Anstelle des 4H Polytyps kann das Substrat alternativ einen 6H Polytyp haben. Das Substrat 10 hat eine Anodenelektrode 8 auf einer seiner Oberflächen, und eine Kathodenelektrode 6 auf der anderen Oberfläche. Eine n– Typ Driftschicht 2 ist auf einem Abschnitt des Substrats 10 gebildet, der der Anodenelektrode 8 benachbart ist, und eine n+ Typ Kathodenschicht 4 ist gebildet in dem Abschnitt des Substrats 10, der der Kathodenelektrode 6 benachbart ist. Die Driftschicht 2 und die Kathodenschicht 4 sind in Kontakt. Namentlich hat das Substrat 10 eine Zweischichtstruktur, die aus der Driftschicht 2 und der Kathodenschicht 4 besteht.
  • An der Berührungsfläche zwischen der Kathodenelektrode 6 und der Kathodenschicht 4 ist der elektrische Widerstand konstant, weder abhängig von einer Spannung noch von einem Strom. Mit anderen Worten bildet die Berührungsfläche (Verbindungsebene) zwischen der Kathodenelektrode 6 und der Kathodenschicht 4 eine Ohmsche Verbindung.
  • Eine Schottkybarriere wird an der Berührungsfläche zwischen der Anodenelektrode 8 und der Driftschicht 2 gebildet. Dies bedeutet, das ein Strom von der Anodenelektrode 8 in Richtung der Driftschicht 2 fließt, aber nicht von der Driftschicht 2 zu der Anodenelektrode 8 fließt.
  • Eine Vielzahl von 3C Polytypschichten 12 wird auf einer Oberflächenschicht 10a des Substrats 10 gebildet. Die Oberflächenschicht 10a ist auf der Seite der Kathodenelektrode 6 positioniert. Ein Ende von jeder 3C Polytypschicht 12 liegt außen an der Oberfläche des Substrats 10. Diese außenliegenden Endabschnitte sind in Kontakt mit der Kathodenelektrode 6. Die Vielzahl von 3C Polytypschichten 12 erstreckt sich schräg und parallel in der Tiefenrichtung des Substrats 10 von der Oberfläche des Substrats 10. Benachbarte Paare von 3C Polytypschichten 12 (z. B. die zwei mit den Bezugszeichen 12a und 12b in 1 bezeichneten) überlappen innerhalb eines mit A in 1 bezeichneten Bereichs. Mit anderen Worten ist, gesehen in der Tiefenrichtung des Substrats 10, ein Teil von benachbarten Paaren von 3C Polytypschichten überlappend. Oder, um es noch anderes auszudrücken, überlappen benachbarte 3C Polytypschichten wie z. B. 12a und 12b zumindest teilweise in der Richtung, die durch die Oberfläche des Substrats 10 geht. In der Diode 100 sind alle benachbarten 3C Polytypschichten teilweise überlappend.
  • Die Vorteile der sich schräg in der Tiefenrichtung des Substrats 10 erstreckenden 3C Polytypschichten 12 werden beschrieben. Die 3C Polytypschichten 12 sind ein kubischer Kristall. Im Allgemeinen neigt ein kubischer Kristall dazu, strukturelle Defekte (Stapelfehler) zu haben. Jedoch nehmen Stapelfehler (oder strukturelle Defekte) Einfluss auf den Effekt, eine schmalere Bandlücke zu erreichen. Bei einem 4H Polytyp oder 6H Polytyp, die zu einem hexagonalen Kristall gehören, ist die Bandlücke von Siliziumcarbid normalerweise um 3,2 eV, während die Bandlücke von Siliziumcarbid bei einem 3C Polytyp, der ein kubischer Kristall ist, um 2,2 eV ist. Deswegen ist die Bandlücke bei einem 3C Polytyp kleiner als bei einem 4H oder 6H Polytyp. Deswegen kann der Kontaktwiderstand reduziert werden, wenn die Abschnitte der Oberflächenschicht des Substrats 10, die in Kontakt mit der Kathodenelektrode 6 sind, vom 3C Polytyp sind, verglichen mit dem Fall, in dem solche Abschnitte mit einem 4H oder 6H Polytyp gebildet sind.
  • Jene Elektronen, die in der Kathodenschicht 4 an anderen Plätzen als den 3C Polytypschichten vorhanden sind, bewegen sich zu den 3C Polytypschichten 12, wo die Bandlücke klein ist. Und dann bewegen sich die Elektronen in Richtung der Kathodenelektrode 6 durch das Innere der streifenförmigen 3C Polytypschichten 12. Dadurch ist die Breite des Durchgangswegs der durch die 3C Polytypschichten 12 sich bewegenden Elektronen durch die Breite der 3C Polytypschichten 12 bestimmt, die ungefähr 10 bis 100 Nanometer ist. Es ist wohl bekannt, dass Streufaktoren der Elektronen abnehmen, wenn die Elektronen sich durch solch eine enge Breite bewegen, sodass die effektive Elektronenmobilität (Geschwindigkeit der Elektronen) nahe an die theoretische Elektronenmobilität herankommt. Bei 3C Polytypschichten 12, die sich schräg in der Tiefenrichtung erstrecken, kommt die effektive Geschwindigkeit der Elektronen nahe an den theoretischen Wert und so wird der Kontaktwiderstand reduziert.
  • Elektronen, die innerhalb der Kathodenschicht 4 vorhanden sind, wandern durch die Oberflächen der 3C Polytypschichten 12 (der Berührungsflächen, die in Kontakt mit dem 4H Polytyp stehen) in die 3C Polytypschichten 12. Bei der Diode 100 sind die benachbarten 3C Polytypschichten wie z. B. 12a und 12b teilweise überlappend. Aufgrund solch eines Überlappens ist die Fläche der Berührungsflächen zwischen dem 4H Polytypbereich und den 3C Polytypschichten 12 größer als in dem Fall, in dem eine 3C Polytypschicht gleichmäßig und parallel mit der Oberfläche des Substrats 10 gebildet wird. Außerdem sind beide Oberflächen von jeder der 3C Polytypschichten 12 in Kontakt mit dem 4H Polytypbereich.
  • Deswegen ist die Fläche der Berührungsflächen zwischen den 3C Polytypschichten 12 und dem 4H Polytypbereich theoretisch zweimal oder mehr als zweimal so groß wie in dem Fall, in dem sich eine 3C Polytypschicht parallel zu der Oberfläche des Substrats 10 erstreckt. Weil die Fläche der Berührungsflächen, an denen der 4H Polytypbereich und die 3C Polytypschichten 12 in Kontakt stehen, groß ist, sind Elektronen in der Lage sich in großen Mengen von dem 4H Polytypbereich zu den 3C Polytypschichten 12 zu bewegen. Das Merkmal, dass die Berührungsfläche groß ist, trägt auch zum Reduzieren des Kontaktwiderstands bei.
  • Ein Herstellverfahren, das geeignet ist, die Diode 100 herzustellen, wird unter Verwendung der 2A bis 2C beschrieben. Zuerst wird ein 4H Polytyp oder 6H Polytyp Substrat 10 vorbereitet, in dem die 0001 Ebenen relativ zu der Substratoberfläche schräg stehen (2A). Die schrägen gestrichelten Linien, die innerhalb des Substrats 10 in 2A bis 2C gezeichnet sind, bezeichnen die 0001 Ebenen des Siliziumcarbidkristalls. 2A zeigt das Substrat 10, in dem eine n+ Typ Kathodenschicht 4 und eine n– Typ Driftschicht 2 gebildet sind.
  • Als nächstes werden Stickstoffionen in die Oberflächenschicht 10a der Kathodenschicht 4 (Oberfläche des Substrats 10) injiziert. Die Dotierungskonzentration zum Injizieren der Stickstoffionen ist vorzugsweise 1 × 1020 cm–3 oder größer. Noch bevorzugter ist die Dotierungskonzentration 6 × 1020 cm–3 oder größer. Solch eine Dotierungskonzentration wird gewöhnlich nicht verwendet, da sie es mit sich bringt, dass Überschussionen injiziert werden. Jedoch führt ein Dotieren mit einer höheren Ionenkonzentration als üblich (d. h. Injizieren von Überschussionen in das Innere des Siliziumcarbidkristalls) in der Kristallstruktur des Siliziumcarbids dazu, dass sie gestört wird, wenn sie erhitzt wird, wodurch strukturelle Defekte leicht auftreten.
  • Ferner wird bei diesem Herstellungsverfahren die Ioneninjektion bei Raumtemperatur durchgeführt. Gewöhnlich wird die Ioneninjektion bei ungefähr 500°C durchgeführt, um das Auftreten von strukturellen Defekten zu unterdrücken. Jedoch werden bei diesem Herstellverfahren die Ionen absichtlich bei Raumtemperatur oder einem niedrigeren Temperaturniveau injiziert, um das Auftreten von strukturellen Effekten zu vereinfachen. Durch Injizieren von Ionen bei einer niedrigeren Temperatur als normal und mit einer höheren Dotierungskonzentration als normal, und durch Implementieren der Hitzebehandlung, die als nächstes beschrieben wird, bildet das Herstellverfahren 3C Polytypschichten 12, die große Mengen von strukturellen Defekten enthalten.
  • Als nächstes wird das ioneninjizierte Substrat 10 einer Hitzebehandlung unterworfen. Das heißt, das Substrat wird erhitzt. Das Substrat 10 wird in dem Bereich von 1200 bis 1600°C erhitzt. In diesem Temperaturbereich treten strukturelle Defekte (Stapelfehler) einfach auf. Bei Temperaturen, die 1600°C überschreiten, besteht andererseits eine Neigung dazu, dass ein 4H Polytyp, 6H Polytyp und ähnliche auftreten, und es ist unwahrscheinlich, das strukturelle Defekte (Stapelfehler) auftreten. In dem Heizprozess wird das ioneninjizierte Substrat 10 mit einer Rate von ungefähr 100°C/sec in den oben erwähnten Bereich erhitzt. Nach dem Erhitzen wird es auf eine normale Temperatur, ebenfalls mit einer Rate von ungefähr 100°C/sec, abgekühlt. Wenn das Substrat 10 in den oben erwähnten Temperaturbereich (und mit den oben erwähnten Temperaturänderungsraten) erhitzt wird (und von da zurück abgekühlt wird), werden 3C Polytypschichten 12 entlang seiner 0001 Ebenen gebildet (2B). Die 3C Polytypschichten 12 stehen auch schräg bezogen auf die Oberfläche des Substrats 10, da sie entlang der 0001 Ebenen des Substrats 10 gebildet werden, die relativ zu der Oberfläche des Substrats 10 schräg stehen.
  • Schließlich wird die Anodenelektrode 8 auf einer Oberfläche des Substrats 10 gebildet und die Kathodenelektrode 6 auf der anderen Oberfläche gebildet (2C). Ein Endabschnitt von jeder 3C Polytypschicht 12 liegt außen an der Oberfläche des Substrats 10 und steht in Kontakt mit der Kathodenelektrode 6. Die Diode 100 ist durch den oben beschriebenen Prozess hergestellt.
  • Das Herstellverfahren nutzt ein Siliziumcarbidsubstrat, in dem die 0001 Ebenen relativ zu der Oberfläche schräg stehen. Durch die Anwendung solch eines Substrats 10 können 3C Polytypschichten 12 einfach gebildet werden, die relativ zu der Oberfläche des Substrats 10 schräg stehen und deren außen liegende Endabschnitte in Kontakt mit der Kathodenelektrode 6 stehen. Obwohl Stickstoffionen in das SiC Substrat 10 in dem vorigen Ausführungsbeispiel injiziert werden, können alternativ Phosphorionen anstelle der Stickstoffionen injiziert werden.
  • <Zweites Ausführungsbeispiel>
  • Ein Halbleitergerät eines zweiten Ausführungsbeispiels wird mit Bezug auf 3 beschrieben. Das Halbleitergerät dieses Ausführungsbeispiels ist ein MOSFET 200. 3 ist eine schematische Querschnittsansicht des MOSFET 200. Für ein einfacheres Verständnis ist ein Teil der Schraffur, die den Querschnitt anzeigt, in 3 weggelassen.
  • Der MOSFET 200 verwendet ein 4H Polytyp oder 6H Polytyp Siliziumcarbidsubstrat 210 (”Substrat 210” im Weiteren) als das Basissubstrat. Wie in 3 zu sehen ist, ist eine n+ Typ Drainschicht 204 in dem unteren Teil des Substrats 210 gebildet. Eine n– Typ Driftschicht 202 ist über der Drainschicht 204 gebildet. Eine p Typ Aufbauschicht 201 ist über der Driftschicht 202 gebildet.
  • Eine Drainelektrode 206 ist auf einer Oberfläche des Substrats 210 (die Oberfläche auf der Seite, wo die Drainschicht 204 gebildet ist) gebildet. Eine Sourceelektrode 208 ist auf der anderen Oberfläche des Substrats 210 (der Oberfläche, auf der Seite, wo die Aufbauschicht 201 gebildet ist) gebildet.
  • In der Aufbauschicht 201 sind Gräben 214 gebildet, die durch die Aufbauschicht 201 hindurchreichen und die Driftschicht 202 erreichen. Obwohl nicht in der Zeichnung gezeigt, werden Isolatoren auf den inneren Wänden der Gräben 214 gebildet, und ihre Innenräume werden mit einer leitfähigen Substanz gefüllt. Die leitfähige Substanz in den Gräben 214 bildet Gateelektroden.
  • Obwohl es nicht in der Zeichnung gezeigt ist, wird eine isolierende Schicht auf der Oberseite der Gräben 214 gebildet. Eine Sourceelektrode 208 wird gebildet auf der Oberfläche der Aufbauschicht 201. Die Sourceelektrode 208 und die leitfähige Substanz innerhalb der Gräben 214 werden durch die isolierende Schicht isoliert.
  • Auf beiden Seiten des Grabens 214 werden n+ Typ Sourcebereiche 215 gebildet. Aufbaukontaktbereiche 213 werden zwischen benachbarten Sourcebereichen 215 gebildet. In 3 sind Bezugszeichen nur zu einem Graben, zu den Sourcebereichen auf seinen beiden Seiten und zu den Aufbaukontaktbereichen, die weiter außerhalb auf seinen beiden Seiten liegen, angegeben, Bezugszeichen für die anderen Gräben, Sourcebereiche und Aufbaukontaktbereiche sind weggelassen.
  • Die Sourcebereiche 215 und Aufbaukontaktbereiche 213 stehen mit ihren Oberflächen in Kontakt mit der Sourceelektrode 208. Elektrische Durchgängigkeit ist zwischen der Aufbauschicht 201 und der Sourceelektrode 208 durch die Aufbaukontaktbereiche 213 erzielt. Die Substanzen zwischen der Sourceelektrode 208 und der Drainelektrode 206 bilden einen Transistor.
  • Auf einer Oberflächenschicht 210a die zur Drainelektrode 206 zeigt, werden eine Vielzahl von 3C Polytypschichten 212 gebildet. Die Beschreibung des Verfahrens zum Bilden der 3C Polytypschichten 212 ist die gleiche wie in dem ersten Ausführungsbeispiel und deswegen hier weggelassen. Jede der 3C Polytypschichten 212 steht an ihrem Endabschnitt in Kontakt mit der Drainelektrode 206. Die 3C Polytypschichten 212 erstrecken sich von der Oberfläche des Substrats 210 in der Tiefenrichtung des Substrats 210, während sie relativ zu der Oberfläche des Substrats 210 schräg stehen. Mit anderen Worten erstrecken sich die 3C Polytypschichten 212 schräg von der Oberfläche des Substrats 210 in der Tiefenrichtung des Substrats 210.
  • Die Berührungsfläche der Drainelektrode 206 mit der Drainschicht 204 bildet einen Ohmschen Kontakt. Das heißt, der elektrische Widerstand zwischen der Drainelektrode 206 und der Drainschicht 204 ist ungefähr konstant, weder abhängig von der angelegten Spannung noch von dem Strom.
  • Wie die Schottkydiode 100 des ersten Ausführungsbeispiels hat der MOSFET 200 die 3C Polytypschichten 212, die relativ zu der Substratoberfläche schräg stehen. Die 3C Polytypschichten 212 des MOSFET 200 üben dieselben Effekte wie die oben beschriebenen 3C Polytypschichten 12 der Schottkydiode 100 aus.
  • Die technischen Merkmale der Diode 100 des ersten Ausführungsbeispiels und des MOSFET 200 des zweiten Ausführungsbeispiels können wie folgt mit anderen Worten beschrieben werden. Die Halbleitergeräte dieser Ausführungsbeispiele haben ein n Typ SiC Substrat und Elektroden. Das Substrat hat entweder einen 4H oder einen 6H Polytyp, in dem die 0001 Ebenen relativ zu der Substratoberfläche schräg stehen. Die Elektroden werden auf den Oberflächen des SiC Substrats gebildet. In dem SiC Substrat werden 3C Polytypschichten gebildet, die sich längs der 0001 Ebenen erstrecken und jede einen Endabschnitt hat, der in Kontakt mit einer Elektrode an der Substratoberfläche steht. Die Berührungsfläche zwischen solchen Endabschnitten der 3C Polytypschichten und der Elektrode bildet einen Ohmschen Kontakt. Ein spezielles Merkmal ist, dass eine Vielzahl von 3C Polytypschichten sich parallel und schräg relativ zu der Oberfläche des SiC Substrats erstreckt, und benachbarte 3C Polytypschichten teilweise entlang der Tiefenrichtung des Substrats überlappend sind.
  • Zusätzliche technische Merkmale der Halbleitergeräte der Ausführungsbeispiele werden unten aufgeführt.
    • (1) Das SiC Substrat ist ein n Typ Halbleitersubstrat.
    • (2) Das Herstellverfahren für das Halbleitersubstrat enthält einen Prozess, in dem entweder Stickstoffionen oder Phosphorionen mit einer hohen Konzentration in die Oberfläche des SiC Substrats injiziert werden. Die Ioneninjektion wird unter Bedingungen von Raumtemperatur oder niedriger durchgeführt.
    • (3) Das Herstellverfahren enthält einen Prozess, in dem das ioneninjizierte SiC Substrat auf einen Temperaturbereich von 1200 bis 1600°C erhitzt wird. In diesem Heizprozess wird das ioneninjizierte SiC Substrat auf den vorgenannten Temperaturbereich mit einer Rate von ungefähr 100°C/sec erhitzt. Nach dem Erhitzen wird das SiC Substrat auf Raumtemperatur abgekühlt, ebenfalls mit einer Rate von ungefähr 100°C/sec.
  • In den Halbleitergeräten entsprechend den Ausführungsbeispielen wird die Vielzahl von 3C Polytypschichten vorzugsweise parallel gebildet. Noch bevorzugter sind benachbarte 3C Polytypschichten teilweise überlappend, wenn man sie von der Oberseite des Substrats sieht. Mit solch einer Konfiguration kann eine größere Fläche der Berührungsfläche zwischen dem 4H oder 6H Polytypbereich und den 3C Polytypschichten erreicht werden, verglichen mit jenen in den Halbleitergeräten entsprechend dem Stand der Technik, die 3C Polytypschichten haben, die sich einheitlich parallel zu der Substratoberfläche erstrecken. Mit solch einer Konfiguration sind beide Oberflächen der 3C Polytypschichten in Kontakt mit dem 4H oder 6H Polytypbereich, und deswegen ist die Fläche der Berührungsfläche theoretisch zweimal oder mehr als zweimal so groß wie in dem Fall, in dem sich die 3C Polytypschicht parallel zu der Substratoberfläche erstreckt. Berührungsflächen, die größer als in dem Stand der Technik sind, vergrößern die Menge an Elektronen (pro Einheitszeit), die von dem 4H oder 6H Polytypbereich zu den 3C Polytypschichten wandern. Ein Halbleitergerät mit solch einer Konfiguration ist in der Lage, große Mengen von Elektronen von dem 4H oder 6H Polytypbereich zu den 3C Polytypschichten wandern zu lassen, und dadurch eine Reduktion des Kontaktwiderstands zu ermöglichen. In einem Halbleitergerät mit solch einer Konfiguration kombiniert der Quantendrahteffekt synergetisch mit den Effekten, die durch die großen Berührungsflächen zwischen dem 4H oder 6H Polytypbereich und den 3C Polytypschichten erreicht werden, wodurch eine weitere Reduzierung des Kontaktwiderstands ermöglicht wird.
  • Ein Halbleitergerät (100, 200) wird bereitgestellt, in dem der Kontaktwiderstand der Berührungsfläche zwischen einer Elektrode und dem Halbleitersubstrat reduziert ist. Das Halbleitergerät (100, 200) enthält ein 4H Polytyp SiC Substrat (10, 210) und eine Elektrode (6, 206), die auf einer Oberfläche des Substrats (10, 210) gebildet ist. Eine 3C Polytypschicht (12, 212), die sich relativ zu der Oberfläche des Substrats (10, 210) schräg erstreckt, und deren Endabschnitt an der Oberfläche des Substrats (10, 210) in Kontakt mit der Elektrode (6, 206) steht, ist an der Oberfläche des Substrats (10, 210) gebildet. Die 3C Polytypschicht (12, 212) hat eine kleinere Bandlücke als ein 4H Polytyp. Deswegen gehen Elektronen, die in dem 4H Polytypbereich vorhanden sind, durch die 3C Polytypschicht (12, 212), und erreichen die Elektrode (6, 206). Genauer ist die Breite des Durchgangswegs der Elektronen durch die Dicke der 3C Polytypschicht (12, 212) bestimmt. Folglich sind mit diesem Halbleitergerät (100, 200), in dem der Durchgangsweg der Elektronen eng ist, die Elektronen durch den Quantendrahteffekt in der Lage, die Elektrode (6, 206) mit einer Geschwindigkeit nahe dem theoretischen Wert zu erreichen. Auf diese Art kann der Kontaktwiderstand in dem Halbleitergerät (100, 200) reduziert werden.

Claims (3)

  1. Halbleitergerät (100, 200) mit: einem Siliziumcarbidsubstrat (10, 210) eines 4H oder 6H Polytyps; und einer Elektrode (6, 206), die auf einer Oberfläche des Siliziumcarbidsubstrats (10, 210) gebildet ist; wobei eine 3C Polytypschicht (12, 212) in dem Siliziumcarbidsubstrat (10, 210) so gebildet ist, dass sie sich schräg von der Oberfläche des Siliziumcarbidsubstrats (10, 210) in der Tiefenrichtung des Siliziumcarbidsubstrats (10, 210) erstreckt, und ein Endabschnitt der 3C Polytypschicht (12, 212) an der Oberflache des Siliziumcarbidsubstrats (10, 210) in Kontakt mit der Elektrode (6, 206) steht.
  2. Halbleitergerät (100, 200) nach Anspruch 1, wobei eine Vielzahl von 3C Polytypschichten (12, 212) gebildet ist, und benachbarte 3C Polytypschichten (12, 212) teilweise in der Tiefenrichtung des Siliziumcarbidsubstrats (10, 210) überlappend sind.
  3. Verfahren zum Herstellen eines Halbleitergeräts, mit: Vorbereiten eines 4H-SiC oder 6H-SiC Substrats (10), in dem sich eine 0001 Ebene schräg bezogen auf eine Oberfläche des Substrats (10) erstreckt; Injizieren von entweder Stickstoffionen oder Phosphorionen in die Oberfläche des Substrats (10); Bilden einer 3C Polytypschicht (12), die sich längs der 0001 Ebene an einer Oberflächenschicht des Substrats erstreckt, durch Heizen des Substrats (10); und Bilden einer Elektrode (6) auf einer Oberfläche des Substrats (10), so dass sie in Kontakt mit einem Endabschnitt der 3C Polytypschicht (12) steht.
DE102008054927.4A 2007-12-19 2008-12-18 Halbleitergerät und Verfahren zu seiner Herstellung Active DE102008054927B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007-327708 2007-12-19
JP2007327708A JP4532536B2 (ja) 2007-12-19 2007-12-19 半導体装置

Publications (2)

Publication Number Publication Date
DE102008054927A1 DE102008054927A1 (de) 2009-07-09
DE102008054927B4 true DE102008054927B4 (de) 2014-08-21

Family

ID=40719530

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008054927.4A Active DE102008054927B4 (de) 2007-12-19 2008-12-18 Halbleitergerät und Verfahren zu seiner Herstellung

Country Status (3)

Country Link
US (1) US8164100B2 (de)
JP (1) JP4532536B2 (de)
DE (1) DE102008054927B4 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5439215B2 (ja) * 2010-02-10 2014-03-12 株式会社東芝 半導体装置および半導体装置の製造方法
DE112012003111T5 (de) 2011-07-27 2014-04-10 Toyota Jidosha Kabushiki Kaisha Diode, Halbleitervorrichtung und Mosfet
WO2013035817A1 (ja) * 2011-09-08 2013-03-14 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6253133B2 (ja) * 2012-04-27 2017-12-27 富士電機株式会社 炭化珪素半導体装置の製造方法
CN110366783B (zh) * 2017-03-03 2023-04-21 日立能源瑞士股份公司 碳化硅超结功率半导体器件及用于制造该器件的方法
CN114566553B (zh) * 2022-02-21 2022-10-14 先之科半导体科技(东莞)有限公司 一种大功率防击穿的肖特基二极管

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11162850A (ja) * 1997-08-27 1999-06-18 Matsushita Electric Ind Co Ltd 炭化珪素基板およびその製造方法、並びに炭化珪素基板を用いた半導体素子
CA2269912A1 (en) * 1997-08-27 1999-03-04 Makoto Kitabatake Silicon carbide substrate, process for producing the same, and semiconductor element containing silicon carbide substrate
JP3750311B2 (ja) * 1997-10-16 2006-03-01 株式会社デンソー 半導体装置及びその製造方法
JP2000106371A (ja) 1998-07-31 2000-04-11 Denso Corp 炭化珪素半導体装置の製造方法
US6221700B1 (en) * 1998-07-31 2001-04-24 Denso Corporation Method of manufacturing silicon carbide semiconductor device with high activation rate of impurities
US6803243B2 (en) * 2001-03-15 2004-10-12 Cree, Inc. Low temperature formation of backside ohmic contacts for vertical devices
US6884644B1 (en) * 1998-09-16 2005-04-26 Cree, Inc. Low temperature formation of backside ohmic contacts for vertical devices
JP3361061B2 (ja) * 1998-09-17 2003-01-07 株式会社東芝 半導体装置
JP2000340520A (ja) 1999-05-26 2000-12-08 Denso Corp 半導体装置及びその製造方法
JP4100652B2 (ja) * 1999-08-10 2008-06-11 富士電機デバイステクノロジー株式会社 ＳｉＣショットキーダイオード
JP4581270B2 (ja) * 2001-03-05 2010-11-17 住友電気工業株式会社 ＳｉＣ半導体のイオン注入層及びその製造方法
US6909119B2 (en) * 2001-03-15 2005-06-21 Cree, Inc. Low temperature formation of backside ohmic contacts for vertical devices
JP4463448B2 (ja) 2001-09-07 2010-05-19 パナソニック株式会社 ＳｉＣ基板及びＳｉＣ半導体素子の製造方法
JP4848607B2 (ja) * 2001-09-11 2011-12-28 株式会社デンソー 炭化珪素半導体装置の製造方法
KR20090089362A (ko) 2006-11-10 2009-08-21 스미토모덴키고교가부시키가이샤 탄화규소 반도체 장치 및 그 제조 방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Bai, S; Devaty, R P; Choyke, W J; Kaiser, U; [u. a.]: Determination of the electric field in 4H/3C/4H-SiC quantum wells due to spontaneous polarization in the 4H SiC matrix. In: Applied Physics Letters, Vol. 83, No. 15, Seite 3171-3, ISSN 0003-6951.

Also Published As

Publication number Publication date
JP4532536B2 (ja) 2010-08-25
US8164100B2 (en) 2012-04-24
US20090159898A1 (en) 2009-06-25
DE102008054927A1 (de) 2009-07-09
JP2009152309A (ja) 2009-07-09

Similar Documents

Publication Publication Date Title
DE102018103973B4 (de) Siliziumcarbid-halbleiterbauelement
DE102008000660B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
EP1408554B1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE102009016681B4 (de) Verfahren zur Herstellung einer Siliciumcarbid-Halbleitervorrichtung
DE102015101124B4 (de) Halbleitervorrichtung mit wellenförmigem profil der nettodotierung in einer driftzone und verfahren zu deren herstellung
DE112014001050B4 (de) Transistor mit isoliertem gate und temperaturkompensation
DE102008054927B4 (de) Halbleitergerät und Verfahren zu seiner Herstellung
DE112014005981T5 (de) Halbleitereinrichtung
DE102014103131A1 (de) Ein zweidimensionales Material enthaltende elektronische Komponente
DE112019003790T5 (de) Superjunction-siliziumkarbid-halbleitervorrichtung und verfahren zum herstellen einer superjunction-siliziumkarbid-halbleitervorrichtung
DE112012000755T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zu deren Fertigung
DE112010005101T5 (de) Epitaxial-wafer und halbleiterelement
DE112012000748T5 (de) Siliziumcarbid-Halbleitervorrichtung und Verfahren zu deren Fertigung
DE112012001920B9 (de) Strahlung emittierender Halbleiterchip mit integriertem ESD-Schutz
DE102006009985A1 (de) Superjunction-Halbleiterbauteil
DE102016207054B4 (de) Feldeffekttransistor
DE112013007510B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE102007009227B4 (de) Halbleiterbauelement mit gleichrichtenden Übergängen sowie Herstellungsverfahren zur Herstellung desselben
DE102012221690B4 (de) 4H-SiC-Halbleiterelement und Halbleitervorrichtung
DE112006002377B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102018128207A1 (de) Schaltelement und herstellungsverfahren desselben
DE102017217234A1 (de) Halbleitervorrichtung
DE102019107406A1 (de) Siliziumcarbid halbleiterbauelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R084 Declaration of willingness to licence