DE102012221690B4 - 4H-SiC-Halbleiterelement und Halbleitervorrichtung - Google Patents

4H-SiC-Halbleiterelement und Halbleitervorrichtung Download PDF

Info

Publication number
DE102012221690B4
DE102012221690B4 DE102012221690.1A DE102012221690A DE102012221690B4 DE 102012221690 B4 DE102012221690 B4 DE 102012221690B4 DE 102012221690 A DE102012221690 A DE 102012221690A DE 102012221690 B4 DE102012221690 B4 DE 102012221690B4
Authority
DE
Germany
Prior art keywords
sic
trench
oxide film
gate electrode
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102012221690.1A
Other languages
English (en)
Other versions
DE102012221690A1 (de
Inventor
Hiroyuki Yoshimoto
Tsuchiya Ryuta
Naoki Tega
Digh Hisamoto
Yasuhiro Shimamoto
Yuki Mori
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE102012221690A1 publication Critical patent/DE102012221690A1/de
Application granted granted Critical
Publication of DE102012221690B4 publication Critical patent/DE102012221690B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors

Abstract

4H-SiC-Halbleiterelement mit:
einem 4H-SiC-Substrat;
einer Driftzone (3) mit einer c-Achse in einer Richtung, die senkrecht zur Oberfläche des Substrats und auf der Oberfläche des Substrats unter Verwendung von 4H-SiC ausgebildet ist;
einer Basiszone (4), die auf der Oberfläche der Driftzone (3) unter Verwendung von 4H-SiC ausgebildet ist;
einer Sourcezone (5), die auf der Oberfläche der Basiszone (4) unter Verwendung von 4H-SiC ausgebildet ist;
einer Sourceelektrode (9), die auf einer Oberfläche der Sourcezone (5) unter Verwendung von 4H-SiC ausgebildet ist;
einer grabenförmigen Gateelektrode (6), die die Kanalzone der Basiszone (4) bedeckt;
einem Gateisolierfilm (7), der an der Grenze zwischen der Gateelektrode (6) und der Kanalzone ausgebildet ist;
einer Drainzone (2), die auf der Rückseite des 4H-SiC-Substrats unter Verwendung von 4H-SiC ausgebildet ist;
einer Drainelektrode (1), die auf der Rückseite der Drainzone (2) ausgebildet ist; und
einer grabenförmigen verdeckten Oxidfilmschicht (8) zum Ausüben einer zusammendrückenden Belastung in einer Richtung von zwei oder mehr Achsen auf einer Ebene, die senkrecht zur c-Achse der Kanalzone ist, und zum Ausüben einer Zugbelastung in der Richtung der c-Achse.

Description

  • GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung betrifft den Aufbau eines 4H-SiC-Halbleiterelements und ein Herstellungsverfahren desselben und betrifft insbesondere einen Grabentyp-Leistungs-MOSFET, bei dem 4H-SiC für einen Halbleiter des Elements verwendet.
  • HINTERGRUND DER ERFINDUNG
  • Da Siliciumcarbide (SiC) eine größere Bandlücke als Silicium und eine dielektrische Durchschlag-Feldstärke aufweisen, die ungefähr 10-mal größer als Silicium ist, sind Siliciumcarbide in verschiedenen Halbleiterelementen, einschließlich Leistungshalbleiter, verwendet worden. Ungefähr 200 Arten von Kristallen sind für SiC rund um diejenigen von 3C-SiC, 4H-SiC und 6H-SiC bekannt. Von diesen ist 4H-SiC wird allgemein verwendet, da eine Bandlücke ungefähr 3,2 eV groß ist und ein Substrat im Vergleich mit anderen Strukturen leichter hergestellt werden kann. Als Halbleitervorrichtungen wird 4H-SiC hauptsächlich für Leistungsdioden und Leistungs-MOSFETs (Metalloxid-Feldeffekt-Transistoren) verwendet. Von diesen verfügt ein SiC-Leistungs-MOSFET über eine höhere Schaltgeschwindigkeit, da dieser eine unipolare Vorrichtung im Vergleich zu einem Si-IGBT ist, und das Substrat kann dünner ausgeführt werden, da es eine höhere dielektrische Durchschlag-Feldstärke aufweist und der Widerstand während des Betriebs, der als On-Widerstand bezeichnet wird, im Vergleich zum Si-Leistungs-MOSFET verringert werden kann.
  • 2 zeigt eine Querschnittsansicht eines typischen Leistungs-MOSFETs. Im 4H-SiC wird eine (0001)-Fläche, in der die c-Achse senkrecht zu einem Substrat ist, was eine einfache Herstellung des Substrats erlaubt, für die Flächenausrichtung des Substrats verwendet. Die Drainzone 2a auf der Rückseite des Substrats ist im Kontakt mit einer Drainelektrode 1a mit einer hohen Konzentration von ungefähr 1018 (cm–3) zur Senkung des Kontaktwiderstands. Ferner werden die Drainzone 2a und eine n-Driftzone 3a mit niedriger Konzentration separat aus der Drainzone durch Epitaxialwachstum hergestellt. Eine Basiszone 4a umfasst eine p-Typ-Fremdstoffschicht, in welcher eine n-Typ-Inversionsschicht gleich unter einem Gateoxidfilm 7a ausgebildet ist, wenn die Gateelektrode 6a eingeschaltet ist und sich in elektrischer Leitung bzw. Verbindung mit einer Sourcezone 5a befindet.
  • Der Leistungs-MOSFET beinhaltet auch einen Grabentyp, wie in 3 gezeigt. Im Vergleich zum Leistungs-MOSFET vom ebenen Typ ist im Aufbau ein zusätzlicher Schritt erforderlich, um einen Graben auszubilden. Jedoch ist die Verfeinerung einfach, da ein Kanal in einer Richtung senkrecht zum Substrat ausgebildet wird, und der On-Widerstand kann gesenkt und der Chipbereich durch Verbessern der Kanaldichte verringert werden. Ferner wird kein JFET-(Junction Field Effect Transistor, Sperrschicht-Feldeffekttransistor)-Widerstand aufgrund einer Sperrschicht im Übergang zwischen der Driftschicht 3a und der p-Typ-Fremdstoffschicht 4a auf deren beiden Seiten gerade unterhalb des Gateoxidfilms 7a der 2 verursacht. Ferner nimmt, da die Elektronenmobilität in 4H-SiC am größten in der Richtung parallel zur c-Achse ist, die Kanalmobilität zu und der Kanalwiderstand wird im Grabentyp-MOSFET mit der Substratfläche der (0001)-Fläche gesenkt.
  • Im Übrigen ist, während das Verhältnis des Kanalwiderstands zum gesamten On-Widerstand im SiC-Leistungs-MOSFET sinkt, da die entworfene Widerstandsspannung höher ist, dieses im Vergleich mit dem Leistungs-MOSFET oder Si-IGBT im Allgemeinen größer. Dies liegt daran, dass SiC eine hohe Widerstandsspannung hat, die Dicke der Driftschicht auf ungefähr 1/10 im Vergleich zu derjenigen des Si-Elements reduziert werden kann und dass der Widerstand der Driftschicht niedrig und andererseits die Rate der Senkung der Kanalmobilität zur Hauptmassenbeweglichkeit größer als diejenige im Si-Element ist.
  • Dementsprechend ist es zum Senken des On-Widerstands des SiC-Leistungs-MOSFET notwendig, den Kanalwiderstand zu senken.
  • Zum Gegenstand beschreibt die ungeprüfte japanische Patentoffenlegungsschrift JP 2005-244180 A ein Verfahren zum Senken der effektiven Masse von Trägern durch Ausüben einer Zugbelastung in einer uniaxialen Richtung, um dadurch die Bandmasse zu ändern und die Kanalmobilität zu verbessern.
  • Die deutsche Offenlegungsschrift DE 10 2007 001 643 A1 offenbart eine Halbleitervorrichtung, die eine Feldstoppschicht, eine Driftschicht, eine Stromausbreitungsschicht, eine Körperzone und eine Sourcekontaktzone aufweist, die in dieser Reihenfolge auf einem Substrat geschichtet sind. Die Halbleitervorrichtung verwendet SiC und ermöglicht so die Realisierung einer hohen Durchschlagspannung.
  • Eine Siliziumkarbid-Halbleiteranordnung sowie ein Verfahren zu deren Herstellung wird in der Offenlegungsschrift DE 19900171 A1 beschrieben. Ein vertikaler Leistungs-MOSFET, der aus SiC hergestellt ist, enthält eine Oberflächenkanalschicht, die mit Stickstoff als Dotierungssubstanz dotiert ist.
  • Die DE 19809564 A1 offenbart ebenfalls ein Siliziumkarbid-Halbleiterelement und ein Verfahren zu dessen Herstellung. Das Bauelement arbeitet mit einer niedrigen Gatespannung und einem niedrigen Einschaltwiderstandswert und einer niedrigen Verlustleistung.
  • Die US 2010/0301929 A1 beschreibt eine Halbleiterschaltvorrichtungen, die einen Leistungstransistor mit großer Bandlücke und einen Stoßstromtransistor mit großer Bandlücke aufweist. Der Stoßstromtransistor ist parallel mit dem Leistungstransistor gekoppelt und ein Treibertransistor mit großer Bandlücke ist dafür ausgelegt, den Stoßstrom-Transistor zu treiben.
  • Die Patentanmeldung US 2003/0073270 A1 offenbart ein Verfahren zur Herstellung eine SiC-Halbleitervorrichtung, wobei eine Oberfläche einer SiC-Schicht zu einer gereinigten Oberfläche aus Si verarbeitet. Ein Oxidfilm wird auf der gereinigten Oberfläche der SiC-Schicht gebildet. Die SiC-Schicht mit der Oxidschicht wird einer thermischen Oxidation unterzogen, so dass eine Schnittstelle zwischen dem Oxidfilm und der SiC-Schicht als eine SiO2/SiC-Grenzfläche entsteht.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • As Verfahren zur Verbesserung der Kanalmobilität beschreibt die ungeprüfte japanische Patentoffenlegungsschrift JP 2005-244180 A nur das Verfahren der Ausübung von Belastung in einer monoaxialen Richtung. Jedoch kann die Kanalmobilität durch das in der ungeprüften japanischen Patentoffenlegungsschrift JP 2005-244180 A beschriebene Verfahren nicht ausreichend verbessert werden.
  • Die vorliegende Erfindung ist angesichts des Vorstehenden erzielt worden und soll die Kanalmobilität eines (0001)-Fläche-4H-SiC-Halbleiterelements verbessern.
  • Die vorliegende Erfindung stellt das folgende typische Merkmal bereit.
  • Ein 4H-SiC-Halbleiterelement mit: einer Erster-Konduktionstyp-Driftzone, die auf der Oberfläche eines ersten Konduktionstyp-4H-SiC-Substrats ausgebildet ist, das eine c-Achse in einer Richtung senkrecht zur Oberfläche des Substrats aufweist, einer Zweiter-Konduktionstyp-4H-SiC-Basiszone im Kontakt mit der Driftzone, einer Erster-Konduktionstyp-4H-SiC-Sourcezone im Kontakt mit der Basiszone, einer an der Sourcezone angeformten Sourceelektrode, einer grabenförmigen Gateelektrode neben der Basiszone und der Sourcezone, einem Gateisolierfilm, der an einer Grenze zwischen der Gateelektrode und der 4H-SiC-Zone ausgebildet ist, einer Erster-Konduktionstyp-Drainzone im Kontakt mit der Rückseite des 4H-SiC-Substrats und einer Drainelektrode im Kontakt mit der Drainzone, und eine zusammendrückende Belastung wird in der Richtung von zwei oder mehr Achsen auf einer zur c-Achse senkrechten Ebene ausgeübt, und eine Zugbelastung wird in der Richtung der c-Achse auf eine Kanalzone von einer grabenförmigen verdeckten Oxidfilmschicht neben der Basiszone und der Sourcezone ausgeübt.
  • Die vorliegende Erfindung kann eine Grabentyp-4H-SiC-Halbleitervorrichtung von hoher Kanalmobilität und eine Halbleitervorrichtung bereitstellen.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist eine Querschnittsansicht für einen Hauptbereich eines 4H-SiC-Halbleiterelements gemäß einer ersten, zweiten, dritten, vierten und fünften Ausführungsform;
  • 2 ist eine Querschnittsansicht für einen Hauptbereich eines SiC-Leistungs-MOSFETs mit einem Ebener-Typ-Transistoraufbau;
  • 3 ist eine Querschnittsansicht für einen Hauptbereich eines SiC-Leistungs-MOSFETs mit einem Grabentyp-Transistoraufbau;
  • 4 ist eine schematische Ansicht zum Erläutern der Kristallausrichtung von 4H-SiC;
  • 5A bis 5D sind Kurven, die das Ergebnis einer ersten Prinzipienberechnung zeigen, die eine Bandverschiebung eines Leitungsbands unter Anwendung verschiedener Belastungen auf 4H-SiC zeigen, worin
  • 5A eine Kurve ohne Ausübung von Belastung ist;
  • 5B eine Kurve mit der Ausübung einer 10%-igen Zugbelastung der c-Achse ist;
  • 5C eine Kurve mit der Ausübung einer 10%-igen zusammendrückenden Belastung der c-Achse ist;
  • 5D eine Kurve mit der Ausübung einer 10%-igen zusammendrückenden Belastung der b-Achse ist;
  • 6E bis 6H Kurven sind, die ein Ergebnis einer Erstprinzipienberechnung zeigen, die eine Bandverschiebung eines Leitungsbands unter Ausübung verschiedener Belastungen auf 4H-SiC zeigt, worin
  • 6E eine Kurve mit Ausübung einer 10%-igen zusammendrückenden Belastung der b-Achse ist;
  • 6F eine Kurve mit Ausübung einer 10%-igen Zugbelastung der a-, b-Achsen ist;
  • 6G eine Kurve mit Ausübung einer 10%-igen zusammendrückenden Belastung der a-, b-Achsen ist; und
  • 6H eine Kurve mit Ausübung einer 10%-igen zusammendrückenden Belastung der a-, b-Achsen + einer 10%-igen Zugbelastung der c-Achse ist;
  • 7(1), 7(2) und 7(3) zeigen Querschnittsansichten für einen Hauptbereich sind, die ein Beispiel eines Vorgangsablaufs, der eine verdeckte Oxidfilmschicht einer 4H-SiC Halbleitervorrichtung ausbildet;
  • 8(4) und 8(5) sind Querschnittsansichten für einen Hauptbereich, die ein Beispiel eines Vorgangsablaufs zeigen, der eine verdeckte Oxidfilmschicht einer 4H-SiC Halbleitervorrichtung ausbildet;
  • 9 ist eine Querschnittsansicht für einen Hauptbereich, die ein Beispiel einer 4H-SiC-Halbleitervorrichtung zeigt, in welcher eine verdeckte Oxidfilmschicht in einer Tiefe ist, die flacher als diejenige einer Grabentyp-Gateelektrode ist;
  • 10 ist eine Querschnittsansicht für einen Hauptbereich, die ein Beispiel eines 4H-SiC-Halbleiterelements zeigt, in welchem ein verdeckter Oxidfilm in einer Tiefe ist, die tiefer als diejenige der Grabentyp-Gateelektrode ist;
  • 11 ist eine konzeptionelle Ansicht zur Erläuterung eines Zustands der Ausübung einer isostatischen zusammendrückenden Belastung auf ein 4H-SiC-Halbleiterelement gemäß der ersten Ausführungsform;
  • 12 ist eine konzeptionelle Ansicht zur Erläuterung eines Zustands der Ausübung einer Zugbelastung in der Richtung einer c-Achse zur gleichen Zeit wie die Ausübung isostatischer zusammendrückender Belastungen in der Richtung von a-, b-Achsen auf ein 4H-SiC-Halbleiterelement gemäß einer ersten Ausführungsform;
  • 13 zeigt ein Beispiel einer Querschnittsansicht für einen Hauptbereich, von der Seite einer Sourcezone über die (0001)-Fläche eines 4H-SiC-Halbleiterelements der ersten Ausführungsform gesehen;
  • 14 zeigt ein weiteres Beispiel einer Querschnittsansicht für einen Hauptbereich, von der Seite einer Sourcezone über einer (0001)-Fläche eines 4H-SiC-Halbleiterelements der ersten Ausführungsform gesehen;
  • 15 zeigt ein weiteres Beispiel einer Querschnittsansicht für einen Hauptbereich, von der Seite einer Sourcezone über einer (0001)-Fläche eines 4H-SiC-Halbleiterelements der ersten Ausführungsform gesehen;
  • 16 zeigt ein weiteres Beispiel einer Querschnittsansicht für einen Hauptbereich, von der Seite einer Sourcezone über einer (0001)-Fläche eines 4H-SiC-Halbleiterelements der ersten Ausführungsform gesehen;
  • 17 ist eine Ansicht von der Seite einer Sourcezone über einer (0001)-Fläche eines 4H-SiC-Halbleiterelements der ersten Ausführungsform, worin
  • 17A eine Gesamtansicht ist und
  • 17B eine fragmentarische, vergrößerte Ansicht derselben ist;
  • 18 zeigt ein Beispiel einer Querschnittsansicht für einen Hauptbereich, von der Seite einer Sourcezone über einer (0001)-Fläche eines 4H-SiC-Halbleiterelements einer zweiten Ausführungsform gesehen;
  • 19 zeigt ein weiteres Beispiel einer Querschnittsansicht für einen Hauptbereich, von der Seite einer Sourcezone über einer (0001)-Fläche eines 4H-SiC-Halbleiterelements der zweiten Ausführungsform gesehen;
  • 20 zeigt ein Beispiel einer Querschnittsansicht für einen Hauptbereich, von der Seite einer Sourcezone über einer (0001)-Fläche eines 4H-SiC-Halbleiterelements einer dritten Ausführungsform gesehen;
  • 21 zeigt ein weiteres Beispiel einer Querschnittsansicht für einen Hauptbereich, von der Seite einer Sourcezone über einer (0001)-Fläche eines 4H-SiC-Halbleiterelements der dritten Ausführungsform gesehen;
  • 22 zeigt ein Beispiel einer Querschnittsansicht für einen Hauptbereich, von der Seite einer Sourcezone über einer (0001)-Fläche eines 4H-SiC-Halbleiterelements einer vierten Ausführungsform gesehen;
  • 23 zeigt ein weiteres Beispiel einer Querschnittsansicht für einen Hauptbereich, von der Seite einer Sourcezone über einer (0001)-Fläche eines 4H-SiC-Halbleiterelements der vierten Ausführungsform gesehen;
  • 24 ist ein weiteres Beispiel einer Querschnittsansicht für einen Hauptbereich, von der Seite einer Sourcezone über einer (0001)-Fläche eines 4H-SiC-Halbleiterelements der vierten Ausführungsform gesehen;
  • 25 zeigt ein Beispiel einer Querschnittsansicht für einen Hauptbereich, von der Seite einer Sourcezone über einer (0001)-Fläche eines 4H-SiC-Halbleiterelements einer fünften Ausführungsform gesehen; und
  • 26 ist eine Ansicht von der Seite einer Sourcezone über einer (0001)-Fläche eines 4H-SiC-Halbleiterelements einer sechsten Ausführungsform, worin
  • 26A eine Gesamtansicht ist, und
  • 26B eine fragmentarische vergrößerte Ansicht derselben ist.
  • DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Zunächst hat eine Beschreibung eines Ergebnisses einer detaillierten Analyse zu erfolgen, welches gemäß der Erstprinzipienberechnung der Verschiebung eines Bands und die Verschiebung einer Bandmasse erhalten wird, wenn eine Belastung auf 4H-SiC ausgeübt wird.
  • 4H-SiC hat eine Kristallstruktur mit 6-facher Symmetrie mit der c-Achse als Symmetrieachse. Wie in 4 gezeigt, ist das Einheitsgitter von 4H-SiC durch einen Fundamentalübersetzungs-Parallelvektor mit einer c-Achse, einer a-Achse auf einer (0001)-Fläche senkrecht zur c-Achse und einer b-Achse in einem Winkel von 60° relativ zur a-Achse dargestellt.
  • 5 und 6 zeigen die Bandverschiebung eines Leitungsbands, wenn verschiedene Belastungen auf 4H-SiC ausgeübt werden, welche durch Bandberechnung gemäß den ersten Prinzipien erhalten wird. Darunter ist 5A ein Banddiagramm ohne Ausübung einer Belastung. Da SiC ein Indirekter-Übergangstyp-Halbleiter ist, ist das obere Ende des Valenzelektronenbands rund um den Γ-Punkt als Zentrum positioniert, wogegen das untere Ende des Leitungsbands am Punkt M positioniert ist. Die Abhängigkeit der Bandenergie E(k) des Leitungsbands von der Wellenzahl k ist durch die Formel (1) ungefähr dargestellt.
  • Formel (1)
    • E(k) = α(k – k0)2 + ΔE (Formel 1)
  • In der Formel (1) steht k0 für eine Wellenzahl am Punkt M und ΔE steht für die Energie am unteren Ende eines Leiters. Ferner steht α für einen Parameter, der die Neigung einer Bandkurve zeigt. Die effektive Masse m in diesem Fall ist durch die Forme (2) dargestellt.
  • Formel (2)
    • m = ħ2(∂2E(k)/∂k2)–1 = ħ2/(2a) (Formel 2)
  • ħ2 ---- Wert, der durch Teilen einer Planckschen Konstante durch 2π erhalten wird.
  • Wie in der Formel (2) gezeigt, ist die Bandmasse kleiner, wenn der Wert α größer ist. Dementsprechend ist die Bandmasse kleiner, wenn die Neigung der Bandkurve größer ist.
  • Jede der Kurven in den 5A bis 5D und 6E bis 6H zeigt ein Banddiagramm, das in 5A durch eine ausgezogene Linie in Überlappung mit jedem Banddiagramm am unteren Ende eines Leitungsbands dargestellt ist, wobei die Ausübung einer Belastung durch eine gepunktete Linie dargestellt ist. In den Kurven wird die Belastung der Verursachung einer 10%-igen Verschiebung auf das 4H-SiC-Kristallgitter ausgeübt.
  • Zuerst zeigen 5B und 5C eine Bandverschiebung unter Ausübung einer Belastung in Richtung der c-Achse. Wie in 5B gezeigt, nimmt, wenn eine Zugbelastung in der Richtung der c-Achse ausgeübt wird, die Neigung der Bandkurve am unteren Ende des Punkts M zu und die Bandmasse wird verringert.
  • Dies stimmt mit dem Ergebnis der ungeprüften japanischen Patentoffenlegungsschrift Nr. 2005-244180 überein.
  • Dann zeigen 5D und 6E die Bandverschiebung, wenn eine Belastung nur in Richtung der b-Achse ausgeübt wird. In diesem Fall gibt es keine große Verschiebung für die Neigung der Bandkurve. Dann zeigen 6F und 6G eine Bandverschiebung, wenn Belastungen, die das Kristallgitter gleichmäßig in den Richtungen der Achsen a und b verschieben, d. h. eine isostatische relative Belastung, auf eine Ebene senkrecht zur c-Achse ausgeübt werden. In diesem Fall nimmt, wie in 6G gezeigt, die Neigung der Bandkurve aufgrund einer isostatischen Komprimierung in Richtung der a- und b-Achsen zu. Die vorstehend beschriebenen Ergebnisse zeigen, dass die Bandmasse des Leitungsbands verringert wird, wenn die Zugbelastung in Richtung der c-Achse ausgeübt wird und isostatische zusammendrückende Belastungen in den Richtungen der a- und b-Achsen ausgeübt werden. 6H zeigt die Bandverschiebung, wenn isostatische zusammendrückende Belastungen in Richtung der a- und b-Achsen gleichzeitig mit der Ausübung einer Zugbelastung in Richtung der c-Achse ausgeübt werden. Wie in 6H gezeigt, ist die Neigung der Bandkurve in diesem Fall am größten. Die Ergebnisse zeigen, dass die isostatische Ausübung der zusammendrückenden Belastung in den Richtungen der a-, b-Achsen gleichzeitig mit der Ausübung einer Zugbelastung in Richtung der c-Achse zum Erhöhen der Mobilität am effektivsten ist. Der Aufbau des Elements, auf das solche Belastungen ausgeübt werden, soll mittels der folgenden bevorzugten Ausführungsformen beschrieben werden.
  • Erste Ausführungsform
  • 1 ist eine konzeptionelle Ansicht, die einen Querschnittsaufbau eines 4H-SiC-Grabentyp-Leistungs-MOSFET gemäß einer ersten Ausführungsform zeigt. In 1 umfasst der 4H-SiC-Grabentyp-Leistungs-MOSFET gemäß dieser Ausführungsform eine Drainelektrode 1, eine Drainzone 2, eine Driftzone 3, eine Basiszone 4, eine Sourcezone 5, eine Gateelektrode 6, einen Gateisolierfilm 7, eine verdeckte Oxidfilmschicht 8 und eine Sourceelektrode 9.
  • In der Drainelektrode 1 liegt eine (0001)-Fläche senkrecht zur c-Achse frei, ein Silicid ist ausgebildet und eine Metallschicht ist durch Al-Sputtern zum Senken eines Kontaktwiderstands ausgebildet.
  • Die Drainzone 2 ist ein n-Typ-4H-SiC-Substrat, in dem beispielsweise n-Typ-Fremdstoffe (beispielsweise N: Stickstoff oder P: Phosphor) auf der Oberfläche im Kontakt mit der Drainelektrodenoberfläche implantiert sind, um den Kontaktwiderstand zu senken.
  • Die Driftzone 3 ist eine n-Typ-Halbleiterzone, in der ein 4H-SiC mit derselben Ausrichtung wie die Drainzone durch Epitaxialwachstum über der Drainzone 2 ausgebildet ist.
  • Die Basiszone 4 ist eine p-Typ-Halbleiterzone, die über der Driftzone 3 positioniert und durch Implantieren von p-Typ-Fremdstoffen (beispielsweise Al: Aluminium oder B: Bor) in 4H-SiC ausgebildet ist, um die n-Typ-Kanalzone eines Transistors zu bilden.
  • Die Sourcezone 5 ist eine n-Typ-Halbleiterzone, die durch Implantieren von n-Typ-Fremdstoffen (beispielsweise N: Stickstoff, P: Phosphor) über der Basiszone ausgebildet ist.
  • Die Gateelektrode 6 ist eine Elektrodenzone, die durch Ausbilden eines Grabens parallel zur c-Achse in der Basiszone 4 und der Sourcezone 5, die vorstehend beschrieben sind, beispielsweise durch Trockenätzen, Ausbilden eines Gateisolierfilms, dann Ausbilden eines Polysiliciums durch CVD (Chemical Vapor Deposition, chemische Dampfabscheidung) oder Ausbilden amorphen Siliciums durch CVD und anschließend Modifizieren desselben durch Wärmebehandlung zu Polysilicium hergestellt wird.
  • Der Gateisolierfilm 7 ist an einer Position, die zwischen die grabenförmige Gateelektrode 6 und die Basiszone 4 und Sourcezone 5, die vorstehend beschrieben sind, des 4H-SiC eingefügt ist, durch Nassoxidation, Trockenoxidation oder CVD eines SiO2-Oxidfilms nach einer Grabenbildung bei der Herstellung der Gateelektrode ausgebildet.
  • Die verdeckte Oxidfilmschicht 8 ist zwischen den Gateelektroden positioniert und durch Abscheiden von Polysilicium oder amorphem Silicium durch CVD nach demselben Grabenätzen wie bei der Gateelektrode und anschließendes Modifizieren derselben durch Wärmeoxidation zu einem Oxidfilm oder direktes Abscheiden von SiO2 durch CVD ausgebildet.
  • Die Sourceelektrode 9 ist durch Silicidation oder Metallsputtern über der Sourcezone 5 ausgebildet, wodurch der Kontaktwiderstand mit SiC verringert wird.
  • 7 und 8 zeigen ein Beispiel eines Vorgangsablaufs bei der Bildung einer verdeckten Oxidfilmschicht des 4H-SiC-Grabentyp-MOSFETs der Erfindung, der vorstehend beschrieben ist. Wie in 7(1) gezeigt, werden eine p-Typ-Basiszone 4 und eine n-Typ-Basiszone 5 durch Implantierung von Fremdstoffen über einer n-Typ-Driftschicht 3 ausgebildet, die durch Epitaxialwachstum über dem 4H-SiC-Substrat ausgebildet ist.
  • Wie in 7(2) gezeigt, werden die Sourcezone 5 und die Basiszone 4 so hergestellt, dass sie Gräben durch ein Verfahren, wie etwa Trockenätzen, ausbilden. In diesem Schritt werden das Grabenätzen für die Gateelektrode oder das Grabenätzen für den verdeckten Oxidfilm gleichzeitig oder getrennt ausgeführt.
  • Dann werden, wie in 7(3) gezeigt, Löcher der Gräben durch ein Verfahren gefüllt, beispielsweise durch CVD von Polysilicium oder amorphem Silicium.
  • Ferner werden, wie in 8(4) gezeigt, nach dem Modifizieren der abgeschiedenen Siliciumschicht zu SiO2 durch Wärmeoxidation bei einer Temperatur von ungefähr 700°C bis 1000°C jene Bereiche mit Ausnahme der verdeckten Oxidfilmschicht 8 durch Trockenätzen oder einer Kombination aus Trockenätzen und Nassätzen entfernt. Während der Oxidation dehnt sich das Volumen aufgrund einer Zusammensetzungsänderung von Si in SiO2 um so viel wie die Zugabe von Sauerstoffatomen aus, da die Kristallgitterbeabstandung von Si ungefähr 0,5 nm und die durchschnittliche Gitterbeabstandung von SiC ebenfalls ungefähr < 5 nm beträgt. Aufgrund der Volumenausdehnung wird eine Belastung auf die Basiszone 4 und die Sourcezone 5 von 4H-SiC ausgeübt.
  • Wenn die verdeckte Oxidfilmschicht in 7(3) und 8(4) ausgebildet wird, kann ein Oxidfilm direkt durch CVD usw. abgeschieden werden und dann kann der Gateelektrodenbereich durch Ätzen entfernt werden. In diesem Fall dehnt sich die amorphisierte verdeckte Oxidfilmschicht 8 aufgrund der teilweisen Zusammensetzungsänderung durch eine Wärmelast bei ungefähr 700°C bis 1000°C in einem gewöhnlichen aufeinanderfolgenden Vorgang aus, bei welchem eine Belastung auf die Basiszone 4 und die Sourcezone 5 von 4H-SiC ausgeübt wird.
  • Für die Tiefe des verdeckten Oxidfilms 8, wenn er bis zur selben Tiefe wie die Gateelektrode 6 ausgebildet ist, können beide von ihnen in einem identischen Schritt hergestellt werden. Wenn die Oxidfilmschicht 8 in einem separaten Schritt ausgebildet wird, kann sie flacher als die Gateelektrode 6 sein, wie in 9 gezeigt. Dies kann die Grabenbildungszeit für die verdeckte Oxidfilmschicht 8 verkürzen, so dass die Zeit und Kosten gesenkt werden, die zur Herstellung erforderlich sind. Ferner kann sie, wie in 10 gezeigt, tiefer als die Gateelektrode sein, wie in 10 gezeigt. Dann beinhaltet die Zone, in der die Belastung zur Verbesserung der Elektronenmobilität ausgeübt wird, nicht nur die Sourcezone und die Basiszone, in der der Kanal durch die Anlegung einer Gatespannung gebildet wird, sondern beinhaltet auch die Driftschichtzone, so dass der On-Widerstand weiter gesenkt werden kann.
  • Nach dem Schritt der 8(4) werden der Gateisolierfilm 7, die Gateelektrode 6, ein Schutzfilm usw. durch den vorstehend beschriebenen Vorgang ausgebildet, wodurch ein Grabentyp-Leistungs-MOSFET ausgebildet wird.
  • Zweite Ausführungsform
  • In einer zweiten Ausführungsform wird eine isostatische zusammendrückende Belastung auf die Kanalzone durch eine verdeckte Oxidfilmschicht mit einer hexagonalen Einheitsstruktur ausgeübt. 11 zeigt eine konzeptionelle Ansicht der zweiten Ausführungsform, von der Seite der Sourceelektrode gesehen. In 11 sind eine Sourcezone 5b, eine Gateelektrode 6b und eine verdeckte Oxidfilmschicht 8b gezeigt. In der zweiten Ausführungsform haben die Gateelektrode 6b und die verdeckte Oxidfilmschicht 8b jeweils einen hohlen hexagonalen Aufbau, in welchem die verdeckte Oxidfilmschicht 8b eine zusammendrückende Belastung in der Richtung senkrecht zur c-Achse der Sourcezone 5b ausübt, wie durch Pfeile gezeigt, die in 12 beschrieben sind, und gleichzeitig eine Zugbelastung in Richtung der c-Achse ausübt. Da der Youngsche Modul von SiO2 ungefähr 130 GPa und der Youngsche Modul von SiC ungefähr 430 GPa beträgt, wird 4H-SiC insbesondere ebenfalls isostatisch um ungefähr 30% des Kompressionsverhältnisses zusammengedrückt, welches SiC erfährt, indem es von der verdeckten Oxidfilmschicht 8 umgeben ist. Da ferner das Poison-Verhältnis des SiC ungefähr 0,14 bis 0,17 beträgt, nimmt die Kristallkonstante in Richtung der c-Achse um ungefähr 14 bis 17% des Kompressionsverhältnisses des Kristallgitters in den Richtungen der a- und b-Achsen zu.
  • 13 zeigt ein Beispiel einer Anordnung von Halbleiterelementen in 11 in einer Halbleitervorrichtung. Da die Einheitsstruktur des Elements hexagonal ist, können sie ohne Lücken aufgrund der Verschiebung der Anordnung angeordnet werden, wie in 13 gezeigt. In 11 und 13 ist zwar nur die Sourcezone 5b in der Gateelektrode 6b vorgesehen, aber eine verdeckte Oxidfilmschicht 5b kann ferner vorgesehen sein, um eine zusammendrückende Belastung auf die Kanalzone vom Inneren und Äußeren der hexagonalen Form auszuüben. Dies schwächt die Isotropizität der Belastung, die zusammendrückende Belastung selbst kann wirksamer ausgeübt werden. In 13 und 14 sind die Gateelektroden 6b im Inneren der jeweiligen hexagonalen Formen voneinander isoliert. Jeweilige Gateelektroden werden elektrisch geleitet, indem beispielsweise im nachfolgenden Herstellungsschritt eine Verbindungsschicht 5 über ihnen vorgesehen wird, so dass eine Spannung von einer Gateelektroden-Anschlussfläche an einer Position angelegt werden kann. Im Gegensatz hierzu kann, wie in 15 und 16 gezeigt, jede der Gateelektroden 6b direkt angeschlossen sein, ohne die Verbindungsschicht über ihnen vorzusehen, so dass die Spannung an einer Position der Gateelektroden-Anschlussfläche 11 angelegt werden kann, wie in 17 gezeigt. Somit wird zwar die Belastungsisotropizität geschwächt, aber die Herstellungskosten können durch Entfernen einer Schicht der Verbindungsschicht gesenkt werden. Für das Verbindungsverfahren der Gateelektroden 6b zwischen jeder der hexagonalen Einheitsstrukturen ist die Einheitsstruktur eventuell nicht an jede Säule in einer Richtung angeschlossen, wie in 15 und 16, sondern kann an anderen Säulen oder Gateelektroden von Elementen in einer anderen Richtung angeschlossen sein.
  • Dritte Ausführungsform
  • In der dritten Ausführungsform, die sich von der zweiten Ausführungsform unterscheidet, haben eine Gateelektrode 6b und eine verdeckte Oxidfilmschicht 8d jeweils eine hohle trigonale Einheitsstruktur. In der dritten Ausführungsform wird eine isostatische zusammendrückende Belastung auf die Kanalzone von einer verdeckten Oxidfilmschicht mit der trigonalen Einheitsstruktur ausgeübt. In der dritten Ausführungsform kann, da das Verhältnis der Fläche für die verdeckte Oxidfilmschicht zur Fläche für die Sourcezone im Vergleich zu derjenigen in der zweiten Ausführungsform größer gemacht werden kann, eine größere zusammendrückende Belastung ausgeübt werden. Die trigonale Form ist bevorzugt näher an einer normalen Dreiecksform, so dass sie mehr isostatische Belastung ausüben kann. In 18 befindet sich der verdeckte Oxidfilm 8d nicht innerhalb der trigonalen Form, aber der verdeckte Oxidfilm 8d kann innerhalb der Gateelektrode vorgesehen sein. In 18 sind die Gateelektroden 6b im Inneren der jeweiligen trigonalen Formen voneinander isoliert. Alle jeweiligen Gateelektroden sind elektrisch geleitet, beispielsweise, indem im nachfolgenden Herstellungsschritt eine Metallschicht über ihnen vorgesehen wird, so dass eine Spannung von einer Gateelektroden-Anschlussfläche an einer Position angelegt werden kann. Im Gegensatz dazu kann, wie in 19 gezeigt, beispielsweise jede der Gateelektroden 6b direkt angeschlossen sein, ohne die Verbindungsschicht über ihnen vorzusehen, so dass eine Spannung von einer Gateelektroden-Anschlussfläche 11 an einer Position durch das Verfahren vorgesehen werden kann, wie in 17 der zweiten Ausführungsform gezeigt. Für das Anschlussverfahren der Gateelektroden 6e zwischen jeder der trigonalen Einheitsstrukturen ist die Einheitsstruktur eventuell nicht an jeder Säule in einer Richtung angeschlossen, wie in 19, sondern kann an anderen Säulen oder Gateelektroden von Elementen in einer anderen Richtung angeschlossen sein.
  • Vierte Ausführungsform
  • In einer vierten Ausführungsform, die sich von der zweiten und dritten Ausführungsform unterscheidet, haben eine Gateelektrode 6f und eine verdeckte Oxidfilmschicht 8f jeweils eine hohle kreisförmige Einheitsstruktur. in der vierten Ausführungsform übt die verdeckte Oxidfilmschicht 8f mit der kreisförmigen Einheitsstruktur eine isostatische zusammendrückende Belastung auf eine Kanalzone aus. In der vierten Ausführungsform kann die zusammendrückende Belastung isostatischer ausgeübt und die Elektronenmobilität im Vergleich zur zweiten und dritten Ausführungsform verbessert werden. In 20 ist die verdeckte Oxidfilmschicht 8f nicht vorhanden, aber die verdeckte Oxidfilmschicht 8f kann innerhalb der Gateelektrode vorgesehen sein. In 20 sind die Gateelektroden 6f in den jeweiligen kreisförmigen Formen voneinander isoliert. Alle jeweiligen Gateelektroden werden elektrisch geleitet, indem beispielsweise im nachfolgenden Herstellungsschritt eine Metallschicht über ihnen vorgesehen wird, so dass eine Spannung von einer Gateelektroden-Anschlussfläche an einer Position angelegt werden kann. Im Gegensatz dazu kann, wie in 21 gezeigt, jede der Gateelektroden 6g direkt angeschlossen sein, ohne die Verbindungsschicht über ihnen vorzusehen, so dass die Spannung von der Gateelektroden-Anschlussfläche 11 an einer Position durch das Verfahren angelegt werden kann, wie in 17 der zweiten Ausführungsform gezeigt. Für das Verbindungsverfahren der Gateelektroden zwischen jeder der kreisförmigen Einheitsstrukturen ist die Einheitsstruktur eventuell nicht an jeder Säule in einer Richtung angeschlossen, wie in 21, sondern kann auch an anderen Säulen oder Gateelektroden von Elementen in einer anderen Richtung angeschlossen sein.
  • Fünfte Ausführungsform
  • In einer fünften Ausführungsform, die sich von der zweiten, dritten und vierten Ausführungsform unterscheidet, haben eine Gateelektrode 6h und ein verdeckter Oxidfilm 8h jeweils eine hohle tetragonale Einheitsstruktur. In der fünften Ausführungsform übt die verdeckte Oxidfilmschicht 8h mit der tetragonalen Einheitsstruktur eine isostatische zusammendrückende Belastung auf die Kanalzone aus. Im Unterschied zur zweiten, dritten und vierten Ausführungsform sind die Anordnung und Herstellung von Chipenden erleichtert, da die fünfte Ausführungsform durch eine Herstellung ausgebildet werden kann, die nur in zwei Richtungen erfolgt, die einander bei 90 Grad schneiden. Die tetragonale Form ist bevorzugt näher an einer normalen tetragonalen Form, um mehr isostatische Belastung auszuüben. In 22 ist die verdeckte Oxidfilmschicht 8h nicht in der normalen tetragonalen Form vorhanden, aber die verdeckte Oxidfilmschicht 8h kann auch in der Gateelektrode 6h angeordnet sein. In 22 sind die Gateelektroden 6h innerhalb der jeweiligen hexagonalen Formen voneinander isoliert, alle jeweiligen Gateelektroden 6h werden elektrisch geleitet, beispielsweise, indem in dem nachfolgenden Herstellungsschritt eine Metallschicht über ihnen vorgesehen wird, so dass eine Spannung von einer Gateelektroden-Anschlussfläche an einer Position angelegt werden kann. Im Gegensatz dazu kann, wie in 23 und 24 gezeigt, jede der Gateelektroden 6b direkt angeschlossen sein, ohne die Verbindungsschicht über ihnen vorzusehen, so dass die Spannung von der Gateelektroden-Anschlussfläche 11 an einer Position durch das Verfahren vorgesehen sein kann, wie in 17 der zweiten Ausführungsform gezeigt. Für das Verbindungsverfahren der Gateelektroden zwischen jeder der tetragonalen Einheitsstrukturen ist die Einheitsstruktur eventuell nicht an jeder Säule in einer Richtung angeschlossen, wie in 23 und 24, sondern kann an anderen Säulen oder Gateelektroden von Elementen in einer anderen Richtung angeschlossen sein.
  • Sechste Ausführungsform
  • In einer sechsten Ausführungsform sind Gateelektroden 6k und verdeckte Oxidfilmschichten 8k abwechselnd in Streifenform angeordnet und die verdeckte Oxidfilmschicht 8k hat eine Form mit mehreren verzweigten Strukturen auf beiden Seiten. In der sechsten Ausführungsform kann eine isostatische zusammendrückende Belastung auf die Kanalzone ausgeübt werden, da die verzweigten Strukturen 8k der verdeckten Oxidfilmschicht die Kanalzone von vier Seiten umgeben.
  • Ferner sind in der sechsten Ausführungsform die Gateelektroden 6k an ihrem einen Ende zusammengenommen und an eine Gate-Anschlussfläche auf einem Chip angeschlossen. Somit kann in der sechsten Ausführungsform eine Vorgangsänderung von der bestehenden Struktur im Vergleich zur zweiten, dritten, vierten und fünften Ausführungsform verringert werden.
  • Obwohl umgebende Strukturen in den bevorzugten Ausführungsformen der Erfindung gezeigt worden sind, ist es nicht immer notwendig, die Zone fortgesetzt zu umgeben, sondern alternativ kann eine verdeckte Oxidfilmschicht einzeln in einem Zustand vorhanden sein, der in Richtung von zwei oder mehr Achsen geteilt ist, so lange die Belastung ausgeübt wird, um den Kanal zu umgeben.
  • Siebte Ausführungsform
  • In einer Halbleitervorrichtung einer siebten Ausführungsform, wie im Beispiel der 26 gezeigt, ist eine oder sind mehrere Reihen simulierter (Schein-)Gateelektroden 12, die nicht elektrisch an die Gate-Anschlussfläche 11 angeschlossen sind, am Chipende einer Halbleitervorrichtung angeordnet. Während Transistoren am Chipende einen Bereich einschließen, auf den keine effektive Belastung von der verdeckten Oxidfilmschicht ausgeübt wird, können nur die Transistoren, auf welche die effektive Belastung ausgeübt wird, betrieben werden, um die Widerstandsspannung des Elements zu verbessern, indem die Transistoren am Chipende nicht angeschlossen werden. Die Struktur der Oberfläche, wo die Sourceelektrode und die Gateelektrode auf der Element-(0001)-Fläche des Elements vorhanden sind, kann von der Struktur gemäß irgendeiner der ersten, zweiten, dritten, vierten, fünften und sechsten Ausführungsform sein.
  • Merkmale, Bestandteile und spezifische Einzelheiten der Strukturen der vorstehend beschriebenen Ausführungsformen können ausgetauscht oder kombiniert werden, um weitere Ausführungsformen zu bilden, die für den jeweiligen Anwendungszweck optimiert sind. Der Kürze und Prägnanz der vorliegenden Beschreibung halber sollen jene Modifikationen, sofern sie für einen Fachmann auf dem Gebiet schnell offensichtlich sind, implizit durch die obige Beschreibung offenbart sein, ohne explizit jede mögliche Kombination zu spezifizieren.

Claims (11)

  1. 4H-SiC-Halbleiterelement mit: einem 4H-SiC-Substrat; einer Driftzone (3) mit einer c-Achse in einer Richtung, die senkrecht zur Oberfläche des Substrats und auf der Oberfläche des Substrats unter Verwendung von 4H-SiC ausgebildet ist; einer Basiszone (4), die auf der Oberfläche der Driftzone (3) unter Verwendung von 4H-SiC ausgebildet ist; einer Sourcezone (5), die auf der Oberfläche der Basiszone (4) unter Verwendung von 4H-SiC ausgebildet ist; einer Sourceelektrode (9), die auf einer Oberfläche der Sourcezone (5) unter Verwendung von 4H-SiC ausgebildet ist; einer grabenförmigen Gateelektrode (6), die die Kanalzone der Basiszone (4) bedeckt; einem Gateisolierfilm (7), der an der Grenze zwischen der Gateelektrode (6) und der Kanalzone ausgebildet ist; einer Drainzone (2), die auf der Rückseite des 4H-SiC-Substrats unter Verwendung von 4H-SiC ausgebildet ist; einer Drainelektrode (1), die auf der Rückseite der Drainzone (2) ausgebildet ist; und einer grabenförmigen verdeckten Oxidfilmschicht (8) zum Ausüben einer zusammendrückenden Belastung in einer Richtung von zwei oder mehr Achsen auf einer Ebene, die senkrecht zur c-Achse der Kanalzone ist, und zum Ausüben einer Zugbelastung in der Richtung der c-Achse.
  2. 4H-SiC-Halbleiterelement nach Anspruch 1, wobei die grabenförmige verdeckte Oxidfilmschicht (8) bis zu einer Tiefe ausgebildet ist, die identisch mit derjenigen der grabenförmigen Gateelektrode (6) ist.
  3. 4H-SiC-Halbleiterelement nach Anspruch 1, wobei die grabenförmige verdeckte Oxidschicht (8) bis zu einer Tiefe ausgebildet ist, die flacher als die Tiefe der grabenförmigen Gateelektrode (6) ist.
  4. 4H-SiC-Halbleiterelement nach Anspruch 1, wobei die grabenförmige verdeckte Oxidfilmschicht (8) bis zu einer Tiefe ausgebildet ist, die tiefer als die Tiefe der grabenförmigen Gateelektrode (6) ist.
  5. 4H-SiC-Halbleiterelement nach Anspruch 1, wobei die grabenförmige verdeckte Oxidfilmschicht (8) so ausgebildet ist, dass sie den Umfang der Gateelektrode (6) auf einer Ebene umgibt, die senkrecht zur c-Achse ist.
  6. 4H-SiC-Halbleiterelement nach Anspruch 5, wobei die grabenförmige verdeckte Oxidfilmschicht (8) eine hohle hexagonale, trigonale, kreisförmige oder tetragonale Form hat und so ausgebildet ist, dass sie die Gateelektrode (6) umgibt.
  7. 4H-SiC-Halbleiterelement nach Anspruch 1, wobei die grabenförmige Gateelektrode (6) eine hohle hexagonale, trigonale, kreisförmige oder tetragonale Form hat und die grabenförmige verdeckte Oxidfilmschicht (8) in der hohlen Schicht der Gateelektrode (6) ausgebildet ist.
  8. 4H-SiC Halbleitervorrichtung nach Anspruch 7, wobei die grabenförmige verdeckte Oxidfilmschicht (8) eine hexagonale, trigonale, kreisförmige oder tetragonale Form hat.
  9. 4H-SiC-Halbleiterelement nach irgendeinem der vorhergehenden Ansprüche, wobei die grabenförmigen verdeckten Oxidfilmschichten (8) und die Gateelektroden (6) abwechselnd in einem Streifenmuster ausgebildet sind, und wobei jede der verdeckten Oxidfilmschichten (8) mehrere verzweigte Strukturen auf beiden Seiten aufweist und die mehreren verzweigten Strukturen eine Form haben, die den Umfang der Gateelektrode (6) umgeben.
  10. Halbleitervorrichtung, in welcher Halbleiterelemente gemäß irgendeinem der vorhergehenden Ansprüche angeordnet sind, wobei die Vorrichtung eine Gateelektroden-Anschlussfläche (11) aufweist und wobei die Gateelektroden (6) einer Vielzahl von Halbleiterelementen mittels elektrisch leitender Verbindungen mit der Gateelektroden-Anschlussfläche (11) verbunden sind.
  11. 4H-SiC-Halbleiterelement nach irgendeinem der vorhergehenden Ansprüche, wobei die grabenförmige verdeckte Oxidfilmschicht (8) ein Thermaloxidfilm ist.
DE102012221690.1A 2011-11-28 2012-11-28 4H-SiC-Halbleiterelement und Halbleitervorrichtung Expired - Fee Related DE102012221690B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-258432 2011-11-28
JP2011258432A JP5852863B2 (ja) 2011-11-28 2011-11-28 ４ｈ−ＳｉＣ半導体素子及び半導体装置

Publications (2)

Publication Number Publication Date
DE102012221690A1 DE102012221690A1 (de) 2013-06-06
DE102012221690B4 true DE102012221690B4 (de) 2015-10-08

Family

ID=48431597

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012221690.1A Expired - Fee Related DE102012221690B4 (de) 2011-11-28 2012-11-28 4H-SiC-Halbleiterelement und Halbleitervorrichtung

Country Status (3)

Country Link
US (1) US9029979B2 (de)
JP (1) JP5852863B2 (de)
DE (1) DE102012221690B4 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI689920B (zh) 2014-01-08 2020-04-01 日商新力股份有限公司 半導體裝置及記憶體電路
JP2016063107A (ja) * 2014-09-19 2016-04-25 トヨタ自動車株式会社 半導体装置
JP6761389B2 (ja) * 2017-09-19 2020-09-23 株式会社東芝 半導体装置
JP2019125747A (ja) * 2018-01-18 2019-07-25 株式会社東芝 半導体装置およびその製造方法
WO2020127041A1 (en) * 2018-12-21 2020-06-25 Abb Power Grids Switzerland Ag Silicon carbide power device with mos structure and stressor
JP7404204B2 (ja) 2020-09-18 2023-12-25 株式会社東芝 半導体装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19809564A1 (de) * 1997-03-05 1998-09-17 Denso Corp Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE19900171A1 (de) * 1998-01-05 1999-07-08 Denso Corp Siliziumkarbid-Halbleiteranordnung und Verfahren zu deren Herstellung
US20030073270A1 (en) * 2001-10-15 2003-04-17 Yoshiyuki Hisada Method of fabricating SiC semiconductor device
DE102007001643A1 (de) * 2006-01-17 2007-07-19 Fuji Electric Holdings Co., Ltd. Halbleitervorrichtung
US20100301929A1 (en) * 2009-06-02 2010-12-02 Cree, Inc. Power Switching Devices Having Controllable Surge Current Capabilities

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5168331A (en) * 1991-01-31 1992-12-01 Siliconix Incorporated Power metal-oxide-semiconductor field effect transistor
US5506421A (en) * 1992-11-24 1996-04-09 Cree Research, Inc. Power MOSFET in silicon carbide
DE4423068C1 (de) * 1994-07-01 1995-08-17 Daimler Benz Ag Feldeffekt-Transistoren aus SiC und Verfahren zu ihrer Herstellung
US5736753A (en) * 1994-09-12 1998-04-07 Hitachi, Ltd. Semiconductor device for improved power conversion having a hexagonal-system single-crystal silicon carbide
JP4712301B2 (ja) * 2001-05-25 2011-06-29 三菱電機株式会社 電力用半導体装置
US7247534B2 (en) * 2003-11-19 2007-07-24 International Business Machines Corporation Silicon device on Si:C-OI and SGOI and method of manufacture
US7407837B2 (en) 2004-01-27 2008-08-05 Fuji Electric Holdings Co., Ltd. Method of manufacturing silicon carbide semiconductor device
JP4691989B2 (ja) * 2004-01-27 2011-06-01 富士電機システムズ株式会社 炭化けい素半導体素子の製造方法
JP5002628B2 (ja) * 2009-08-25 2012-08-15 株式会社東芝 電力用半導体素子

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19809564A1 (de) * 1997-03-05 1998-09-17 Denso Corp Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE19900171A1 (de) * 1998-01-05 1999-07-08 Denso Corp Siliziumkarbid-Halbleiteranordnung und Verfahren zu deren Herstellung
US20030073270A1 (en) * 2001-10-15 2003-04-17 Yoshiyuki Hisada Method of fabricating SiC semiconductor device
DE102007001643A1 (de) * 2006-01-17 2007-07-19 Fuji Electric Holdings Co., Ltd. Halbleitervorrichtung
US20100301929A1 (en) * 2009-06-02 2010-12-02 Cree, Inc. Power Switching Devices Having Controllable Surge Current Capabilities

Also Published As

Publication number Publication date
US9029979B2 (en) 2015-05-12
US20130146897A1 (en) 2013-06-13
JP2013115158A (ja) 2013-06-10
DE102012221690A1 (de) 2013-06-06
JP5852863B2 (ja) 2016-02-03

Similar Documents

Publication Publication Date Title
DE102018104581B4 (de) Siliziumcarbid-Halbleitervorrichtung und Herstellungsverfahren
DE102007001643B4 (de) Halbleitervorrichtung
EP1408554B1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE112016003509B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102013022570B4 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE102013022598B3 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE19949364B4 (de) Halbleiterbauteil mit MOS-Gate-Steuerung und Grabenstruktur sowie Verfahren zur Herstellung
DE102015103070B4 (de) Leistungshalbleitervorrichtung mit trenchgatestrukturen mit zu einer hauptkristallrichtung geneigten längsachsen und herstellungsverfahren
DE102012221690B4 (de) 4H-SiC-Halbleiterelement und Halbleitervorrichtung
DE102012219644B4 (de) Halbleitervorrichtung
DE102016111998A1 (de) Ausbilden von Elektrodengräben unter Verwendung eines gerichteten Ionenstrahls und Halbleitervorrichtung mit Graben-Elektrodenstrukturen
DE112015004374T5 (de) Halbleitervorrichtung
DE102017209017A1 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung
DE102014107325A1 (de) Halbleiterbauelement
DE112011104322T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE112019003790T5 (de) Superjunction-siliziumkarbid-halbleitervorrichtung und verfahren zum herstellen einer superjunction-siliziumkarbid-halbleitervorrichtung
DE10297349T5 (de) Halbleiterstruktur mit verbesserten geringeren Durchlassspannungsverlusten und höherer Sperrfähigkeit
DE102015101124A1 (de) Halbleitervorrichtung mit unduliertem Profil der Nettodotierung einer Driftzone
DE112016002613B4 (de) Leistungs-Halbleiterbauelement
DE102009002813B4 (de) Verfahren zur Herstellung eines Transistorbauelements mit einer Feldplatte
DE102006055131A1 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung
DE112014003637B4 (de) Hochspannungs-Halbleitervorrichtung und Herstellungsverfahren derselben
DE112015004492T5 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee