TWI441342B - 用於碳化矽裝置之邊緣終止結構及含該終止結構之碳化矽裝置之製造方法 - Google Patents

用於碳化矽裝置之邊緣終止結構及含該終止結構之碳化矽裝置之製造方法 Download PDF

Info

Publication number
TWI441342B
TWI441342B TW096101126A TW96101126A TWI441342B TW I441342 B TWI441342 B TW I441342B TW 096101126 A TW096101126 A TW 096101126A TW 96101126 A TW96101126 A TW 96101126A TW I441342 B TWI441342 B TW I441342B
Authority
TW
Taiwan
Prior art keywords
layer
tantalum carbide
edge termination
termination structure
tantalum
Prior art date
Application number
TW096101126A
Other languages
English (en)
Other versions
TW200735380A (en
Inventor
Sei-Hyung Ryu
Anant K Agarwal
Allan Ward
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of TW200735380A publication Critical patent/TW200735380A/zh
Application granted granted Critical
Publication of TWI441342B publication Critical patent/TWI441342B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0312—Inorganic materials including, apart from doping materials or other impurities, only AIVBIV compounds, e.g. SiC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Laminated Bodies (AREA)
  • Formation Of Insulating Films (AREA)

Description

用於碳化矽裝置之邊緣終止結構及含該終止結構之碳化矽裝置之製造方法
本發明係關於微電子裝置，且更特定而言係關於用於碳化矽裝置之邊緣終止。
高壓碳化矽(SiC)肖特基二極體可操作(例如)在大約600 V與大約2.5 kV之間的電壓，係期望與製造有類似電壓等級之矽PIN二極體相競爭。此類二極體可操作多達大約100安培或更多的電流，視其作用區域而定。高壓肖特基二極體具有許多重要應用，尤其用於功率調節、分配及控制之領域。
一SiC肖特基二極體在此類應用中的一重要特徵係其切換速度。以矽為主的PIN裝置一般展現相對較差的切換速度。一矽PIN二極體可具有大約20 kHz的一最大切換速度，視其電壓等級而定。相比之下，以碳化矽為主的裝置理論上切換速度能夠高得多，例如超過矽大約100倍。此外，碳化矽裝置可能能夠比矽裝置操作一更高的電流密度。
一傳統SiC肖特基二極體結構具有一n型Sic基板，在該基板上形成用作一漂移區域的一n磊晶層。該裝置一般包括直接形成於該n層上的一肖特基接點。環繞該肖特基接點的係一p型JTE(接面終止延伸)區域，其一般由離子植入來形成。植入物可以係鋁、硼或任何其他適當p型摻雜物。該JTE區域之目的在於減小或防止邊緣處的電場擁擠，並減小或防止空乏區域與裝置表面相互作用。表面效應可能會引起空乏區域不均勻地散佈，從而可能不利地影響裝置之崩潰電壓。其他終止技術包括防護環及可能受表面效應更強烈影響的浮動電場環。一通道停止區域還可藉由植入諸如氮或磷之n型摻雜物來形成，以便防止空乏區域延伸到裝置邊緣。
SiC肖特基二極體之額外傳統終止係論述於Singh等人之"低洩漏及高良率4H－SiC肖特基二極體之平面終止"(ISPSD '97，第157至160頁)。用於一SiC肖特基阻障二極體之一p型磊晶防護環終止係論述於Ueno等人之"用於高壓SiC肖特基阻障二極體之防護環終止結構"(IEEE電子裝置學刊，第16卷，第7號，1995年7月7日，第331至332頁)。此外，其他終止技術係論述於已公佈的PCT申請案第WO 97/08754號，標題為"包含具有電壓吸收邊緣之PN接面之SiC半導體裝置"中。
如上面所簡述，接面終止延伸(JTE)、多個浮動防護環(MFGR)及場平板(FP)係在高壓碳化矽裝置內普遍使用的終止方案。JTE可能係極有效的邊緣終止，但JTE還可能需要緊密控制作用摻雜濃度與接面深度之乘積。此外，可能會由於增加光微影術與植入步驟而導致額外的製造成本。
FP也係用於裝置邊緣終止之一傳統技術且可能較具成本效率。在傳統FP裝置中，較高電場係由金屬場平板下面的氧化物層來支援。此技術對於在半導體內最高電場仍相對較低之矽裝置表現較佳。然而，在SiC裝置中，在阻障狀態下的電場可能極高(~2 MV/cm)，其會在氧化物半導體界面處乘以一因數2.5。此點會引起極高的氧化物電場並可能導致長期的可靠性問題。因而，FP可能不適用於SiC裝置。
除JTE外，已提出多個浮動防護環作為一種用於降低JTE對植入劑量變更之敏感度之技術。參見Kinoshita等人的"防護環輔助RESURF：一種為SiC功率裝置提供穩定及高崩潰電壓之新終止結構"(ISPSD '02技術摘要，第253至256頁)。Kinoshita等人報告此類技術降低對植入劑量變更的敏感度。然而，當將防護環添加至JTE之內部邊緣與JTE之外部邊緣時，用於終止之區域幾乎增加至單獨JTE區域的三倍。
MFGR也可能係一種具成本效率的邊緣終止方法，因為其可使用比JTE更少的製造步驟。然而，MFGR可能對於氧化物半導體界面內的表面電荷極敏感。一理想多個浮動防護環(MFGR)終止之一理想電場輪廓係如圖1A至1D所示。圖1A說明一傳統MFGR裝置，其中出於簡化，在該等p型SiC防護環之間的間距係說明為恆定。在阻障狀態下，空乏區域在該主接面處開始並同時橫向及垂直擴展。一旦該空乏區域穿孔至第一防護環，該第一防護環之電位便固定至該主接面之電位。在此時，該防護環之穿孔側將小量電洞注入n區域內。此丟失電荷係由n電荷從該防護環之外部邊緣之空乏來取代。此穿孔及電荷注入會繼續，直到該空乏區域到達最後防護環。由於在該等防護環之間所空乏的n電荷數量係相同(恆定間隔的MFGR)，對於所有防護環，各防護環所看見之峰值x電場均相同，如圖1B所示。然而，如圖1C所見，峰值y電場對於所有防護環均不同，因為n電荷空乏之數量對於所有防護環均不同。最高y電場值出現在該主接面處而連續的防護環具有減小位準的y電場。x及y電場之向量和如圖1D所示，並在該主接面之底角處(在圖1A中圓圈內)顯示最高電場。因此，在使用相等間隔MFGR終止之情況下，崩潰有希望在該主接面之圓圈底部邊緣處發生。若需要各浮動防護環支援相同的電場，則在該等防護環之間的間距可能變化。在該主接面與最內部防護環之間的間距可能最小，而在最外防護環處的間距可能最大。
該MFGR終止方案之一潛在關鍵問題在於其對在氧化物半導體界面處的電荷極為敏感。在MOS電晶體之金氧半導體(MOS)閘極區域處的淨電荷可以係極低。然而，比較熱生長閘極氧化物，場氧化物經常一般具有較低品質，且電漿處理步驟可能導致更高的氧化物電荷。當大量正電荷存在於氧化物半導體界面處時，輕度摻雜的n層之表面會變成n＋區域，從而壓縮等電位線。此點在氧化物半導體界面處導致極高的電場，因此減小浮動防護環之效用，從而可能導致減小用於裝置之阻遏電壓。此外，此電荷(大多數為正)可移向或遠離該氧化物半導體界面，引起時間相依崩潰電壓或崩潰出走。崩潰出走係指崩潰電壓以一第一值開始並隨時間及偏壓而增加的一現象。此問題可能在碳化矽裝置中甚至更大，因為一般沈積場氧化物。沈積的氧化物一般具有次於熱生長層之該等特徵之特徵，故在碳化矽裝置內的氧化物半導體界面比較一矽裝置之電荷密度具有大得多的電荷密度。
在Yilmaz"具有狹窄接面之高壓阻障結構之最佳化及表面電荷敏感度"(IEEE電子裝置學報，第38卷，第3號，1991年7月，第1666至1675頁)中提出在各防護環上放置偏移場平板。此類結構如圖2所示。如圖2所見，一n型半導體層10具有形成於其內的一主接面12及一系列浮動防護環14。一層氧化物層16係提供於半導體層10上面且開口係提供於氧化物層16內。偏移場平板18係提供於該等開口內以接觸該等浮動防護環14並延伸到氧化物層16上面。
Yilmaz示範各防護環支援的電壓可均勻地分佈且可藉由在界面附近散佈等電位線來減小對寄生電荷的敏感度。此技術可相當容易地實施於矽裝置內，因為在矽裝置內的漂移層之摻雜密度一般較低，且防護環在其之間可具有適度較大的間距。然而，在碳化矽裝置中，在漂移層內的摻雜密度可最多至相同阻擋能力之一矽裝置之摻雜密度的100倍或更多且各防護環支援的電場可最多比一矽裝置之電場大10倍或更多。因此，比較一矽裝置，防護環可能需要更相互靠近地放置，故可能需要的場氧化物厚度可能比矽裝置內所使用的厚度要厚得多。對於碳化矽裝置，使用傳統製造技術(例如光微影術)可能難以實現此類要求，因為偏移場平板浮動保護結構使各場平板分離地接觸各保護環且防護環之邊緣應不重疊下一防護環之邊緣。為了滿足該些要求，可能需要擴大各防護環，且防護環之對準容限應小於0.25 μm。即便可能，對於SiC使用傳統接點對準器，此類對準要求仍可能難以實現。台階覆蓋還可能係偏移場平板防護環結構之另一問題，因為可能需要的氧化物厚度。此外，在場平板設計中，氧化物品質可能在獲得可接受結果中較重要，由於支援電場或電壓的係氧化物。在碳化矽裝置中的氧化物一般比在矽裝置內可用的氧化物具有更低品質。因此，偏移場平板浮動防護環結構可能對於碳化矽裝置不可行。
傳統以防護環為主的SiC肖特基裝置可能另外受到碳化矽表面之陽極氧化影響，陽極氧化可能與在反向阻擋狀態下流過防護環之明顯電流相關聯。在一陽極氧化程序中，在存在較高電場所引起之電流之情況下，在碳化矽表面上的聚醯亞胺鈍化層內所含的氧可能與碳化矽基板反應形成氧化矽。碳化矽表面之陽極氧化可能在碳化矽表面上導致一較差品質的氧化物層，從而可能導致降低邊緣終止之效用。
本發明之一些具體實施例提供一種用於碳化矽半導體裝置之邊緣終止結構，其包括在一層碳化矽層內的複數個間隔同心浮動防護環，其至少部分地環繞一以碳化矽為主的接面、在該等浮動防護環上的一絕緣層、及在該等浮動防護環之間並相鄰該絕緣層的一個碳化矽表面電荷補償區域。一層氮化矽層係在該碳化矽層上面，且一有機保護層係在該氮化矽層上面。
該邊緣終止結構可進一步包括在該碳化矽層與該氮化矽層之間的一層氧化物層。該氮化矽層具有從大約500至大約1 μm的一厚度。
該有機保護層可包括聚醯亞胺，故可比該氮化矽層具有一更高的濕氣含量。
該浮動防護環可延伸一第一距離到該碳化矽層內且該表面電荷補償區域可延伸一第二距離到該碳化矽層內，該第二距離係小於該第一距離。該表面電荷補償區域可比該等防護環更輕度摻雜。
在一些具體實施例中，該表面電荷補償區域可完全在該等浮動防護環之相鄰者之間延伸。在其他具體實施例中，該表面電荷補償區域可在該等浮動防護環之相鄰者之間延伸，但可不完全在二相鄰浮動防護環之間延伸。
該表面電荷補償區域可包括在該碳化矽層上的一第二碳化矽層。該表面電荷補償區域可具有一摻雜物濃度，使得相鄰該氧化物層之該表面電荷補償區域表面可由該氧化物層之表面電荷來部分空乏且在將一反向偏壓施加至該裝置時完全空乏。
該表面電荷補償區域可具有從大約1×101 2 至大約7×101 2 cm－ 2 的一劑量電荷。
依據本發明之另一具體實施例，一種用於碳化矽半導體裝置之邊緣終止結構包括在一層碳化矽層內的複數個間隔同心浮動防護環，其至少部分地環繞一以碳化矽為主的接面、在該浮動防護環上的一絕緣層、及在該等浮動防護環之間並相鄰該絕緣層的一個碳化矽表面電荷補償區域。該絕緣層可包括在該碳化矽層上的一濕氣阻障及在該濕氣阻障上的一環境保護層。
該邊緣終止結構可進一步包括在該碳化矽層與該濕氣阻障層之間的一表面鈍化層。該表面鈍化層可包括氧化物，例如熱氧化物。該濕氣阻障可包括氮化矽。該環境保護層可包括聚醯亞胺。
依據本發明之另一具體實施例，一種用於碳化矽半導體裝置之邊緣終止結構包括在一層碳化矽層內的複數個間隔同心浮動防護環，其至少部分地環繞一以碳化矽為主的接面、在該碳化矽層表面上的一保護層、及在該等浮動防護環之間並在該碳化矽層表面上的一個碳化矽表面電荷補償區域。該碳化矽半導體裝置包括一表面，在該裝置係在N2 中曝露於以10 kHz在0與600 V之間循環的一反向偏壓持續350小時，隨後在空氣中持續168小時時，該表面實質上不展現任何陽極氧化。
依據本發明之一些具體實施例，一種製造用於碳化矽半導體裝置之邊緣終止結構之方法包括在一層碳化矽層之一表面內形成複數個間隔同心浮動防護環，該浮動防護環環繞一以碳化矽為主的半導體界面之至少一部分、在該碳化矽層表面處在該等浮動防護環之間形成一個碳化矽表面電荷補償區域、在該碳化矽層表面上形成一層氮化矽層、及在該氮化矽層上形成一有機保護層。
該方法可進一步包括在該碳化矽層與該氮化矽層之間形成一層氧化物層。該氮化矽層具有從大約500至大約1 μm的一厚度。該有機保護層可包括聚醯亞胺。
以下將參考顯示本發明之具體實施例的附圖來更全面地說明本發明之具體實施例。然而，本發明可以使用許多不同形式來執行且不應視為侷限於本文所提出的具體實施例。確切地說，所提供的這些具體實施例將使得本揭示內容更為詳盡及完整，並且完整地向已知此項技術者傳達本發明之範疇。通篇相同數字引用相同元件。
應明白，雖然術語第一、第二等可在本文中用以說明各種元件，但該等元件不應為該等術語所限制。該等術語僅用於區分一元件與另一元件。例如，一第一元件可在術語上稱為一第二元件，同樣地一第二元件可在術語上稱為一第一元件，而不脫離本發明之範疇。本文所使用的術語"及/或"包含相關聯列舉項目之一或多個者之任何及全部組合。
本文所用的術語係僅出於說明特定具體實施例之目的，而不希望限制本發明。希望本文所使用的單數形式"一"、"一個"及"該"亦包含複數形式，除非上下文另有清楚指示。應進一步明白，雖然術語"包含"及/或"包括"在本文中使用時指定存在所述特徵、整數、步驟、操作、元件及/或組件，但是並不排除存在或增加一或多個其他特徵、整數、步驟、操作、元件、組件及/或其群組。
除非另有定義，否則本文所使用的全部術語(包含技術及科學術語)含義與已知本發明所屬技術者所一般瞭解的相同。應進一步明白，本文所使用的術語應視為含意與其在此規格書及相關技術之背景中的含意相一致，且將不視為具有一理想化或過於正式化的意義，除非本文如此清楚定義。
如圖示中所示，層或區域之尺寸係出於說明目的而加以放大，因而係提供用以說明一般結構或本發明。此外，本發明之各種方面係參考形成於一基板或其他層上的一層來說明。已知此項技術者應瞭解，參考形成於另一層或基板上的一層預期額外層可能會介入其間。本文中參考形成於另外層或基板上之一層而無一中間層係說明為"直接"形成於該層或基板上。
如下面更詳細所述，本發明之具體實施例可提供半導體裝置(例如P－N、肖特基、PiN或其他此類半導體裝置)之改良邊緣終止。本發明之特定具體實施例為碳化矽(SiC)裝置提供邊緣終止。例如，本發明之具體實施例可用作用於SiC肖特基二極體、接面阻障肖特基(JBS)二極體、PiN二極體、閘流體、電晶體或其他此類SiC裝置之邊緣終止。本發明之具體實施例可減小一多個防護環終止對氧化物半導體表面電荷之敏感度。在特定具體實施例中，除了該等多個浮動防護環外，還提供一表面電荷補償層(例如一p型薄層)。該表面電荷補償層係用於在該等碳化矽裝置內至少部分地中和在氧化物半導體界面處的電荷效應。
圖3係說明本發明特定具體實施例之碳化矽半導體裝置20之一斷面圖。如圖3所示，一層碳化矽層30(例如一輕度摻雜n類型碳化矽層)已在其內形成(例如)p型碳化矽之一主接面32與複數個浮動防護環34，例如p型碳化矽浮動防護環。該碳化矽層30可生長於一n＋ 4H－SiC基板上。一絕緣層26(例如一層氧化物層)係提供於碳化矽層30上。絕緣層26可能係一沈積或生長的氧化物並可利用已知此項技術者所已知之技術來製造。在本發明之特定具體實施例中，絕緣層26可以係氧化物(例如SiO2 )、氮化物(例如Si3 N4 )、氧化物－氮化物－氧化物結構及/或氮氧化物或有機膜(例如一聚醯亞胺層)。
如圖3所示，細薄碳化矽區域(例如p型碳化矽)係提供於該等間隔浮動防護環34之間以散佈等電位線來減小表面電場，因而提供表面電荷補償區域或層36。如圖3所見，該等表面電荷補償區域36之各別者可能相鄰並接觸兩個相鄰防護環34之一第一者並從該第一防護環向該兩個相鄰防護環34之第二者延伸。或者，兩個或兩個以上細薄碳化矽區域可提供於該等浮動防護環34之相鄰者之間且該等兩個或兩個以上細薄區域可從該等浮動防護環之各別者向彼此延伸。在本發明之其他具體實施例中，表面電荷補償區域36不必相對於相鄰防護環34在尺寸、摻雜、形狀或位置上相同。例如，表面電荷補償區域36可經提供作為一p型碳化矽層。
對於圖3所示之結構，其中p型碳化矽表面電荷補償區域係提供於一n型碳化矽層內，該等表面電荷區域或層36之劑量電荷(濃度×深度＝劑量)應為從大約1×101 2 至大約1×101 3 cm－ 2 。該氧化物半導體界面係期望具有從大約1×101 2 至大約2×101 2 cm－ 2 的正電荷。該等表面電荷補償區域36之表面一般會由於該等正表面電荷而空乏，且在該等表面電荷補償區域36內在空乏區域中的負電荷將會終止源自氧化物界面電荷的電場線，並中和該等正界面電荷之負面效應。此外，在該等表面電荷補償區域36內的電荷數量係足夠小，使得該些區域可在一較低電壓(低於該裝置之阻遏電壓)下完全空乏，此為使防護環正常起作用的必要項。因此，表面電荷補償區域36可使多個浮動防護環終止對在氧化物電荷變化較低敏感或不敏感。因而，依據本發明之具體實施例之表面電荷補償區域36之操作可極不同於利用RESURF原理(1979年IEDM技術文摘第238至241頁Appels等人"高壓薄層裝置(RESURF裝置)")之JTE終止而起作用，因為本文所述之表面電荷補償區域36之功能係用於補償該等氧化物電荷，而在一傳統JTE中的p層係用於垂直終止在漂移層之空乏區域內的電荷，以便可減小及/或最小化橫向電場。
儘管圖3所示之結構可有效地補償氧化物電荷，但在碳化矽裝置內所提供之該等浮動防護環之間的較小間距可能使製造此類裝置較困難，因為光微影術可能需要的嚴密對準容限。因此，在碳化矽裝置中，可能更可行的係將所有表面電荷補償p層合併成一圖案，如圖4所示連接所有防護環。因而，如圖4所示，提供一種碳化矽裝置20'，其具有在該等浮動防護環34之相鄰者之間所提供的一表面電荷補償層38。在裝置20'中，電荷補償層38係說明為一p型碳化矽層。此p層38可具有從大約1×101 2 至大約1×101 3 cm－ 2 的相同總電荷，其與圖3所示的相同。在p層38內的電荷可中和正氧化物電荷，因此使該裝置對該等氧化物半導體界面電荷較低敏感。
在一些具體實施例中，表面電荷補償區域/層36、38可具有從大約0.1 μm至大約2 μm的一厚度。此外，在表面電荷補償區域36不連接相鄰浮動防護環之本發明之具體實施例中，可提供從大約0.1 μm至大約2 μm的一間隙。
在本發明之特定具體實施例中，浮動防護環34可均勻地間隔、非均勻地間隔或均勻與及非均勻間隔之組合。此外，該等防護環34可從大約0.1 μm至大約2 μm延伸進入該碳化矽層內。在某些情況下，該等防護環34可從大約0.1 μm至大約1 μm延伸進入該碳化矽層內。該等防護環34可具有從大約0.1 μm至大約10 μm的一間距。此外，在本發明之特定具體實施例中，可提供從大約1至大約100個的防護環34。該等防護環34可從該裝置之主接面延伸從大約2 μm至大約1 μm的一距離。該等浮動防護環34可具有從大約1×101 8 cm－ 3 至大約1×102 0 cm－ 3 的一摻雜物濃度。在一些具體實施例中，該等浮動防護環34可具有從大約1×101 9 cm－ 3 至大約1×102 0 cm－ 3 的一摻雜物濃度。
在製造依據本發明之特定具體實施例之裝置中，p層38或p型區域36可在防護環34形成之前或之後形成。此類區域36或層38可藉由(例如)離子植入或已知此項技術者所已知之其他技術來提供。或者，該等p層及/或p區域可能係形成於層30上的一SiC磊晶生長層或SiC沈積層，並在該等區域之情況下圖案化成用以提供所需表面電荷補償區域及/或層。在此情況下，該等防護環可在形成該SiC層之前或在形成該SiC層之後形成。植入的p型摻雜物可藉由在1300℃或更高之一溫度下退火來活化。
依據本發明之特定具體實施例之終止之操作係如圖5A及5B所示。當施加一較小反向偏壓時，表面電荷補償層(SCCL)38之中性部分(即未曾由於氧化物電荷而空乏之層38之部分)開始空乏並提供空乏區域50，如圖5A所示。因為SCCL 38並未完全空乏，故此時全部防護環均電連接，且延伸至最外部防護環之外的SCCL 38之部分藉由散佈空乏區域來防止過早崩潰，如圖5A所示。施加一更高反向偏壓，SCCL 38會變得完全空乏，故該等防護環會變得電絕緣。然而，該等防護環仍由於電容而相互耦合(參見圖5A中所示之C1、C2、C3及C4)。施加至該裝置之電壓係依據在該等防護環之間的電容來劃分。
例如，若在圖5A內，V1係在主接面32與第一防護環34之間的電壓，V2係在第一防護環34與第二防護環34之間的電壓，V3係在該第二防護環與第三防護環之間的電壓而V4係在該第三防護環與n層30之間的電壓，則V1＝((1/Cl)/(1/C1＋1/C2＋1/C3＋1/C4))＊ 總電壓，其中總電壓係V1＋V2＋V3＋V4。各防護環之電位係由此電容比率與施加的反向偏壓來決定，該反向偏壓然後決定在垂直方向上在各防護環下面的空乏寬度。各防護環之電位隨著其更靠近該主接面而增加。因此，可獲得圖5B所示之平滑展開空乏區域50'。
儘管已參考一P－N主接面來說明本發明之具體實施例，但已知此項技術者應瞭解，根據本揭示案，依據本發明之具體實施例之邊緣終止技術可利用其他裝置及/或接面類型，例如肖特基接面。
現將參考圖6A至6J說明製造依據本發明之具體實施例之接面邊緣終止結構之方法。如圖6A所示，一層碳化矽層30已在其內形成一接面32及間隔同心浮動防護環34。例如，此類區域可藉由離子植入至碳化矽基板及/或磊晶層內來形成。
如圖6B所見，一光罩層100可在該碳化矽層上形成並圖案化並可對應於接面32及防護環34區域。光罩層100可由傳統光罩材料製成並可(例如)使用傳統光微影術或已知此項技術者所已知之其他此類技術來圖案化。光罩層100開啟相鄰接面32及該等防護環34的窗口。該等窗口可在相鄰防護環34及/或一防護環34與接面32之間部分或完全延伸。
圖6C說明使用光罩層100作為一離子植入光罩透過離子植入來形成該等表面電荷補償區域36。然後可移除光罩層100(圖6D)並在產生結構上形成絕緣層26(圖6E)。例如，絕緣層26可藉由熱氧化及/或在該產生結構上沈積氧化物來形成。
圖6F說明製造依據本發明之另一具體實施例之一邊緣終止結構之方法。如圖6F所見，一層碳化矽層30已在其上形成一層碳化矽薄層120。碳化矽層120可以係一植入層及/或一磊晶層並可具有如參考該等表面電荷補償區域及/或層所述之一厚度及摻雜位準。
圖6G說明一光罩層140之形成及圖案化。光罩層140可利用傳統光罩技術來形成並對應於該等表面電荷補償區域。在該光罩內的該等窗口可對應於接面32及/或防護環34。利用光罩層140作為一離子植入光罩，離子係植入碳化矽層30以提供接面32及/或防護環34(圖6H)。然後可移除光罩層140(圖6I)並在該產生結構上形成絕緣層26(圖6J)。例如，絕緣層26可藉由熱氧化及/或在該產生結構上沈積氧化物來形成。
儘管參考製造中的特定操作、特定光罩圖案及類似物來說明本發明之具體實施例，但已知此項技術者應瞭解，根據本揭示案，可利用其他操作、操作序列、光罩圖案及類似物而仍受益於本發明之教導。例如，可提供一植入防護環及表面電荷補償區域之不同序列。此外，在製造該裝置中的特定操作可取決於所製造之裝置。因而，例如，製造一電晶體可具有不同於製造一二極體之製造步驟。因此，本發明之具體實施例不應視為侷限於特定製造操作，而可涵蓋提供本文所述之邊緣終止結構之製造操作。
範例
下列範例說明本發明之特定具體實施例並應視為本發明之限制性具體實施例。
利用依據本發明之具體實施例之接面終止技術製造具有1.58 mm2 作用區域之肖特基二極體。各種接面終止組態係如下表1所述。在表1中，該等裝置係藉由防護環(GR)數目來識別一接面終止延伸(JTE)是否存在，且若是，則該JTE位於何處及在裝置內是否存在電荷補償層(p層)。引用1區JTE係指具有一單一摻雜位準JTE之一裝置。該等裝置之各種實體及電性特徵亦提供於表1內。在表1中，BV係指崩潰電壓並提供用於在所製造六個晶圓之一晶圓上的裝置之平均(AVE)及最大(MAX)崩潰電壓。
製造六個晶圓，摻雜密度晶圓1為~7.1e15、晶圓2為~7.7e15、晶圓3為6.25e15、晶圓4為6.3e15、晶圓5為5.3e15及晶圓6為5.5e15。該等p層裝置所有植入均使用一光阻光罩在室溫下執行。然而，可利用其他摻雜溫度。硼用作用於所有裝置之摻雜物。圖7A至12H係針對表1所述之六個晶圓用於具有各種終止類型之裝置之分佈圖。如表1所見，輕度摻雜p層可提供超過不具有電荷補償層之類似防護環裝置之一改良。
圖7A至12H說明在表1之裝置之間的崩潰電壓分佈。圖7A、8A、9A、10A、11A及12A係在六個分離晶圓上提供的用於具有一四防護環終止結構之肖特基裝置之崩潰電壓之分佈圖。圖7B、8B、9B、10B、11B及12B係在六個分離晶圓上提供的用於具有一六防護環終止結構之肖特基裝置之崩潰電壓之分佈圖。圖7C、8C、9C、10C、11C及12C係在六個分離晶圓上提供的用於具有一八防護環終止結構之肖特基裝置之崩潰電壓之分佈圖。圖7D、8D、9D、10D、11D及12D係在六個分離晶圓上提供的用於具有一八防護環及一JTE在最後防護環終止結構處之肖特基裝置之崩潰電壓之分佈圖。圖7E、8E、9E、10E、11E及12E係在六個分離晶圓上提供的用於具有一防護環及JTE終止結構之肖特基裝置之崩潰電壓之分佈圖，該終止結構類似於在Kinoshita等人"防護環輔助RESURF：一種為SiC功率裝置提供穩定及高崩潰電壓之新終止結構"(ISPSD'02技術文摘，第253至256頁(日本卷))中所述的終止結構。圖7F、8F、9F、10F、11F及12F係在六個分離晶圓上提供的用於具有一1.75 μm防護環及一電荷補償層終止結構之肖特基裝置之崩潰電壓之分佈圖。圖7G、8G、9G、10G、11G及12G係在六個分離晶圓上提供的用於具有一2.0 μm防護環及一電荷補償層終止結構之肖特基裝置之崩潰電壓之分佈圖。圖7H、8H、9H、10H、11H及12H係在六個分離晶圓上提供的用於具有一JTE終止結構之肖特基裝置之崩潰電壓之分佈圖。
如上所述，傳統以防護環為主的SiC肖特基裝置可能受到碳化矽表面之陽極氧化影響，該陽極氧化可能在反向阻擋狀態下與流過防護環之明顯電流相關聯。在一傳統SiC肖特基二極體中，一有機保護層(例如一聚醯亞胺)可形成於SiC基板表面上，以便向該SiC裝置(包括邊緣終止結構)提供環境及/或實體保護。然而不幸的係，一聚醯亞胺保護層可能包含及/或吸收一明顯數量的濕氣。
在一陽極氧化程序中，在存在較高電場所引起之電流之情況下，在碳化矽表面上在一聚醯亞胺層內濕氣所含的氧可能與碳化矽基板反應形成氧化矽。陽極氧化碳化矽表面可能在碳化矽表面上導致一較差品質的氧化物層，從而可能導致降低邊緣終止之效用。在一種碳化矽肖特基裝置表面處的陽極氧化之一範例係如圖13所示，圖13係一裝置之一斷面透射電子顯微鏡(TEM)影像。如圖13所示，一較小空洞43及一固體材料45可能在該等防護環附近在一層碳化矽層30表面處形成。該固體材料之能量發散X射線(EDX)分析指示其包括矽與氧，其有力地暗示著碳化矽表面之陽極氧化。
本發明之一些具體實施例提供可在一SiC裝置內減小峰值表面電場之邊緣終止結構。減小峰值表面電場可減小陽極氧化。然而，即便減小表面電場，但仍可能存在該碳化矽裝置表面之某些陽極氧化，從而可能不利地影響裝置效能。
為了減小陽極氧化之發生，可能需要在該碳化矽表面提供一濕氣阻障層以減小及/或可能防止在一有機保護層內包含及/或吸收的濕氣與碳化矽內的矽反應。例如，如圖14所示，本發明之一些具體實施例提供一裝置結構50，其包括一層碳化矽層30(例如一輕度摻雜n型碳化矽層)，在其上具有與n型碳化矽層30形成一肖特基接面之一肖特基接點52、及複數個浮動防護環34，例如環繞該肖特基接面之p型碳化矽浮動防護環。一JBS柵格(未顯示)可提供於肖特基接點52下面。細薄碳化矽區域38(例如p型碳化矽)係提供於該等間隔浮動防護環34之間以散佈等電位線來減小表面電場，因而提供表面電荷補償區域或層36，如上面詳細所述。細薄p型碳化矽區域38可在相鄰防護環34之間完全延伸，如圖15所示。或者，細薄p型碳化矽區域38可僅在相鄰防護環34之間部分延伸，例如如結合圖3所述。
一有機保護層66係形成於裝置結構50表面上，可包括聚醯亞胺。保護層66可延伸直至肖特基接點52及/或部分延伸至肖特基接點52上，並可橫跨包括浮動防護環34及p型碳化矽區域38之邊緣終止結構而延伸。此外，一濕氣阻障56係提供於碳化矽層30與保護層66之間。濕氣阻障56可包括(例如)一層氮化矽(SiN)薄層，其可由(例如)反應性濺鍍及/或電漿增強化學氣體沈積(PECVD)來形成。在防護環34正在維持一高電壓且其中可能流動洩漏電流時，濕氣阻障56可減小及/或可能防止在保護層66內的濕氣近接防護環34。因而，可減小及/或抑制在碳化矽層32表面處的陽極氧化。可按(例如)2006年1月10日申請的共同待審並共同讓渡美國專利申請案序號第＿＿＿號，標題為"用於高壓碳化矽半導體裝置之環境健固鈍化結構"所述來形成該等保護層之一或多個，該揭示案以引用方式併入本文。
一層氮化矽濕氣阻障層56可具有從大約500至大約1 μm的一厚度。在特定具體實施例中，SiN濕氣阻障層56可沈積於碳化矽層30(包括肖特基接點52)之一表面上。聚醯亞胺保護層66可使用傳統光微影術蝕刻技術沈積並圖案化在氮化矽層56上，且氮化矽層56可使用經圖案化的聚醯亞胺保護層66作為一蝕刻光罩來選擇性地加以蝕刻。
本發明之另一具體實施例係如圖15所示。如其中所示，一裝置結構60係類似於圖14所示之裝置結構50。即，裝置結構60包括一輕度摻雜n類型碳化矽層30，在其上具有形成一肖特基接面之一肖特基接點52、及在環繞該肖特基接面的在SiC層30內之複數個浮動防護環34，例如p型碳化矽浮動防護環。細薄p型碳化矽區域38係提供於該等間隔浮動防護環34之間，而一有機保護層66係形成於裝置結構60之表面上。一濕氣阻障56係提供於有機保護層66與碳化矽層30之間。
此外，裝置結構60包括在碳化矽層30與濕氣阻障56之間的一表面鈍化層58。表面鈍化層58可包括一高品質氧化物層(例如一熱氧化物層)，其可在形成濕氣阻障56之前形成。鈍化層58可提供碳化矽層30之一高品質表面鈍化，其可能(例如)在碳化矽層30表面處或附近減小界面狀態之密度。一熱氧化物鈍化層58可具有大約5 nm至大約100 nm的一厚度。
圖16A係一在相鄰防護環之間不包括細薄p型碳化矽區域38之一傳統SiC肖特基二極體之一邊緣終止結構之一平面圖照片。圖16A所示之裝置包括一聚醯亞胺保護層，係經受一環境測試，其中該裝置之陽極係接地，而該二極體陰極上的電壓以10 kHz之一頻率從0 V至600 V循環持續518小時。對於該測試的首350個小時，該裝置係在一惰性氮氣(N2 )周圍環境下電壓循環。對於該測試之最後168個小時，周圍環境係空氣，其包含一明顯數量的濕氣。該照片顯示在電壓循環之後在該等防護環附近的明顯陽極氧化。
圖16B係在相鄰防護環34之間包括細薄p型碳化矽區域38，但不具有一濕氣阻障層之一SiC肖特基二極體之一邊緣終止結構之一平面圖照片。圖16B所示之裝置還在氮氣中受到100 V/600 V循環持續350個小時並在空氣中持續168個小時。在電壓循環之後，圖16B所示之裝置展現某些陽極氧化，但小於圖16A所示之裝置，此點可能歸因於在防護環34內減小的峰值電場。
圖16C係在相鄰防護環34之間包括細薄p型碳化矽區域38並在碳化矽層30表面上具有一濕氣阻障層56之一SiC肖特基二極體之一邊緣終止結構之一平面圖照片。圖16B所示之裝置還在氮氣中受到100 V/600 V循環持續350個小時並在空氣中持續168個小時。在測試之後，圖16C所示之裝置顯示明顯減小的陽極氧化，以致在採用200X放大倍率的一光學顯微鏡下看不見任何陽極氧化跡象。
儘管已作為本發明之一範例性具體實施例說明一肖特基二極體，但支援較高反向阻遏電壓之其他類型裝置結構(例如PIN二極體、閘流體、JFET等)可採用依據本發明之具體實施例之一邊緣終止結構。
在圖式與規格書中，已揭示本發明之典型較佳具體實施例，雖然採用特定術語，但是所使用的該等術語僅在一般性及說明性意義上使用，而非出於限制目的，本發明之範疇係在所附申請專利範圍中提出。
10．．．n型半導體層
12．．．主接面
14．．．浮動防護環
16．．．氧化物層
18．．．偏移場平板
20．．．化矽半導體裝置
20'．．．碳化矽裝置
26．．．絕緣層
30．．．碳化矽層
32．．．主接面
34．．．浮動防護環
36．．．表面電荷補償區域/層
38．．．表面電荷補償區域/層/p型碳化矽區域
43．．．空洞
45．．．固體材料
50．．．空乏區域/裝置結構
50'．．．空乏區域
52．．．肖特基接點
56．．．濕氣阻障/濕氣阻障層
58．．．表面鈍化層
60．．．裝置結構
66．．．有機保護層
100．．．光罩層
120．．．碳化矽薄層
140．．．光罩層
考量結合附圖之本發明之下列詳細說明便會更容易地明白本發明之優點及/或特徵與實現其之方式，該等附圖說明較佳及範例性具體實施例，且其中：圖1A－D係一傳統MFGR結構及該結構之理想電場輪廓之圖式；圖2係一具有偏移場平板之MFGR結構之一圖式；圖3係依據本發明之具體實施例之一邊緣終止結構之一斷面圖；圖4係依據本發明之另一具體實施例之一邊緣終止結構之一斷面圖；圖5A及5B係說明依據本發明之具體實施例之一邊緣終止結構之可能操作之斷面圖；圖6A至6J係說明製造依據本發明之具體實施例之邊緣終止結構之方法之斷面圖；圖7A、8A、9A、10A、11A及12A係在六個分離晶圓上提供的用於具有一四防護環終止結構之肖特基裝置之崩潰電壓之分佈圖；圖7B、8B、9B、10B、11B及12B係在六個分離晶圓上提供的用於具有一六防護環終止結構之肖特基裝置之崩潰電壓之分佈圖；圖7C、8C、9C、10C、11C及12C係在六個分離晶圓上提供的用於具有一八防護環終止結構之肖特基裝置之崩潰電壓之分佈圖；圖7D、8D、9D、10D、11D及12D係在六個分離晶圓上提供的用於具有一八防護環及一JTE在最後防護環終止結構處之肖特基裝置之崩潰電壓之分佈圖；圖7E、8E、9E、10E、11E及12E係在六個分離晶圓上提供的用於具有一防護環及JTE終止結構之肖特基裝置之崩潰電壓之分佈圖，該終止結構類似於Kinoshita等人在"防護環輔助RESURF：一種為SiC功率裝置提供穩定及高崩潰電壓之新終止結構"(ISPSD '02技術文摘，第253至256頁(日本卷))中所述之終止結構；圖7F、8F、9F、10F、11F及12F係在六個分離晶圓上提供的用於具有一1.75 μm防護環及一電荷補償層終止結構之肖特基裝置之崩潰電壓之分佈圖；圖7G、8G、9G、10G、11G及12G係在六個分離晶圓上提供的用於具有一2.0 μm防護環及一電荷補償層終止結構之肖特基裝置之崩潰電壓之分佈圖；圖7H、8H、9H、10H、11H及12H係在六個分離晶圓上提供的用於具有一JTE終止結構之肖特基裝置之崩潰電壓之分佈圖；圖13係一4H－SiC肖特基二極體之一斷面TEM，顯示該碳化矽表面之陽極氧化；圖14係具有依據本發明之一些具體實施例之一邊緣終止之一SiC肖特基二極體之一斷面圖；圖15係具有依據本發明之另一具體實施例之一邊緣終止之一SiC肖特基二極體之一斷面圖；圖16A係一傳統SiC肖特基二極體之一邊緣終止結構之一平面圖照片，顯示明顯陽極氧化；圖16B係依據本發明之一些具體實施例之一SiC肖特基二極體之一邊緣終止結構之一平面圖照片，顯示減小的陽極氧化；以及圖16C係依據本發明之另一具體實施例之一SiC肖特基二極體之一邊緣終止結構之一平面圖照片，顯示明顯減小的陽極氧化。
30．．．碳化矽層
34．．．浮動防護環
38．．．表面電荷補償區域/層/p型碳化矽區域
50．．．空乏區域/裝置結構
52．．．肖特基接點
56．．．濕氣阻障/濕氣阻障層
66．．．有機保護層

Claims (23)

  1. 一種用於碳化矽半導體裝置之邊緣終止結構，其包含：在一層碳化矽層內的複數個間隔同心浮動防護環，其至少部分地環繞一以碳化矽為主的接面；一個碳化矽表面電荷補償區域，其在該等浮動防護環之間並相鄰該碳化矽層之一表面；在該碳化矽層上的一層氮化矽層；及在該氮化矽層上的一有機保護層。
  2. 如請求項1之邊緣終止結構，其進一步包含：在該碳化矽層表面上的一層氧化物層，其在該碳化矽層與該氮化矽層之間。
  3. 如請求項1之邊緣終止結構，其中該氮化矽層具有從大約500Å至大約1μm的一厚度。
  4. 如請求項1之邊緣終止結構，其中該有機保護層包含聚醯亞胺。
  5. 如請求項1之邊緣終止結構，其中該有機保護層比該氮化矽層具有一更高的濕氣含量。
  6. 如請求項1之邊緣終止結構，其中該浮動防護環可延伸一第一深度到該碳化矽層內，且該表面電荷補償區域可延伸一第二深度到該碳化矽層內，該第二深度係小於該第一深度。
  7. 如請求項1之邊緣終止結構，其中該表面電荷補償區域比該等防護環更輕度摻雜。
  8. 如請求項1之邊緣終止結構，其中該表面電荷補償區域 完全在該等浮動防護環之相鄰者之間延伸。
  9. 如請求項1之邊緣終止結構，其中該表面電荷補償區域在該等浮動防護環之相鄰者之間延伸，但不完全在二相鄰浮動防護環之間延伸。
  10. 如請求項1之邊緣終止結構，其中該表面電荷補償區域包含在該碳化矽層上的一第二碳化矽層。
  11. 如請求項1之邊緣終止結構，其中該表面電荷補償區域具有一摻雜物濃度，使得相鄰一氧化物層之該表面電荷補償區域之表面係由該氧化物層之表面電荷來部分空乏且在將一反向偏壓施加至該裝置時完全空乏。
  12. 如請求項1之邊緣終止結構，其中該表面電荷補償區域具有從大約1×1012 至大約7×1012 cm-2 的一劑量電荷。
  13. 一種用於碳化矽半導體裝置之邊緣終止結構，其包含：在一層碳化矽層內的複數個間隔同心浮動防護環，其至少部分地環繞一以碳化矽為主的接面；一個碳化矽表面電荷補償區域，其在該等浮動防護環之間並相鄰該碳化矽層之一表面；在該碳化矽層上的一濕氣阻障；以及在該濕氣阻障上的一環境保護層，其中該濕氣阻障及該環境保護層包含不同材料層。
  14. 如請求項13之邊緣終止結構，其進一步包含：在該碳化矽層與該濕氣阻障層之間的一表面鈍化層，其中該表面鈍化層與該濕氣阻障包含不同材料層。
  15. 如請求項14之邊緣終止結構，其中該表面鈍化層包含氧 化物。
  16. 如請求項15之邊緣終止結構，其中該氧化物包含一熱氧化物。
  17. 如請求項13之邊緣終止結構，其中該濕氣阻障包含氮化矽。
  18. 如請求項13之邊緣終止結構，其中該環境保護層包含聚醯亞胺。
  19. 一種用於碳化矽半導體裝置之邊緣終止結構，其包含：在一層碳化矽層之一表面內的複數個間隔同心浮動防護環，其至少部分地環繞一以碳化矽為主的接面；在該碳化矽層表面上的一保護層；以及一個碳化矽表面電荷補償區域，其在該碳化矽層表面處在該等浮動防護環之間；其中當該裝置係在N2 中曝露於以10kHz在0與600V之間循環的一反向偏壓持續350小時，隨後在空氣中持續168小時時，該碳化矽層表面實質上不展現任何陽極氧化。
  20. 一種製造用於碳化矽半導體裝置之一邊緣終止結構之方法，其包含：在一層碳化矽層之表面內形成複數個間隔同心浮動防護環，該等浮動防護環環繞一以碳化矽為主半導體接面之至少一部分；在該碳化矽層表面處在該等浮動防護環之間形成一個碳化矽表面電荷補償區域； 在該等浮動防護環上形成一層氮化矽層；以及在該氮化矽層上形成一有機保護層。
  21. 如請求項20之方法，其中形成該氮化矽層係藉由以下進行：在該碳化矽層上形成一層氧化物層。
  22. 如請求項20之方法，其中該氮化矽層具有從大約500Å至大約1μm的一厚度。
  23. 如請求項20之方法，其中該有機保護層包含聚醯亞胺。
TW096101126A 2006-01-12 2007-01-11 用於碳化矽裝置之邊緣終止結構及含該終止結構之碳化矽裝置之製造方法 TWI441342B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/331,325 US9515135B2 (en) 2003-01-15 2006-01-12 Edge termination structures for silicon carbide devices

Publications (2)

Publication Number Publication Date
TW200735380A TW200735380A (en) 2007-09-16
TWI441342B true TWI441342B (zh) 2014-06-11

Family

ID=38038528

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096101126A TWI441342B (zh) 2006-01-12 2007-01-11 用於碳化矽裝置之邊緣終止結構及含該終止結構之碳化矽裝置之製造方法

Country Status (7)

Country Link
US (1) US9515135B2 (zh)
EP (1) EP1974387B1 (zh)
JP (2) JP2009524217A (zh)
KR (1) KR101493101B1 (zh)
CN (2) CN101371362A (zh)
TW (1) TWI441342B (zh)
WO (1) WO2007084282A1 (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009289904A (ja) * 2008-05-28 2009-12-10 Toshiba Corp 半導体装置
DE112010005547T5 (de) * 2010-05-10 2013-03-07 Hitachi, Ltd. Halbleiterbauelement
CN102668094B (zh) * 2010-10-29 2015-02-25 松下电器产业株式会社 半导体元件以及半导体装置
US9318623B2 (en) * 2011-04-05 2016-04-19 Cree, Inc. Recessed termination structures and methods of fabricating electronic devices including recessed termination structures
JPWO2013183677A1 (ja) * 2012-06-06 2016-02-01 ローム株式会社 半導体装置およびその製造方法
JP5983415B2 (ja) * 2013-01-15 2016-08-31 住友電気工業株式会社 炭化珪素半導体装置
US9257511B2 (en) * 2013-03-26 2016-02-09 Infineon Technologies Ag Silicon carbide device and a method for forming a silicon carbide device
US10347489B2 (en) 2013-07-02 2019-07-09 General Electric Company Semiconductor devices and methods of manufacture
JP6242633B2 (ja) 2013-09-03 2017-12-06 株式会社東芝 半導体装置
JP2015126193A (ja) * 2013-12-27 2015-07-06 株式会社豊田中央研究所 縦型半導体装置
CN103824760B (zh) * 2014-01-30 2017-04-26 株洲南车时代电气股份有限公司 一种碳化硅功率器件结终端的制造方法
CN104282531A (zh) * 2014-05-16 2015-01-14 上海华虹宏力半导体制造有限公司 半导体材料表面钝化层结构的形成工艺方法
US10361266B2 (en) 2014-06-09 2019-07-23 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device
CN109478559B (zh) 2016-07-20 2022-02-11 三菱电机株式会社 碳化硅半导体装置及其制造方法
EP3285290B1 (en) * 2016-08-15 2019-03-06 ABB Schweiz AG Power semiconductor device and method for manufacturing such a power semiconductor device
JP6918154B2 (ja) * 2018-02-13 2021-08-11 新電元工業株式会社 半導体装置及び半導体装置の製造方法
DE102018115637A1 (de) * 2018-06-28 2020-01-02 Infineon Technologies Ag Leistungshalbleiterbauelement
US20200135898A1 (en) * 2018-10-30 2020-04-30 International Business Machines Corporation Hard mask replenishment for etching processes
CN109545842B (zh) * 2018-11-23 2022-07-05 北京国联万众半导体科技有限公司 碳化硅器件终端结构及其制作方法
JP7142606B2 (ja) * 2019-06-04 2022-09-27 三菱電機株式会社 半導体装置
EP3823034A1 (en) * 2019-11-12 2021-05-19 Infineon Technologies AG High voltage semiconductor device with step topography passivation layer stack
US11600724B2 (en) 2020-09-24 2023-03-07 Wolfspeed, Inc. Edge termination structures for semiconductor devices
CN113284940B (zh) * 2021-05-13 2023-03-14 乐山无线电股份有限公司 一种电力电子用半导体器件及其制作方法
EP4415050A1 (en) * 2023-02-08 2024-08-14 Nexperia B.V. Semiconductor device with improved junction termination extension (jte)
CN116110943A (zh) * 2023-04-11 2023-05-12 通威微电子有限公司 一种耐压器件及其制作方法

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL107889C (zh) 1958-08-26
NL230892A (zh) 1958-08-27
BE760009A (fr) 1969-12-10 1971-05-17 Western Electric Co Oscillateur a haute frequence
US4096622A (en) 1975-07-31 1978-06-27 General Motors Corporation Ion implanted Schottky barrier diode
US4329699A (en) 1979-03-26 1982-05-11 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of manufacturing the same
JPS56124273A (en) 1980-03-04 1981-09-29 Semiconductor Res Found Semiconductor device
JPS57211752A (en) 1981-06-24 1982-12-25 Hitachi Ltd Semiconductor device
JPS58148469A (ja) 1982-02-27 1983-09-03 Nippon Telegr & Teleph Corp <Ntt> シヨツトキダイオ−ド
CA1189634A (en) 1981-09-11 1985-06-25 Yoshihito Amemiya Low-loss and high-speed diodes
JPS58140139A (ja) 1982-02-16 1983-08-19 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US4638551A (en) 1982-09-24 1987-01-27 General Instrument Corporation Schottky barrier device and method of manufacture
US4816879A (en) 1982-12-08 1989-03-28 North American Philips Corporation, Signetics Division Schottky-type rectifier having controllable barrier height
GB2134705B (en) 1983-01-28 1985-12-24 Philips Electronic Associated Semiconductor devices
JPS59232467A (ja) 1983-06-16 1984-12-27 Toshiba Corp ガ−ドリング付きシヨツトキ−バリヤ−ダイオ−ド
US4762806A (en) 1983-12-23 1988-08-09 Sharp Kabushiki Kaisha Process for producing a SiC semiconductor device
AU576594B2 (en) 1984-06-15 1988-09-01 Kanegafuchi Kagaku Kogyo Kabushiki Kaisha Heat-resistant thin film photoelectric converter
JPS61137368A (ja) 1984-12-10 1986-06-25 Hitachi Ltd 半導体装置
US4742377A (en) 1985-02-21 1988-05-03 General Instrument Corporation Schottky barrier device with doped composite guard ring
US4738937A (en) 1985-10-22 1988-04-19 Hughes Aircraft Company Method of making ohmic contact structure
JPS62279672A (ja) 1986-05-28 1987-12-04 Kanegafuchi Chem Ind Co Ltd 半導体装置
JPS6319876A (ja) * 1986-07-11 1988-01-27 Fuji Xerox Co Ltd 薄膜トランジスタ装置
US4907040A (en) 1986-09-17 1990-03-06 Konishiroku Photo Industry Co., Ltd. Thin film Schottky barrier device
JPH0671074B2 (ja) 1986-11-25 1994-09-07 日本電気株式会社 半導体装置
US4901120A (en) 1987-06-10 1990-02-13 Unitrode Corporation Structure for fast-recovery bipolar devices
US4875083A (en) 1987-10-26 1989-10-17 North Carolina State University Metal-insulator-semiconductor capacitor formed on silicon carbide
US4866005A (en) 1987-10-26 1989-09-12 North Carolina State University Sublimation of silicon carbide to produce large, device quality single crystals of silicon carbide
US5270252A (en) 1988-10-25 1993-12-14 United States Of America As Represented By The Secretary Of The Navy Method of forming platinum and platinum silicide schottky contacts on beta-silicon carbide
US4918497A (en) 1988-12-14 1990-04-17 Cree Research, Inc. Blue light emitting diode formed in silicon carbide
JP3221673B2 (ja) 1989-11-01 2001-10-22 新電元工業株式会社 高耐圧半導体装置
JPH0750420A (ja) 1994-03-31 1995-02-21 Semiconductor Energy Lab Co Ltd 絶縁ゲート型電界効果トランジスタの製造方法
US5565384A (en) * 1994-04-28 1996-10-15 Texas Instruments Inc Self-aligned via using low permittivity dielectric
JPH088242A (ja) 1994-06-17 1996-01-12 Toshiba Chem Corp 半導体装置
TW286435B (zh) 1994-07-27 1996-09-21 Siemens Ag
JPH0897441A (ja) 1994-09-26 1996-04-12 Fuji Electric Co Ltd 炭化けい素ショットキーダイオードの製造方法
SE9500013D0 (sv) 1995-01-03 1995-01-03 Abb Research Ltd Semiconductor device having a passivation layer
JP3581447B2 (ja) 1995-08-22 2004-10-27 三菱電機株式会社 高耐圧半導体装置
US5967795A (en) 1995-08-30 1999-10-19 Asea Brown Boveri Ab SiC semiconductor device comprising a pn junction with a voltage absorbing edge
JP3147331B2 (ja) 1996-04-02 2001-03-19 株式会社ワコール 補整機能を備えた股部を有する衣類
DE19616605C2 (de) 1996-04-25 1998-03-26 Siemens Ag Schottkydiodenanordnung und Verfahren zur Herstellung
US6002159A (en) * 1996-07-16 1999-12-14 Abb Research Ltd. SiC semiconductor device comprising a pn junction with a voltage absorbing edge
US5801836A (en) 1996-07-16 1998-09-01 Abb Research Ltd. Depletion region stopper for PN junction in silicon carbide
SE9700156D0 (sv) 1997-01-21 1997-01-21 Abb Research Ltd Junction termination for Si C Schottky diode
CN1131548C (zh) 1997-04-04 2003-12-17 松下电器产业株式会社 半导体装置
SE9702220D0 (sv) 1997-06-11 1997-06-11 Abb Research Ltd A semiconductor device with a junction termination and a method for production thereof
US5932894A (en) 1997-06-26 1999-08-03 Abb Research Ltd. SiC semiconductor device comprising a pn junction
JPH1187331A (ja) 1997-09-01 1999-03-30 Matsushita Electron Corp 半導体装置の製造方法
US6972436B2 (en) * 1998-08-28 2005-12-06 Cree, Inc. High voltage, high temperature capacitor and interconnection structures
SE9802909L (sv) 1998-08-31 1999-10-13 Abb Research Ltd Metod för framställning av en pn-övergång för en halvledaranordning av SiC samt en halvledaranordning av SiC med pn-övergång
EP1064684A1 (de) 1999-01-15 2001-01-03 Infineon Technologies AG Randabschluss für ein halbleiterbauelement, schottky-diode mit einem randabschluss und verfahren zur herstellung einer schottky-diode
US6313482B1 (en) 1999-05-17 2001-11-06 North Carolina State University Silicon carbide power devices having trench-based silicon carbide charge coupling regions therein
US6242784B1 (en) * 1999-06-28 2001-06-05 Intersil Corporation Edge termination for silicon power devices
GB2355110A (en) 1999-08-11 2001-04-11 Mitel Semiconductor Ltd High voltage semiconductor device termination structure
FR2803103B1 (fr) 1999-12-24 2003-08-29 St Microelectronics Sa Diode schottky sur substrat de carbure de silicium
US6686616B1 (en) 2000-05-10 2004-02-03 Cree, Inc. Silicon carbide metal-semiconductor field effect transistors
US6573128B1 (en) 2000-11-28 2003-06-03 Cree, Inc. Epitaxial edge termination for silicon carbide Schottky devices and methods of fabricating silicon carbide devices incorporating same
EP1363332B1 (en) * 2001-02-21 2016-10-12 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of manufacturing the same
JP3708057B2 (ja) * 2001-07-17 2005-10-19 株式会社東芝 高耐圧半導体装置
FR2837322B1 (fr) * 2002-03-14 2005-02-04 Commissariat Energie Atomique DIODE SCHOTTKY DE PUISSANCE A SUBSTRAT SiCOI, ET PROCEDE DE REALISATION D'UN TELLE DIODE
US7026650B2 (en) 2003-01-15 2006-04-11 Cree, Inc. Multiple floating guard ring edge termination for silicon carbide devices
JP2005286197A (ja) 2004-03-30 2005-10-13 Shindengen Electric Mfg Co Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
TW200735380A (en) 2007-09-16
JP2009524217A (ja) 2009-06-25
WO2007084282A1 (en) 2007-07-26
CN101371362A (zh) 2009-02-18
KR20080086987A (ko) 2008-09-29
JP2013062518A (ja) 2013-04-04
CN102779857A (zh) 2012-11-14
US20060118792A1 (en) 2006-06-08
EP1974387B1 (en) 2013-11-06
KR101493101B1 (ko) 2015-02-12
EP1974387A1 (en) 2008-10-01
US9515135B2 (en) 2016-12-06

Similar Documents

Publication Publication Date Title
TWI441342B (zh) 用於碳化矽裝置之邊緣終止結構及含該終止結構之碳化矽裝置之製造方法
JP5122810B2 (ja) 炭化ケイ素半導体デバイスのためのエッジ終端構造及びその製造方法
KR101595587B1 (ko) 실리콘 카바이드 디바이스를 위한 이중 가드 링 에지 종단 및 이를 포함하는 실리콘 카바이드 디바이스를 제조하는 방법
JP5372002B2 (ja) メサ構造とメサ段差を含むバッファ層とを備えた電力半導体デバイス
US7781786B2 (en) Semiconductor device having a heterojunction diode and manufacturing method thereof
JP4313190B2 (ja) ショットキー整流器
JP2013062545A (ja) 電圧吸収エッジを有するｐｎ接合を含むＳｉＣ半導体コンポーネント
JP2004529506A5 (zh)
CN116364747A (zh) 二极管及其制造方法