CN116364747A - 二极管及其制造方法 - Google Patents
二极管及其制造方法 Download PDFInfo
- Publication number
- CN116364747A CN116364747A CN202111610961.0A CN202111610961A CN116364747A CN 116364747 A CN116364747 A CN 116364747A CN 202111610961 A CN202111610961 A CN 202111610961A CN 116364747 A CN116364747 A CN 116364747A
- Authority
- CN
- China
- Prior art keywords
- doped region
- region
- doping
- substrate
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 63
- 239000000463 material Substances 0.000 claims abstract description 51
- 238000002513 implantation Methods 0.000 claims abstract description 32
- 150000002500 ions Chemical class 0.000 claims abstract description 21
- 238000005468 ion implantation Methods 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 12
- 238000002347 injection Methods 0.000 claims abstract description 12
- 239000007924 injection Substances 0.000 claims abstract description 12
- 230000000903 blocking effect Effects 0.000 claims abstract description 11
- 238000000151 deposition Methods 0.000 claims abstract description 8
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 20
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 18
- 230000004888 barrier function Effects 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 13
- -1 aluminum ions Chemical class 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- 230000015556 catabolic process Effects 0.000 abstract description 30
- 238000000034 method Methods 0.000 abstract description 8
- 239000007943 implant Substances 0.000 description 7
- 230000005684 electric field Effects 0.000 description 6
- 238000000137 annealing Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000001727 in vivo Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Abstract
本发明涉及一种二极管及其制造方法，所述方法包括：在第一导电类型的基底正面形成第一掩膜；以第一掩膜为注入阻挡层，向基底进行第二导电类型的离子注入，形成第一掺杂区；在基底和第一掩膜上淀积第二掩膜材料，然后回刻第二掩膜材料，剩余的第二掩膜材料形成第一侧墙；以第一掩膜和第一侧墙为注入阻挡层，向基底进行第二导电类型的离子注入，注入的离子与第一掺杂区的部分区域重合形成第二掺杂区，并在第一掺杂区下方形成第三掺杂区。本发明通过形成侧墙，以及增加与侧墙对应的离子注入，使得各掺杂区具有不同的掺杂浓度，使得雪崩击穿的击穿区域转移到第二导电类型掺杂区的底部，从而提升击穿电压。
Description
技术领域
本发明涉及半导体制造领域，特别是涉及一种二极管，还涉及一种二极管的制造方法。
背景技术
近年来，随着电力电子系统的不断发展，对系统中的功率器件提出了更高的要求。Si基电力电子器件由于材料本身的限制已难以满足系统应用的要求，碳化硅(SiC)材料作为代表性的第三代半导体材料，在诸多特性上优于Si材料。
JBS(结型势垒肖特基)二极管是一种结合了PiN二极管和SBD(肖特基二极管)优点的器件，该结构的正向特性类似于SBD，具有小开启电压、大导通电流、快开关速度；而反向特性则更像PiN二极管，具有低漏电流、高击穿电压。JBS二极管可以灵活地选择势垒低的金属作为肖特基接触而不用担心反向漏电流会增加。此外，SiC材料的优良性能与JBS二极管的结合能发挥更大的优势。
示例性的N型SiC JBS二极管使用同一个掩膜注入窗口做多次铝(或其他)受主(P型)杂质注入，以形成必要的掺杂分布，提供在电压反方向时的耐压承受能力。其耐压大小根据半导体相关知识可知，与掺杂分布有对应关系。如果掺杂浓度梯度缓，反向电压在PN结的P型主结侧形成的耗尽区宽度变宽，在达到主结掺杂浓度对应最大电场情况下，器件发生雪崩击穿，所以此时击穿电压变大。但由于SiC材料的衬底在高温退火激活时较难推阱的原因，导致P阱掺杂的分布在水平方向为梯度很陡的情况，参见图1。这样一来，JBS二极管的击穿电压往往无法达到衬底所能承受的最大值，即击穿电压与理想PN结情况相差较远。
发明内容
基于此，有必要提供一种雪崩击穿电压较高的二极管的制造方法。
一种二极管的制造方法，包括：在第一导电类型的基底的第一面形成第一掩膜；以所述第一掩膜为注入阻挡层，向所述基底进行第二导电类型的离子注入，形成第一掺杂区；所述第一导电类型和第二导电类型为相反的导电类型；在所述基底和第一掩膜上淀积第二掩膜材料，然后回刻所述第二掩膜材料，剩余的第二掩膜材料在所述第一掩膜的侧面形成第一侧墙；以所述第一掩膜和第一侧墙为注入阻挡层，向所述基底进行第二导电类型的离子注入，且注入能量大于形成第一掺杂区时的注入能量，注入的离子与所述第一掺杂区的部分区域重合形成第二掺杂区，并在所述第一掺杂区下方形成第三掺杂区；所述第二掺杂区的掺杂浓度大于所述第一掺杂区和第三掺杂区的掺杂浓度。
上述二极管的制造方法，第二导电类型的各掺杂区作为二极管的第二导电类型掺杂区，通过形成至少一层侧墙，以及增加与侧墙对应的离子注入，使得第二导电类型的各掺杂区具有不同的掺杂浓度，从而可以调整第二导电类型掺杂区的中部与两侧/底部的浓度梯度，使得雪崩击穿的击穿区域转移到第二导电类型掺杂区的底部，从而提升击穿电压。并且通过侧墙来调节注入浓度不需要增加光刻版，有利于控制成本。
在其中一个实施例中，形成所述第二掺杂区和第三掺杂区之后，还包括：在所述基底、第一掩膜及第一侧墙上淀积第三掩膜材料，然后回刻所述第三掩膜材料，剩余的第三掩膜材料在所述第一侧墙的侧面形成第二侧墙；以所述第一掩膜、第一侧墙及第二侧墙为注入阻挡层，向所述基底进行第二导电类型的离子注入，注入的离子与所述第二掺杂区的部分区域重合形成第四掺杂区，与所述第三掺杂区的部分区域重合形成第五掺杂区；所述第四掺杂区的掺杂浓度大于所述第二掺杂区和第五掺杂区的掺杂浓度，所述第五掺杂区的掺杂浓度大于所述第三掺杂区的掺杂浓度。
在其中一个实施例中，所述第一导电类型是N型，所述第二导电类型是P型。
在其中一个实施例中，形成所述第一掺杂区、第二掺杂区及第三掺杂区的注入离子包括铝离子。
在其中一个实施例中，所述基底为碳化硅基底。
在其中一个实施例中，所述二极管为结型势垒肖特基二极管。
在其中一个实施例中，所述基底包括衬底和衬底上的外延层，所述衬底的掺杂浓度大于所述外延层的掺杂浓度，所述第一掺杂区、第二掺杂区及第三掺杂区形成于所述外延层中；所述的二极管的制造方法还包括：去除所述第一掩膜和第一侧墙；在所述第一面形成阳极金属电极；在所述基底的与所述第一面相对的第二面形成阴极金属电极。
还有必要提供一种二极管。
一种二极管，包括：基底，具有第一导电类型；第二导电类型掺杂区，位于所述基底中，所述第二导电类型掺杂区包括第一掺杂区、第二掺杂区及第三掺杂区，所述第一掺杂区位于所述第二掺杂区两侧，所述第三掺杂区位于所述第二掺杂区下方，所述第二掺杂区的掺杂浓度大于所述第一掺杂区和第三掺杂区的掺杂浓度；其中，所述第一导电类型和第二导电类型为相反的导电类型。
上述二极管，在二极管的第二导电类型掺杂区中，两侧的第一掺杂区和底部的第三掺杂区浓度低于中部的第二掺杂区，使得雪崩击穿的击穿区域转移到第二导电类型掺杂区的底部，从而提升击穿电压。
在其中一个实施例中，所述第二导电类型掺杂区还包括第四掺杂区和第五掺杂区，所述第四掺杂区位于所述第二掺杂区中，所述第五掺杂区位于所述第四掺杂区的下方，所述第四掺杂区的掺杂浓度大于所述第二掺杂区和第五掺杂区的掺杂浓度，所述第五掺杂区的掺杂浓度大于所述第三掺杂区的掺杂浓度。
在其中一个实施例中，所述基底为碳化硅基底。
在其中一个实施例中，所述二极管为结型势垒肖特基二极管。
在其中一个实施例中，所述第一导电类型是N型，所述第二导电类型是P型。
附图说明
为了更好地描述和说明这里公开的那些发明的实施例和/或示例，可以参考一幅或多幅附图。用于描述附图的附加细节或示例不应当被认为是对所公开的发明、目前描述的实施例和/或示例以及目前理解的这些发明的最佳模式中的任何一者的范围的限制。
图1是示例性的SiC衬底的二极管中，P+区附近的载流子浓度示意图；
图2是一实施例中二极管的制造方法的流程图；
图3a～图3e是一实施例中二极管在制造过程中的剖面示意图；
图4是一实施例中二极管的剖面示意图；
图5是另一实施例中二极管的剖面示意图；
图6是一对比例的SiC JBS二极管在击穿时的电场分布情况；
图7是本申请一实施例的SiC JBS二极管在击穿时的电场分布情况。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
本文所使用的半导体领域词汇为本领域技术人员常用的技术词汇，例如对于P型和N型杂质，为区分掺杂浓度，简易的将P+型代表重掺杂浓度的P型，P型代表中掺杂浓度的P型，P-型代表轻掺杂浓度的P型，N+型代表重掺杂浓度的N型，N型代表中掺杂浓度的N型，N-型代表轻掺杂浓度的N型。
为了调整P阱注入的掺杂分布，硅器件通常采用注入掺杂后高温推阱再分布的方式。而SiC器件因杂质扩散系数极低，常规高温条件下，AL等受主杂质在SiC中基本无法移动，所以SiC器件通常只能通过注入条件的多次更改，调整垂直(Y)方向上的浓度梯度变化，而对于X方向的调整无特别考虑。一种示例性的SiC JBS(结型势垒肖特基)二极管通过侧面倾斜的掩膜层，可以使得P阱的横向掺杂浓度在倾斜处有变化。
本发明通过多次横向注入采用不同大小的掩膜窗口，可以逐渐调整水平X方向的注入，使X方向掺杂浓度梯度变缓，增大电压反向时二极管内部的耗尽层展宽，从而提升二极管耐压。
图2是一实施例中二极管的制造方法的流程图，包括下列步骤：
S210，在基底正面形成第一掩膜。
根据耐压需求选取第一导电类型的SiC衬底外延片(即基底)。参见图3a，在图3a所示的实施例中，SiC衬底外延片包括衬底110和衬底110上的外延层120，衬底110的掺杂浓度大于外延层120的掺杂浓度。在该实施例中，第一导电类型为N型，第二导电类型为P型。相应地，衬底110为N型衬底，外延层120为N-外延层。
可以通过在外延层120上淀积第一掩膜材料，然后图案化第一掩膜材料，形成第一掩膜140。具体地，可以在淀积的第一掩膜材料上涂覆光刻胶，然后使用对应的光刻版进行曝光并显影，形成刻蚀窗口，再通过刻蚀窗口刻蚀第一掩膜材料，剩余的第一掩膜材料形成第一掩膜140。
S220，以第一掩膜为注入阻挡层，注入第二导电类型离子，形成第一掺杂区。
以第一掩膜140为注入阻挡层，向外延层120进行第二导电类型的离子注入，形成第一掺杂区132。由于第一掩膜140要作为注入阻挡层，因此第一掩膜材料要具有足够的注入阻挡能力，第一掩膜材料可以是硅的氧化物或硅的氮化物。在本申请的一个实施例中，第一掺杂区132中注入的第二导电类型离子为铝离子。图3a中两个第一掺杂区132之间的三个黑点表示省略了重复结构，即可以形成多个注入窗口和相应的多个第一掺杂区132。
S230，淀积并回刻第二掩膜材料，在第一掩膜的侧面形成第一侧墙。
在外延层120和第一掩膜140上淀积第二掩膜材料然后回刻，剩余的第二掩膜材料在第一掩膜140的侧面形成第一侧墙142。第一掩膜140作为第二掩膜材料回刻时的刻蚀停止层，因此第二掩膜材料为与第一掩膜材料不同、且与第一掩膜材料具有高的刻蚀选择比的材料。
S240，注入第二导电类型离子，形成第二掺杂区和第三掺杂区。
以第一掩膜140和第一侧墙142为注入阻挡层，向外延层120进行第二导电类型的离子注入，且注入能量大于步骤S220的离子注入时的注入能量，以获得更深的注入深度。注入的第二导电类型离子与第一掺杂区132的部分区域重合形成第二掺杂区134，并在原第一掺杂区132下方形成第三掺杂区136。由于第二掺杂区134叠加了步骤S220和步骤S240两次离子注入的掺杂离子，因此其掺杂浓度大于第一掺杂区132和第三掺杂区136的掺杂浓度。在本申请的一个实施例中，步骤S240中注入的第二导电类型离子为铝离子。
上述二极管的制造方法，对于二极管的第二导电类型掺杂区(包括第一掺杂区132、第二掺杂区134、第一掺杂区136)，通过形成至少一层侧墙，以及增加与侧墙对应的离子注入，使得各掺杂区具有不同的掺杂浓度，从而可以调整第二导电类型掺杂区的中部与两侧/底部的浓度梯度，使得雪崩击穿的击穿区域转移到第二导电类型掺杂区的底部，从而提升击穿电压。并且通过侧墙来调节注入浓度不需要增加光刻版，有利于控制成本。
图3d所示的实施例中设置了一层侧墙(即第一侧墙142)，并相应增加了一次离子注入(即步骤S240中的离子注入)，在其他实施例中，为了获得所需的浓度梯度，也可以设置两层以上的侧墙，并相应增加与侧墙的层数对应的离子注入次数。即前述设置第一侧墙142并相应进行离子注入仅是举例，实际可以设置两层以上的侧墙，并以其作为注入掩膜(注入阻挡层)进行多次离子注入，以形成更优化的掺杂浓度梯度变化。注入菜单也可以是多次注入的组合菜单，通过多次掩膜组合注入，同一掩膜窗口可以进行两次以上不同(可以是注入能量不同，注入浓度不同等)的注入，得到更优化的掺杂浓度梯度变化。所有的掩膜和注入组合的目的是得到更好的浓度梯度，调整击穿位置，提升击穿电压。
以设置两层侧墙为例，步骤S240之后还可以包括以下步骤：
在外延层120、第一掩膜140及第一侧墙142上淀积第三掩膜材料然后回刻，剩余的第三掩膜材料在第一侧墙142的侧面形成第二侧墙144。第一掩膜140和第一侧墙142作为第三掩膜材料回刻时的刻蚀停止层，因此第三掩膜材料为与第一掩膜材料、第二掩膜材料均不同，且与第一掩膜材料、第二掩膜材料具有高的刻蚀选择比的材料。
以第一掩膜140、第一侧墙142及第二侧墙144为注入阻挡层，向外延层120进行第二导电类型的离子注入，注入的离子与第二掺杂区134的部分区域重合形成第四掺杂区138，并与第三掺杂区136的部分区域重合形成第五掺杂区139，参见图3e。第四掺杂区138叠加了三次离子注入的掺杂离子，因此第四掺杂区138的掺杂浓度大于第二掺杂区134和第五掺杂区139的掺杂浓度；同理，第五掺杂区139的掺杂浓度大于第三掺杂区136的掺杂浓度。与侧墙配合的多次注入的注入条件可以根据二极管耐压及正向压降的设计有多次不同的组合，同时第一掩膜和各层侧墙也可以具有多种材质组合，实现多次注入间的相对掩蔽。在本申请的一个实施例中，第一掩膜材料为硅氧化物(例如二氧化硅)、第二掩膜材料为硅的氮化物(例如氮化硅)、第三掩膜材料为多晶硅；在本申请的另一个实施例中，第一掩膜材料为硅的氮化物、第二掩膜材料为硅的氧化物、第三掩膜材料为多晶硅。
在本申请的一个实施例中，制造的二极管为JBS二极管。二极管正面的第二导电类型掺杂区(在本实施例中为二极管的P型区)的离子注入完成后，需要高温退火对注入的离子进行激活。在退火之前，将所有的注入阻挡层(即第一掩膜和所有侧墙)去除。可以理解的，对于形成了第一掩膜140和第一侧墙142的实施例，需要刻蚀去除第一掩膜140和第一侧墙142；对于形成了第一掩膜140、第一侧墙142及第二侧墙144的实施例，需要刻蚀去除第一掩膜140、第一侧墙142及第二侧墙144。在本申请的一个实施例中，退火之前还可以对基底正面进行退火保护淀积，例如在基底正面形成碳膜，之后进行高温退火，退火后将退火保护层(例如碳膜)去除。
高温退火之后，在基底正面形成阳极金属电极，在基底背面形成阴极金属电极。
在本申请的一个实施例中，在基底正面形成阳极金属电极的步骤之前，还包括在基底正面形成肖特基势垒金属的步骤。
在本申请的一个实施例中，去除退火保护层之后，还可以形成介质层、通孔、钝化层、以及进行背面减薄等常见的JBS二极管工艺，此处不赘述。
本申请相应提供一种二极管，其可以通过前述任一实施例的二极管的制造方法进行制造。在本申请的一个实施例中，二极管包括第一导电类型的基底，以及位于基底中的第二导电类型掺杂区。参见图4，在图4所示的实施例中，基底包括衬底110和外延层120。第二导电类型掺杂区位于外延层120中，包括第一掺杂区132、第二掺杂区134及第三掺杂区136。第一掺杂区132位于第二掺杂区134两侧，第三掺杂区138位于第二掺杂区134下方，第二掺杂区134的掺杂浓度大于第一掺杂区132和第三掺杂区136的掺杂浓度。
上述二极管，在二极管的第二导电类型掺杂区中，两侧的第一掺杂区132和底部的第三掺杂区136浓度低于中部的第二掺杂区134，使得雪崩击穿的击穿区域转移到第二导电类型掺杂区的底部，从而提升击穿电压。
在本申请的一个实施例中，所述基底为碳化硅基底，所述二极管为结型势垒肖特基二极管，第一导电类型是N型，第二导电类型是P型。图5是另一实施例中二极管的结构示意图，在该实施例中，第二导电类型掺杂区包括第一掺杂区132、第二掺杂区134、第三掺杂区136、第四掺杂区138和第五掺杂区139。其中第二掺杂区134位于第一掺杂区132中，第四掺杂区138位于第二掺杂区134中，第三掺杂区136位于第一掺杂区132下方，第五掺杂区139位于第三掺杂区136中。第二掺杂区134的掺杂浓度大于第一掺杂区132和第三掺杂区136的掺杂浓度，第四掺杂区138的掺杂浓度大于第二掺杂区134和第五掺杂区139的掺杂浓度，第五掺杂区139的掺杂浓度大于第三掺杂区136的掺杂浓度。
在图4和图5所示的实施例中，衬底110为N型衬底，外延层120为N-外延层。在第二导电类型掺杂区中，第四掺杂区138、第五掺杂区139和第二掺杂区134为P+区，第一掺杂区132和第三掺杂区136为P-区。基底正面还设有肖特基势垒金属152和阳极金属电极154，基底背面还设有肖特基势垒金属156和阳极金属电极158。
图6和图7分别是一对比例和本申请一实施例的SiC JBS二极管在击穿时的电场分布情况，其中对比例的SiC JBS二极管的击穿电压为790V，改进后本申请图7的SiC JBS二极管的击穿电压为860V；体内电场强度也是本申请图7所示实施例略低(对比例的体内电场强度为3.16e6伏特/厘米，本申请实施例为3.11e6伏特/厘米)。图7所示实施例的击穿区域转移到P阱底部，对于器件耐雪崩击穿能力更优。
应该理解的是，虽然本申请的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，本申请的流程图中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
在本说明书的描述中，参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种二极管的制造方法，包括：
在第一导电类型的基底的第一面形成第一掩膜；
以所述第一掩膜为注入阻挡层，向所述基底进行第二导电类型的离子注入，形成第一掺杂区；所述第一导电类型和第二导电类型为相反的导电类型；
在所述基底和第一掩膜上淀积第二掩膜材料，然后回刻所述第二掩膜材料，剩余的第二掩膜材料在所述第一掩膜的侧面形成第一侧墙；
以所述第一掩膜和第一侧墙为注入阻挡层，向所述基底进行第二导电类型的离子注入，且注入能量大于形成第一掺杂区时的注入能量，注入的离子与所述第一掺杂区的部分区域重合形成第二掺杂区，并在所述第一掺杂区下方形成第三掺杂区；所述第二掺杂区的掺杂浓度大于所述第一掺杂区和第三掺杂区的掺杂浓度。
2.根据权利要求1所述的二极管的制造方法，其特征在于，形成所述第二掺杂区和第三掺杂区之后，还包括：
在所述基底、第一掩膜及第一侧墙上淀积第三掩膜材料，然后回刻所述第三掩膜材料，剩余的第三掩膜材料在所述第一侧墙的侧面形成第二侧墙；
以所述第一掩膜、第一侧墙及第二侧墙为注入阻挡层，向所述基底进行第二导电类型的离子注入，注入的离子与所述第二掺杂区的部分区域重合形成第四掺杂区，与所述第三掺杂区的部分区域重合形成第五掺杂区；所述第四掺杂区的掺杂浓度大于所述第二掺杂区和第五掺杂区的掺杂浓度，所述第五掺杂区的掺杂浓度大于所述第三掺杂区的掺杂浓度。
3.根据权利要求1所述的二极管的制造方法，其特征在于，所述第一导电类型是N型，所述第二导电类型是P型。
4.根据权利要求3所述的二极管的制造方法，其特征在于，形成所述第一掺杂区、第二掺杂区及第三掺杂区的注入离子包括铝离子。
5.根据权利要求1所述的二极管的制造方法，其特征在于，所述基底为碳化硅基底。
6.根据权利要求1所述的二极管的制造方法，其特征在于，所述二极管为结型势垒肖特基二极管。
7.根据权利要求3所述的二极管的制造方法，其特征在于，所述基底包括衬底和衬底上的外延层，所述衬底的掺杂浓度大于所述外延层的掺杂浓度，所述第一掺杂区、第二掺杂区及第三掺杂区形成于所述外延层中；
所述的二极管的制造方法还包括：
去除所述第一掩膜和第一侧墙；
在所述第一面形成阳极金属电极；
在所述基底的与所述第一面相对的第二面形成阴极金属电极。
8.一种二极管，其特征在于，包括：
基底，具有第一导电类型；
第二导电类型掺杂区，位于所述基底中，所述第二导电类型掺杂区包括第一掺杂区、第二掺杂区及第三掺杂区，所述第一掺杂区位于所述第二掺杂区两侧，所述第三掺杂区位于所述第二掺杂区下方，所述第二掺杂区的掺杂浓度大于所述第一掺杂区和第三掺杂区的掺杂浓度；
其中，所述第一导电类型和第二导电类型为相反的导电类型。
9.根据权利要求8所述的二极管，其特征在于，所述第二导电类型掺杂区还包括第四掺杂区和第五掺杂区，所述第四掺杂区位于所述第二掺杂区中，所述第五掺杂区位于所述第四掺杂区的下方，所述第四掺杂区的掺杂浓度大于所述第二掺杂区和第五掺杂区的掺杂浓度，所述第五掺杂区的掺杂浓度大于所述第三掺杂区的掺杂浓度。
10.根据权利要求8或9所述的二极管，其特征在于，所述基底为碳化硅基底，所述二极管为结型势垒肖特基二极管，所述第一导电类型是N型，所述第二导电类型是P型。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111610961.0A CN116364747A (zh) | 2021-12-27 | 2021-12-27 | 二极管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111610961.0A CN116364747A (zh) | 2021-12-27 | 2021-12-27 | 二极管及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116364747A true CN116364747A (zh) | 2023-06-30 |
Family
ID=86938962
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111610961.0A Pending CN116364747A (zh) | 2021-12-27 | 2021-12-27 | 二极管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116364747A (zh) |
-
2021
- 2021-12-27 CN CN202111610961.0A patent/CN116364747A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6471126B2 (ja) | 改良されたショットキー整流器 | |
| US8232558B2 (en) | Junction barrier Schottky diodes with current surge capability | |
| KR101036380B1 (ko) | 실리콘 카바이드 소자를 위한 에지 링 종단 | |
| TWI441342B (zh) | 用於碳化矽裝置之邊緣終止結構及含該終止結構之碳化矽裝置之製造方法 | |
| US10263070B2 (en) | Method of manufacturing LV/MV super junction trench power MOSFETs | |
| US6791121B2 (en) | Semiconductor device and method of manufacturing the same | |
| US5262668A (en) | Schottky barrier rectifier including schottky barrier regions of differing barrier heights | |
| KR20190072631A (ko) | 게이트 트렌치들 및 매립된 종단 구조체들을 갖는 전력 반도체 디바이스들 및 관련 방법들 | |
| US6462393B2 (en) | Schottky device | |
| US11869940B2 (en) | Feeder design with high current capability | |
| US7709864B2 (en) | High-efficiency Schottky rectifier and method of manufacturing same | |
| AU2017377655B2 (en) | Silicon carbide schottky diodes | |
| CN114220870A (zh) | 全方位肖特基接触的沟槽型半导体器件及其制造方法 | |
| KR20180104236A (ko) | 전력 반도체 소자의 제조 방법 | |
| CN116364747A (zh) | 二极管及其制造方法 | |
| CN108598153B (zh) | 软恢复功率半导体二极管及其制备方法 | |
| US9978832B1 (en) | Wide bandgap semiconductor device with vertical superjunction edge termination for the drift region | |
| CN112531026B (zh) | 横向扩散金属氧化物半导体器件及其制造方法 | |
| CN217405436U (zh) | 结势垒肖特基器件和结势垒肖特基装置 | |
| CN217562579U (zh) | 结势垒肖特基二极管器件 | |
| KR101928253B1 (ko) | 전력 반도체 소자의 제조 방법 | |
| JP2006173255A (ja) | 半導体装置及びその製造方法 | |
| CN117690782A (zh) | 一种快恢复二极管的制备工艺及快恢复二极管 | |
| KR101072992B1 (ko) | 쇼트키 다이오드 및 그 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |