JP6918154B2 - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6918154B2 JP6918154B2 JP2019571842A JP2019571842A JP6918154B2 JP 6918154 B2 JP6918154 B2 JP 6918154B2 JP 2019571842 A JP2019571842 A JP 2019571842A JP 2019571842 A JP2019571842 A JP 2019571842A JP 6918154 B2 JP6918154 B2 JP 6918154B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- main surface
- semiconductor device
- conductive type
- concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 133
- 238000004519 manufacturing process Methods 0.000 title claims description 34
- 238000000034 method Methods 0.000 title claims description 24
- 239000012535 impurity Substances 0.000 claims description 133
- 239000000758 substrate Substances 0.000 claims description 37
- 238000005468 ion implantation Methods 0.000 claims description 25
- 238000009826 distribution Methods 0.000 claims description 19
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 18
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 17
- 238000005304 joining Methods 0.000 claims description 13
- 238000002360 preparation method Methods 0.000 claims description 10
- 238000009792 diffusion process Methods 0.000 description 16
- 230000007423 decrease Effects 0.000 description 8
- 230000004913 activation Effects 0.000 description 7
- 238000000137 annealing Methods 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 230000014759 maintenance of location Effects 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- -1 aluminum ions Chemical class 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Description
以下、図1から図6を参照して、本発明の第一の実施形態について説明する。
以下、図1,2を参照して、本実施形態に係る半導体装置の構成について説明する。図1は、図2におけるA−A断面を示す。本実施形態に係る半導体装置は、ショットキーダイオードである。
2つのピークを有する不純物濃度分布を形成することにより、ボックス状の不純物濃度分布を形成する場合よりもイオン注入の回数が減少するため、半導体装置の製造コストを削減できる。
以下、図3から図6を参照して、本実施形態に係る半導体装置の製造方法について説明する。
まず、図4(a)に示す半導体基体準備工程S1を行う。半導体基体準備工程S1では、n+型炭化珪素単結晶基板の上面に、n−型炭化珪素エピタキシャル層を、化学的気相成長法(CVD)により形成する。これにより、炭化珪素からなるn型の半導体基板10aの一方の主面に、n−型炭化珪素エピタキシャル層からなるn型のドリフト層10bが形成された、半導体基体10が形成される。
次に、不純物イオン注入工程S2を行う。不純物イオン注入工程S2では、図4(b)に示す接合終端拡張領域形成工程S21と、図4(c)に示すガードリング領域形成工程S22を、順次行う。
接合終端拡張領域形成工程S21では、まず、ドリフト層10bの一の主面F1を清浄化する。次いで、ドリフト層10bの一の主面F1に、二酸化珪素(SiO2)からなる酸化膜(不図示)を形成する。次いで、p型不純物イオンを導入する箇所の酸化膜を反応性イオンエッチング(RIE)によりエッチングして、接合終端拡張領域13に対応する部分に開口を有するマスク(不図示)を形成する。
ガードリング領域形成工程S22では、まず、ドリフト層10bの表面に、二酸化珪素からなる酸化膜(不図示)を形成する。次いで、p型不純物イオンを導入する箇所の酸化膜を反応性イオンエッチング(RIE)によりエッチングして、複数のガードリング領域14及びp型領域12に対応する部分に開口を有するマスク(不図示)を各々形成する。
次に、図5に示す第一絶縁膜形成工程S3を行う。第一絶縁膜形成工程S3では、まず、図5(a)に示すように、ドリフト層10bの一の主面F1全体に、熱酸化により、酸化膜110を形成する。次いで、図5(b)に示すように、p型領域で囲まれたドリフト層10bのn型の領域が露出するように、酸化膜110に開口部を形成することで、第一絶縁膜11を形成する。
次に、第二電極形成工程S4を行う。第二電極形成工程S4では、図6(a)に示すように、半導体基板10aの表面(前述した他方の主面)F2全面に、スパッタリング等を用いて、第二電極17を形成する。
次に、図6(a)に示すように、接合領域形成工程S5を行う。接合領域形成工程S5では、第一絶縁膜11に、第一電極15に対応する部分に開口を有するマスク(不図示)を形成した後、スパッタリング等を用いて、第一電極15を形成する。その後、マスクを除去する。
最後に、図6(b)に示すように、第二絶縁膜形成工程S6を行う。第二絶縁膜形成工程S6では、例えばプラズマCVDを用いて、二酸化珪素からなる第二絶縁膜16を、第一絶縁膜11及び第一電極15の上に積層して形成する。
以下、本発明の第二の実施形態について説明する。第一の実施形態と共通する部分は、説明を省略する。
本実施形態の半導体装置は、MOSFETである。本実施形態の半導体装置は、p型領域内にn型のソース領域が形成され、接合領域にソース電極が形成される点、p型領域で平面視において囲まれる領域に、絶縁膜を介してゲート電極が形成される点を除き、第一の実施形態と同様に構成される。本実施形態の半導体装置は、第一の実施形態と同様の効果を奏する。
本実施形態に係る半導体装置の製造方法は、第一の実施形態と同様の半導体基体準備工程S1と、不純物イオン注入工程S2と、第一絶縁膜形成工程S3と、第二電極形成工程S4と、接合領域形成工程S5と、第二絶縁膜形成工程S6と、を含む。不純物イオン注入工程S2は、接合終端拡張領域形成工程S21と、ガードリング領域形成工程S22と、を含む。
ただし、本実施形態では、接合領域形成工程S5で上記ソース電極、ゲート電極を形成する点が、第一実施形態と異なる。
以下、本発明の第三の実施形態について説明する。第一,第二の実施形態と共通する部分は、説明を省略する。
本実施形態の半導体装置は、絶縁ゲートバイポーラトランジスタ(IGBT)である。本実施形態の半導体装置は、半導体基板が、p+型(第二の導電型)であることを除き、第二の実施形態と同様に構成される。本実施形態の半導体装置は、第一,第二の実施形態と同様の効果を奏する。
本実施形態に係る半導体装置の製造方法は、第一の実施形態と同様の半導体基体準備工程S1と、不純物イオン注入工程S2と、第一絶縁膜形成工程S3と、第二電極形成工程S4と、接合領域形成工程S5と、第二絶縁膜形成工程S6と、を含む。不純物イオン注入工程S2は、接合終端拡張領域形成工程S21と、ガードリング領域形成工程S22と、を含む。
ただし、本実施形態では、半導体基体準備工程S1で準備する半導体基板が、p+型(第二の導電型)である点が、第二実施形態と異なる。
以下、図9〜12を用いて、本発明の実施例について、従来の半導体装置と比較して説明する。
10…半導体基体
10a…半導体基板
10b…ドリフト層
F1…一の主面
13…接合終端拡張領域
13a…第二の深さ
13b…第一の深さ
14…ガードリング領域
15…第一電極(接合領域)
S1…半導体基体準備工程
S2…不純物イオン注入工程
S21…接合終端拡張領域形成工程
S22…ガードリング領域形成工程
S3…第一絶縁膜形成工程
S4…第二電極形成工程
S5…接合領域形成工程
S6…第二絶縁膜形成工程
Claims (6)
- 炭化珪素からなる第一導電型のドリフト層と、
前記ドリフト層の一の主面に形成された接合領域と、
前記ドリフト層の、前記一の主面を平面視したとき前記接合領域の外側に形成された、前記第一導電型とは反対の第二導電型の不純物を含む接合終端拡張領域と、
前記ドリフト層の、前記一の主面を平面視したとき前記接合終端拡張領域と重なる位置に形成された、前記接合終端拡張領域よりも高濃度の前記第二導電型の不純物を含むガードリング領域と、
を備える半導体装置であって、
前記接合終端拡張領域において、
前記第二導電型の不純物の前記一の主面からの深さ方向の濃度は、前記一の主面から第一の深さに達するまで上昇し、
前記一の主面における前記第二導電型の不純物の濃度は、前記第一の深さにおける前記第二導電型の不純物の濃度の10分の1以下であり、かつ、前記ドリフト層の前記第一導電型の不純物の濃度よりも高く、
前記第二導電型の不純物の前記一の主面からの深さ方向の濃度分布が、2つのピークを有する、
半導体装置。 - 前記半導体装置は、ショットキーダイオードである、
請求項1に記載の半導体装置。 - 前記半導体装置は、MOSFETである、
請求項1に記載の半導体装置。 - 前記半導体装置は、IGBTである、
請求項1に記載の半導体装置。 - 炭化珪素からなる第一導電型のドリフト層を備える半導体基体を準備する、半導体基体準備工程と、
前記ドリフト層の一の主面に接合領域を形成する、接合領域形成工程と、
前記ドリフト層に、前記一の主面の側から、前記第一導電型とは反対の第二導電型の不純物を導入して、前記一の主面を平面視したとき前記接合領域の外側に接合終端拡張領域を形成する、接合終端拡張領域形成工程と、
前記ドリフト層に、前記一の主面の側から、前記接合終端拡張領域よりも高濃度の前記第二導電型の不純物を導入して、前記一の主面を平面視したとき前記接合終端拡張領域の一部と重なる位置にガードリング領域を形成する、ガードリング領域形成工程と、
を含む半導体装置の製造方法であって、
前記接合終端拡張領域形成工程において、
前記第二導電型の不純物の前記一の主面からの深さ方向の濃度が、前記一の主面から第一の深さに達するまで上昇し、
前記一の主面における前記第二導電型の不純物の濃度が、前記第一の深さにおける前記第二導電型の不純物の濃度の10分の1以下であり、かつ、前記ドリフト層の前記第一導電型の不純物の濃度よりも高くなり、
前記第二導電型の不純物の前記一の主面からの深さ方向の濃度分布が、2つのピークを有するように、前記接合終端拡張領域を形成する、
半導体装置の製造方法。 - 前記ガードリング領域形成工程において、前記第二導電型の不純物はイオン注入によって前記ドリフト層へ導入される、
請求項5に記載の半導体装置の製造方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2018/004921 WO2019159237A1 (ja) | 2018-02-13 | 2018-02-13 | 半導体装置及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2019159237A1 JPWO2019159237A1 (ja) | 2021-01-07 |
JP6918154B2 true JP6918154B2 (ja) | 2021-08-11 |
Family
ID=67619221
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019571842A Active JP6918154B2 (ja) | 2018-02-13 | 2018-02-13 | 半導体装置及び半導体装置の製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US11195907B2 (ja) |
EP (1) | EP3742495A4 (ja) |
JP (1) | JP6918154B2 (ja) |
CN (1) | CN111727506B (ja) |
WO (1) | WO2019159237A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3742495A4 (en) * | 2018-02-13 | 2021-09-01 | Shindengen Electric Manufacturing Co., Ltd. | SEMICONDUCTOR COMPONENT AND METHOD FOR MANUFACTURING THE SEMICONDUCTOR COMPONENT |
US11817478B2 (en) * | 2020-12-23 | 2023-11-14 | Semiconductor Components Industries, Llc | Termination structures with reduced dynamic output capacitance loss |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3873798B2 (ja) * | 2002-04-11 | 2007-01-24 | 富士電機デバイステクノロジー株式会社 | 炭化けい素半導体素子およびその製造方法 |
US9515135B2 (en) * | 2003-01-15 | 2016-12-06 | Cree, Inc. | Edge termination structures for silicon carbide devices |
JP5541842B2 (ja) | 2008-03-18 | 2014-07-09 | 新電元工業株式会社 | 炭化珪素ショットキダイオード |
JP5544918B2 (ja) | 2010-02-16 | 2014-07-09 | 住友電気工業株式会社 | 炭化珪素絶縁ゲート型半導体素子およびその製造方法 |
JP5669712B2 (ja) * | 2011-11-11 | 2015-02-12 | 三菱電機株式会社 | 半導体装置の製造方法 |
JP6144674B2 (ja) * | 2012-05-15 | 2017-06-07 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
JP5628462B1 (ja) * | 2012-12-03 | 2014-11-19 | パナソニック株式会社 | 半導体装置およびその製造方法 |
WO2014184839A1 (ja) * | 2013-05-13 | 2014-11-20 | 株式会社日立製作所 | 炭化珪素半導体装置 |
WO2015003346A1 (zh) * | 2013-07-10 | 2015-01-15 | 香港大中贸易有限公司 | 新型多组分弹性纱线、纺织织物及其制备方法和装置 |
EP3046149B1 (en) | 2013-09-09 | 2019-08-21 | Hitachi, Ltd. | Semiconductor device, method for manufacturing same, power conversion apparatus, three-phase motor system, automobile, and rail vehicle |
JPWO2015060441A1 (ja) * | 2013-10-24 | 2017-03-09 | ローム株式会社 | 半導体装置および半導体パッケージ |
JP2015126193A (ja) * | 2013-12-27 | 2015-07-06 | 株式会社豊田中央研究所 | 縦型半導体装置 |
EP3742495A4 (en) * | 2018-02-13 | 2021-09-01 | Shindengen Electric Manufacturing Co., Ltd. | SEMICONDUCTOR COMPONENT AND METHOD FOR MANUFACTURING THE SEMICONDUCTOR COMPONENT |
-
2018
- 2018-02-13 EP EP18906006.4A patent/EP3742495A4/en active Pending
- 2018-02-13 JP JP2019571842A patent/JP6918154B2/ja active Active
- 2018-02-13 US US16/963,751 patent/US11195907B2/en active Active
- 2018-02-13 CN CN201880083604.3A patent/CN111727506B/zh active Active
- 2018-02-13 WO PCT/JP2018/004921 patent/WO2019159237A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
EP3742495A1 (en) | 2020-11-25 |
WO2019159237A1 (ja) | 2019-08-22 |
JPWO2019159237A1 (ja) | 2021-01-07 |
US11195907B2 (en) | 2021-12-07 |
CN111727506A (zh) | 2020-09-29 |
EP3742495A4 (en) | 2021-09-01 |
CN111727506B (zh) | 2023-05-16 |
US20200357882A1 (en) | 2020-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2017043608A1 (ja) | 半導体装置 | |
JP6056623B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2011060930A (ja) | 半導体装置および半導体装置の製造方法 | |
JP6457363B2 (ja) | 半導体装置 | |
JP7182850B2 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
JP2017112161A (ja) | 半導体装置 | |
JP6584857B2 (ja) | 半導体装置 | |
JP7432071B2 (ja) | 半導体装置およびその製造方法 | |
JP2018082114A (ja) | 半導体装置の製造方法 | |
JP2008118011A (ja) | ワイドバンドギャップ半導体縦型mosfetとその製造方法。 | |
WO2012137412A1 (ja) | 半導体装置およびその製造方法 | |
JP5556863B2 (ja) | ワイドバンドギャップ半導体縦型mosfet | |
WO2013077068A1 (ja) | 半導体装置の製造方法 | |
JP2016039263A (ja) | 半導体装置の製造方法 | |
JP6918154B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
WO2013047085A1 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2016134546A (ja) | 半導体装置と、その製造方法 | |
TWI591828B (zh) | Semiconductor device and method of manufacturing the same | |
WO2013172140A1 (ja) | 半導体装置 | |
JPWO2018042835A1 (ja) | 炭化珪素半導体装置およびその製造方法 | |
WO2013094328A1 (ja) | 半導体装置およびその製造方法 | |
KR102056356B1 (ko) | 전력 반도체 소자의 제조 방법 및 그에 따른 전력 반도체 소자 | |
JPWO2019198168A1 (ja) | 半導体装置の製造方法および半導体装置 | |
JP5412730B2 (ja) | 半導体装置の製造方法 | |
JP2011124325A (ja) | 半導体装置、及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200417 |
|
A529 | Written submission of copy of amendment under article 34 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A5211 Effective date: 20200417 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200417 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210622 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210720 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6918154 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |