WO2013094328A1 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
WO2013094328A1
WO2013094328A1 PCT/JP2012/078802 JP2012078802W WO2013094328A1 WO 2013094328 A1 WO2013094328 A1 WO 2013094328A1 JP 2012078802 W JP2012078802 W JP 2012078802W WO 2013094328 A1 WO2013094328 A1 WO 2013094328A1
Authority
WO
WIPO (PCT)
Prior art keywords
trench
region
substrate
contact
semiconductor device
Prior art date
Application number
PCT/JP2012/078802
Other languages
English (en)
French (fr)
Inventor
増田　健良
和田　圭司
透 日吉
真治 松川
Original Assignee
住友電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友電気工業株式会社 filed Critical 住友電気工業株式会社
Priority to EP12859845.5A priority Critical patent/EP2797116A4/en
Priority to KR1020147012658A priority patent/KR20140103255A/ko
Priority to CN201280054479.6A priority patent/CN103918080B/zh
Publication of WO2013094328A1 publication Critical patent/WO2013094328A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes

Definitions

  • the present invention relates to a semiconductor device and a manufacturing method thereof, and more specifically to a semiconductor device in which a decrease in breakdown voltage characteristics is suppressed and a response speed is improved and a manufacturing method thereof.
  • silicon carbide is being adopted as a material constituting the semiconductor device.
  • Silicon carbide is a wide band gap semiconductor having a larger band gap than silicon that has been widely used as a material constituting a semiconductor device. Therefore, by adopting silicon carbide as a material constituting the semiconductor device, it is possible to achieve a high breakdown voltage and a low on-resistance of the semiconductor device.
  • MOSFET Metal Oxide Semiconductor Field Effect Transistor
  • a MOSFET is a semiconductor device that controls whether or not an inversion layer is formed in a channel region with a predetermined threshold voltage as a boundary, and conducts and cuts off current.
  • a trench characterized by forming a channel region along a trench wall surface A gate-type MOSFET or the like has been studied (see, for example, Japanese Patent Laid-Open No. 9-74193 (Patent Document 1)).
  • a MOSFET in which a trench in which a source electrode is arranged separately from a trench in which a gate electrode is arranged has been proposed (for example, Y. Nakano, R. Nakamura, H. Sakairi, S. Mitani, T. Nakamura, “690V, 1.00 m ⁇ cm 2 4H-SiC Double-Trench MOSFETs”, International Conferencing on Silicon Carbide and Related Materials Abstract Book, (Non-patent, US Pat. )reference).
  • the source electrode contacts the source region and is connected to the body region via a contact region adjacent to the source region. For this reason, for example, in switching of the operation state of the MOSFET (on state to off state), the injection of holes from the source electrode to the body region is hindered by the influence of the depletion layer extending from the pn junction between the source region and the contact region. As a result, there is a problem that the response speed of the MOSFET is lowered.
  • the contact surface between the source electrode and the substrate is formed closer to the drain electrode than the bottom of the trench. Therefore, the metal constituting the source electrode easily diffuses into the drift region, so that stacking faults extend from the contact surface to the drift region, resulting in a problem that the breakdown voltage characteristics of the MOSFET are deteriorated.
  • the present invention has been made in view of the above problems, and an object of the present invention is to provide a semiconductor device in which a decrease in breakdown voltage characteristics is suppressed and a response speed is improved, and a manufacturing method thereof.
  • a semiconductor device includes a first trench that opens on one main surface side, and a second trench that opens on the main surface side and is shallower than the first trench.
  • a gate insulating film disposed in contact with the wall surface of the first trench, a gate electrode disposed in contact with the gate insulating film, and a contact electrode disposed in contact with the wall surface of the second trench; It has.
  • the substrate includes a source region including the main surface of the substrate and the wall surface of the first trench, a body region in contact with the source region, including the wall surface of the first trench, a body region, and the source region. And a drift region including a wall surface.
  • the first trench is formed so as to reach the drift region while penetrating the source region and the body region.
  • the second trench is formed to reach the body region while penetrating the source region.
  • the contact electrode is disposed in contact with the wall surface of the second trench that reaches the body region while penetrating the source region, so that the contact electrode does not contact the body region without passing through the contact region. Yes. Therefore, in the semiconductor device according to the present invention, holes or electrons can be injected from the contact electrode into the body region without being affected by the depletion layer extending from the pn junction between the source region and the contact region. . This facilitates switching of the operating state of the semiconductor device, and as a result, the response speed of the semiconductor device is improved.
  • the second trench is formed shallower than the first trench.
  • the semiconductor device according to the present invention it is possible to provide a semiconductor device in which a decrease in breakdown voltage characteristics is suppressed and a response speed is improved.
  • the contact electrode may be disposed on the main surface of the substrate without contacting. This facilitates avoiding a short circuit between the contact electrode and the gate electrode.
  • the surface constituting the wall surface of the second trench may be a surface intersecting the ⁇ 0001 ⁇ plane. This facilitates diffusion of the metal constituting the contact electrode into the substrate, and as a result, the contact resistance between the contact electrode and the substrate can be further reduced.
  • an imaginary straight line extending in parallel with the ⁇ 0001 ⁇ plane from the bottom wall surface of the second trench is the second You may cross
  • the virtual straight line intersects the wall surface of the first trench facing the second trench without intersecting the drift region. May be. Thereby, it is possible to more effectively suppress a decrease in the breakdown voltage characteristics of the semiconductor device.
  • the surface constituting the main surface of the substrate may be a surface having an off angle of 8 ° or less with respect to the ⁇ 0001 ⁇ plane.
  • an angle formed by the wall surface of the first trench and the main surface of the substrate may be an obtuse angle. Thereby, the on-resistance of the semiconductor device can be further reduced.
  • the surface constituting the wall surface of the first trench may be a surface having an off angle of 50 ° to 65 ° with respect to the ⁇ 0001 ⁇ plane.
  • the channel mobility of the semiconductor device can be further improved.
  • the impurity concentration of the body region may be 1.0 ⁇ 10 17 cm ⁇ 3 or more. Thereby, the contact resistance between the contact electrode and the body region can be further reduced.
  • the impurity concentration in the body region may be 5.0 ⁇ 10 18 cm ⁇ 3 or less.
  • the impurity concentration in the body region can be set in a range in which a decrease in crystallinity of the substrate made of silicon carbide can be avoided.
  • a method of manufacturing a semiconductor device includes a step of preparing a substrate made of silicon carbide and having a main surface, a step of forming an active region in the substrate, and a first trench opening on the main surface side of the substrate.
  • a step of forming a second trench having an opening on the main surface side of the substrate and being shallower than the first trench, and a step of disposing a gate insulating film so as to contact the wall surface of the first trench A step of disposing a gate electrode so as to be in contact with the gate insulating film, and a step of disposing a contact electrode so as to be in contact with the wall surface of the second trench.
  • a source region including the main surface of the substrate, a body region in contact with the source region, and a drift region in contact with the body region are formed.
  • the first trench having the wall surface that reaches the drift region while penetrating the source region and the body region and exposes the source region, the body region, and the drift region is formed.
  • a second trench that reaches the body region while penetrating the source region is formed.
  • the method for manufacturing a semiconductor device according to the present invention it is possible to manufacture the semiconductor device according to the present invention in which the deterioration of the breakdown voltage characteristic is suppressed and the response speed is improved.
  • the semiconductor device and the manufacturing method thereof according to the present invention it is possible to provide a semiconductor device and a manufacturing method thereof in which the deterioration of the breakdown voltage characteristics is suppressed and the response speed is improved. .
  • FIG. 3 is a flowchart schematically showing a method for manufacturing a MOSFET. It is a schematic sectional drawing for demonstrating the manufacturing method of MOSFET. It is a schematic sectional drawing for demonstrating the manufacturing method of MOSFET. It is a schematic sectional drawing for demonstrating the manufacturing method of MOSFET. It is a schematic sectional drawing for demonstrating the manufacturing method of MOSFET. It is a schematic sectional drawing for demonstrating the manufacturing method of MOSFET. It is a schematic sectional drawing for demonstrating the manufacturing method of MOSFET. It is a schematic sectional drawing for demonstrating the manufacturing method of MOSFET. It is a schematic sectional drawing for demonstrating the manufacturing method of MOSFET. It is a schematic sectional drawing for demonstrating the manufacturing method of MOSFET. It is a schematic sectional drawing for demonstrating the manufacturing method of MOSFET. It is a schematic sectional drawing for demonstrating the manufacturing method of MOSFET. It is a schematic sectional drawing for demonstrating the manufacturing method of MOSFET. It is
  • MOSFET 1 is made of silicon carbide and has a substrate 10 having a main surface 10a, a gate insulating film 20, a gate electrode 30, an interlayer insulating film 40, a source electrode 50 as a contact electrode, A source pad electrode 60, a drain electrode 70, and a drain pad electrode 80 are provided.
  • the substrate 10 includes a base substrate 11 and a semiconductor layer 12, and a drift region 13, a body region 14, and a source region 15 are formed in the semiconductor layer 12.
  • a first trench 16 that opens to the main surface 10 a side and a second trench 17 that opens to the main surface 10 a side and is shallower than the first trench 16 are formed in the substrate 10.
  • the base substrate 11 is made of silicon carbide and has an n-type conductivity by containing an n-type impurity such as N (nitrogen).
  • Drift region 13 is formed on main surface 11 a of base substrate 11.
  • Drift region 13 has an n-type conductivity by containing an n-type impurity such as N (nitrogen), for example, similar to base substrate 11, and its concentration is lower than that of base substrate 11.
  • the body region 14 is formed on the drift region 13 (on the side opposite to the base substrate 11 side).
  • Body region 14 has a p-type conductivity by including a p-type impurity such as Al (aluminum) or B (boron).
  • Source region 15 is formed on the body region 14 (on the side opposite to the drift region 13 side).
  • Source region 15 includes an n-type impurity such as P (phosphorus), for example, and has n-type conductivity like base substrate 11 and drift region 13. Further, the concentration of the n-type impurity contained in the source region 15 is higher than that of the drift region 13.
  • the first trench 16 has a wall surface 16 a and a bottom surface 16 b and is formed so as to reach the drift region 13 while penetrating the source region 15 and the body region 14. Specifically, the first trench 16 is formed so that the wall surface 16 a is included in the source region 15, the body region 14, and the drift region 13, and the bottom surface 16 b is located in the drift region 13.
  • the second trench 17 has a wall surface 17 a and a bottom surface 17 b and is formed to reach the body region 14 while penetrating the source region 15. Specifically, the second trench 17 is formed such that the wall surface 17 a is included in the source region 15 and the body region 14, and the bottom surface 17 b is located in the body region 14.
  • the substrate 10 includes the source region 15 including the main surface 10a of the substrate 10 and the wall surface 16a of the first trench 16, the body region 14 contacting the source region 15 and including the wall surface 16a of the first trench 16, It includes a drift region 13 in contact with the body region 14 and including the wall surface 16 a of the first trench 16.
  • Gate insulating film 20 is made of, for example, SiO 2 (silicon dioxide), and is arranged in contact with wall surface 16 a and bottom surface 16 b of first trench 16 and main surface 10 a of substrate 10.
  • the gate electrode 30 is made of a conductor such as polysilicon to which impurities are added, for example, and is disposed in contact with the gate insulating film 20 so as to fill the inside of the first trench 16.
  • Interlayer insulating film 40 is made of, for example, SiO 2 (silicon dioxide), and is disposed on and in contact with gate insulating film 20 and gate electrode 30. Specifically, the interlayer insulating film 40 is disposed so as to surround the gate electrode 30 together with the gate insulating film 20, and electrically insulates the gate electrode 30 from the source electrode 50.
  • SiO 2 silicon dioxide
  • the source electrode 50 is disposed in contact with the wall surface 17 a and the bottom surface 17 b of the second trench 17.
  • the source electrode 50 is made of a material capable of making ohmic contact with the source region 15, for example, Ni x Si y (nickel silicide), Ti x Si y (titanium silicide), Al x Si y (aluminum silicide). ) And Ti x Al y Si z (titanium aluminum silicide) and the like, and are disposed in contact with the source region 15 and the body region 14.
  • the drain electrode 70 is formed in contact with the main surface 11 b opposite to the main surface 11 a of the base substrate 11.
  • the drain electrode 70 is made of a material that can make ohmic contact with the base substrate 11, for example, the same material as the source electrode 50, and is electrically connected to the base substrate 11.
  • the source pad electrode 60 is disposed on and in contact with the interlayer insulating film 40 and the source electrode 50.
  • source pad electrode 60 is made of a conductor such as Al (aluminum), for example, and is electrically connected to source region 15 through source electrode 50.
  • the drain pad electrode 80 is disposed in contact with the drain electrode 70.
  • the drain pad electrode 80 is made of a conductor such as Al (aluminum) like the source pad electrode 60 and is electrically connected to the base substrate 11 via the drain electrode 70.
  • MOSFET 1 as a semiconductor device according to the present embodiment.
  • body region 14 drifts in a state where the voltage applied to gate electrode 30 is less than the threshold voltage, that is, in the off state, even if a voltage is applied between source electrode 50 and drain electrode 70.
  • the pn junction formed with the region 13 is reverse-biased and becomes non-conductive.
  • a voltage equal to or higher than the threshold voltage is applied to the gate electrode 30
  • carriers accumulate along the wall surface 16 a of the first trench 16 in the body region 14 and an inversion layer is formed.
  • the source region 15 and the drift region 13 are electrically connected, and a current flows between the source electrode 50 and the drain electrode 70.
  • the MOSFET 1 operates.
  • source electrode 50 is arranged in contact with wall surface 17 a of second trench 17 that reaches body region 14 while penetrating source region 15. Therefore, it is in contact with the body region 14 without going through the contact region. Therefore, in MOSFET 1, holes can be injected from source electrode 50 into body region 14 without being affected by a depletion layer extending from a pn junction between source region 15 and contact region. Thereby, switching of the operating state of the MOSFET 1 is facilitated, and as a result, the response speed of the MOSFET 1 is improved.
  • the second trench 17 is formed shallower than the first trench 16.
  • MOSFET 1 as a semiconductor device according to the present embodiment is a semiconductor device in which a decrease in breakdown voltage characteristics is suppressed and a response speed is improved.
  • the source electrode 50 may be disposed in contact with the wall surface 17 a and the bottom surface 17 b of the second trench 17 and without being in contact with the main surface 10 a of the substrate 10 as shown in FIG. 1.
  • the distance between the source electrode 50 and the gate electrode 30 becomes larger than when the source electrode 50 is disposed in contact with the main surface 10a of the substrate 10.
  • the MOSFET 1 when the MOSFET 1 is miniaturized, it is easy to avoid a short circuit between the source electrode 50 and the gate electrode 30.
  • the surface constituting the wall surface 17a of the second trench 17 may be a surface intersecting the ⁇ 0001 ⁇ plane.
  • the substrate 10 made of silicon carbide has a characteristic that metal is easily diffused in a direction parallel to the ⁇ 0001 ⁇ plane. Therefore, by making the wall surface 17a of the second trench 17 in contact with the source electrode 50 a plane intersecting the ⁇ 0001 ⁇ plane, diffusion of the metal constituting the source electrode 50 into the substrate 10 is facilitated, and as a result, the source The contact resistance between the electrode 50 and the substrate 10 can be further reduced.
  • the straight line AA may intersect the wall surface 16 a of the first trench 16 that faces the second trench 17.
  • the straight line AA may intersect the wall surface 16 a of the first trench 16 that faces the second trench 17 without intersecting the drift region 13.
  • the surface constituting main surface 10 a of substrate 10 may be a surface having an off angle of 8 ° or less with respect to the ⁇ 0001 ⁇ plane.
  • Silicon carbide can be easily grown in the ⁇ 0001> direction. Therefore, substrate 10 made of silicon carbide can be more easily prepared by making the surface constituting main surface 10a of substrate 10 a surface having an off angle in the above range with respect to the ⁇ 0001 ⁇ plane.
  • the angle formed by wall surface 16 a of first trench 16 and main surface 10 a of substrate 10 may be an obtuse angle.
  • a wider carrier passage region between the source electrode 50 and the drain electrode 70 can be secured, and as a result, the on-resistance of the MOSFET 1 can be further reduced.
  • the surface constituting the wall surface 16 a of the first trench 16 may be a surface having an off angle of 50 ° or more and 65 ° or less with respect to the ⁇ 0001 ⁇ plane. Thereby, the channel mobility of MOSFET1 can be improved more.
  • the p-type impurity concentration in body region 14 may be 1.0 ⁇ 10 17 cm ⁇ 3 or more. Thereby, the contact resistance between the source electrode 50 and the body region 14 can be further reduced. Further, the p-type impurity concentration of the body region 14 may be 5.0 ⁇ 10 18 cm ⁇ 3 or less. Thus, the impurity concentration of body region 14 can be set to a range in which a decrease in crystallinity of substrate 10 made of silicon carbide can be avoided.
  • the step of forming the contact region can be omitted, and the manufacturing process can be made more efficient.
  • the surface having the off angle in the above range with respect to the ⁇ 0001 ⁇ plane is adopted as the surface constituting the wall surface 16a of the first trench 16, the impurity concentration in the body region and the channel of the MOSFET 1 Even when the reciprocal relationship with the mobility is reduced and the p-type impurity concentration of the body region 14 is in the above range, the decrease in the channel mobility of the MOSFET 1 can be suppressed.
  • MOSFET 1 as the semiconductor device according to the present embodiment can be manufactured.
  • substrate preparation process is first implemented as process (S10).
  • substrate (10) made of silicon carbide is prepared by performing step (S11) and step (S12) described below.
  • a base substrate preparation step is performed.
  • an ingot (not shown) made of 4H—SiC is sliced to prepare a base substrate 11 made of silicon carbide as shown in FIG.
  • step (S12) an epitaxial growth layer forming step is performed.
  • semiconductor layer 12 is formed on main surface 11a of base substrate 11 by epitaxial growth. In this manner, the substrate 10 including the base substrate 11 and the semiconductor layer 12 and having the main surface 10a is prepared.
  • an active region forming step is performed.
  • an active region is formed in the substrate 10 by performing steps (S21) and (S22) described below.
  • an ion implantation step is performed as a step (S21).
  • Al (aluminum) ions are implanted into semiconductor layer 12 to form p type body region 14.
  • P (phosphorus) ions are implanted in the semiconductor layer 12 so as to be shallower than the implantation depth of the Al ions, whereby the source region 15 having the n conductivity type is formed.
  • a region where neither the body region 14 nor the source region 15 is formed becomes a drift region 13.
  • the source region 15 including the main surface 10 a of the substrate 10, the body region 14 in contact with the source region 15, and the drift region 13 in contact with the body region 14 are formed in the semiconductor layer 12.
  • an activation annealing step is performed as a step (S22).
  • the impurities introduced in the step (S21) are activated by heating the substrate 10.
  • desired carriers are generated in the region where the impurity is introduced. In this way, an active region is formed in the substrate 10.
  • first trench 16 having an opening on main surface 10a side and having wall surface 16a and bottom surface 16b is formed in substrate 10.
  • first for example, by P-CVD (Plasma-Chemical Vapor Deposition) method, an opening is formed in a region where first trench 16 is to be formed on main surface 10a, and SiO 2 ( A mask 90 made of silicon dioxide is formed.
  • P-CVD Physical Vapor Deposition
  • a second trench formation step is performed.
  • the etching of substrate 10 is advanced in the same manner as in the above-described step (S30), so that body region 14 is reached while penetrating source region 15, and source region 15 and body A second trench 17 having a wall surface 17a and a bottom surface 17b from which region 14 is exposed is formed.
  • a gate insulating film forming step is performed.
  • this step (S50) referring to FIG. 8, for example, by heating substrate 10 in an oxygen-containing atmosphere, main surface 10a of substrate 10, wall surface 16a and bottom surface 16b of first trench 16, and second Gate insulating film 20 made of SiO 2 (silicon dioxide) is formed so as to cover wall surface 17a and bottom surface 17b of trench 17.
  • SiO 2 silicon dioxide
  • a gate electrode forming step is performed.
  • a polysilicon film doped with impurities so as to fill the inside of first trench 16 is formed by, for example, LP (Low Pressure) CVD.
  • LP Low Pressure
  • interlayer insulating film 40 made of SiO 2 (silicon dioxide) is formed so as to surround gate electrode 30 together with gate insulating film 20 by, for example, the CVD method.
  • an ohmic electrode forming step is performed.
  • this step (S80) referring to FIG. 11, first, in a region where source electrode 50 is to be formed, interlayer insulating film 40 and gate insulating film 20 are removed, and source region 15 and body region 14 are exposed. Is formed. Then, a metal film made of, for example, Ni is formed in the region. On the other hand, a metal film made of Ni is similarly formed on the main surface 11 b opposite to the main surface 11 a of the base substrate 11. When the metal film is heated, at least a part of the metal film is silicided, and the source electrode 50 and the drain electrode 70 electrically connected to the substrate 10 are formed.
  • a pad electrode forming step is performed.
  • source pad electrode 60 made of a conductor such as Al (aluminum) is formed so as to cover source electrode 50 and interlayer insulating film 40, for example, by vapor deposition.
  • drain electrode 70 similarly to the source pad electrode 60, a drain pad electrode 80 made of a conductor such as Al (aluminum) is formed by vapor deposition, for example.
  • MOSFET 1 is manufactured by performing the above steps (S10) to (S90), and the manufacturing method of the semiconductor device according to the present embodiment is completed. As described above, in the method for manufacturing a semiconductor device according to the present embodiment, MOSFET 1 as the semiconductor device according to the present embodiment can be manufactured, in which a decrease in breakdown voltage characteristics is suppressed and the characteristics are improved.
  • the semiconductor device of the present invention and the manufacturing method thereof are not limited thereto.
  • the semiconductor device and the manufacturing method thereof of the present invention can also be adopted in a MOSFET having V-type first and second trenches having no bottom surface and a manufacturing method thereof.
  • the semiconductor device and the manufacturing method of the present invention are not limited to this.
  • the semiconductor device and the manufacturing method thereof of the present invention can also be adopted in a semiconductor device and its manufacturing method that are required to suppress a decrease in breakdown voltage characteristics and improve a response speed, such as an IGBT (Insulated Gate Bipolar Transistor). it can.
  • IGBT Insulated Gate Bipolar Transistor
  • the semiconductor device and the manufacturing method thereof according to the present invention can be particularly advantageously applied to a semiconductor device and a manufacturing method thereof that are required to suppress a decrease in breakdown voltage characteristics and improve device characteristics.
  • MOSFET MOSFET
  • 10 substrate 11 base substrate, 10a, 11a, 11b main surface, 12 semiconductor layer, 13 drift region, 14 body region, 15 source region, 16 first trench, 17 second trench, 16a, 17a wall surface, 16b 17b Bottom surface, 20 gate insulating film, 30 gate electrode, 40 interlayer insulating film, 50 source electrode, 60 source pad electrode, 70 drain electrode, 80 drain pad electrode, 90 mask.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

　ＭＯＳＦＥＴ（１）は、主表面（１０ａ）側に開口する第１トレンチ（１６）と、主表面（１０ａ）側に開口し、第１トレンチ（１６）よりも浅い第２トレンチ（１７）とが形成され、炭化珪素からなる基板（１０）と、ゲート絶縁膜（２０）と、ゲート電極（３０）と、第２トレンチ（１７）の壁面（１７ａ）上に接触して配置されたソース電極（５０）とを備えている。基板（１０）は、ソース領域（１５）と、ボディ領域（１４）と、ドリフト領域（１３）とを含んでいる。第１トレンチ（１６）は、ソース領域（１５）およびボディ領域（１４）を貫通しつつ、ドリフト領域（１３）に達するように形成されている。第２トレンチ（１７）は、ソース領域（１５）を貫通しつつ、ボディ領域（１４）に達するように形成されている。

Description

半導体装置およびその製造方法
　本発明は、半導体装置およびその製造方法に関するものであり、より特定的には、耐圧特性の低下が抑制され、かつ応答速度が向上した半導体装置およびその製造方法に関するものである。
　近年、半導体装置の高耐圧化、低損失化などを可能とするため、半導体装置を構成する材料としての炭化珪素の採用が進められている。炭化珪素は、従来より半導体装置を構成する材料として広く用いられている珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体である。そのため、半導体装置を構成する材料として炭化珪素を採用することにより、半導体装置の高耐圧化、オン抵抗の低減などを達成することができる。
　炭化珪素を材料として採用した半導体装置としては、たとえばＭＯＳＦＥＴ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）などがある。ＭＯＳＦＥＴは、所定の閾値電圧を境としてチャネル領域における反転層の形成の有無を制御し、電流の導通および遮断をする半導体装置であり、たとえばトレンチ壁面に沿ったチャネル領域の形成を特徴とするトレンチゲート型のＭＯＳＦＥＴなどが検討されている（たとえば、特開平９－７４１９３号公報（特許文献１）参照）。トレンチゲート型のＭＯＳＦＥＴにおいては、オン抵抗の低減が可能になる一方で、トレンチ底部への電界集中に起因した耐圧特性の低下が問題となる。これに対して、たとえばゲート電極を配置するトレンチとは別にソース電極を配置するトレンチを形成したＭＯＳＦＥＴなどが提案されている（たとえば、Ｙ．Ｎａｋａｎｏ，Ｒ．Ｎａｋａｍｕｒａ，Ｈ．Ｓａｋａｉｒｉ，Ｓ．Ｍｉｔａｎｉ，Ｔ．Ｎａｋａｍｕｒａ、「６９０Ｖ，１．００ｍΩｃｍ２　４Ｈ－ＳｉＣ　Ｄｏｕｂｌｅ－Ｔｒｅｎｃｈ　ＭＯＳＦＥＴｓ」、Ｉｎｔｅｒｎａｔｉｏｎａｌ　Ｃｏｎｆｅｒｅｎｃｅ　ｏｎ　Ｓｉｌｉｃｏｎ　Ｃａｒｂｉｄｅ　ａｎｄ　Ｒｅｌａｔｅｄ　Ｍａｔｅｒｉａｌｓ　Ａｂｓｔｒａｃｔ　Ｂｏｏｋ、（米国）、２０１１年９月１１日、ｐ．１４７（非特許文献１）参照）。
特開平９－７４１９３号公報
Ｙ．Ｎａｋａｎｏ，Ｒ．Ｎａｋａｍｕｒａ，Ｈ．Ｓａｋａｉｒｉ，Ｓ．Ｍｉｔａｎｉ，Ｔ．Ｎａｋａｍｕｒａ、「６９０Ｖ，１．００ｍΩｃｍ２　４Ｈ－ＳｉＣ　Ｄｏｕｂｌｅ－Ｔｒｅｎｃｈ　ＭＯＳＦＥＴｓ」、Ｉｎｔｅｒｎａｔｉｏｎａｌ　Ｃｏｎｆｅｒｅｎｃｅ　ｏｎ　Ｓｉｌｉｃｏｎ　Ｃａｒｂｉｄｅ　ａｎｄ　Ｒｅｌａｔｅｄ　Ｍａｔｅｒｉａｌｓ　Ａｂｓｔｒａｃｔ　Ｂｏｏｋ、（米国）、２０１１年９月１１日、ｐ．１４７
　特許文献１において提案されているＭＯＳＦＥＴでは、ソース電極は、ソース領域に接触するとともに、ソース領域に隣接するコンタクト領域を介してボディ領域に接続されている。そのため、たとえばＭＯＳＦＥＴの動作状態の切替（オン状態からオフ状態）において、ソース領域とコンタクト領域との間のｐｎ接合から伸張する空乏層の影響によりソース電極からボディ領域へのホールの注入が阻害され、結果としてＭＯＳＦＥＴの応答速度が低下するという問題点がある。
　非特許文献１において提案されているＭＯＳＦＥＴでは、ソース電極と基板との接触面がトレンチ底面よりもドレイン電極側に形成されている。そのため、ソース電極を構成する金属がドリフト領域へ容易に拡散することにより上記接触面からドリフト領域へ積層欠陥が伸張し、結果としてＭＯＳＦＥＴの耐圧特性が低下するという問題点がある。
　本発明は、上記課題に鑑みてなされたものであり、その目的は、耐圧特性の低下が抑制され、かつ応答速度が向上した半導体装置およびその製造方法を提供することである。
　本発明に従った半導体装置は、一方の主表面側に開口する第１トレンチと、上記主表面側に開口し、第１トレンチよりも浅い第２トレンチとが形成され、炭化珪素からなる基板と、第１トレンチの壁面上に接触して配置されたゲート絶縁膜と、ゲート絶縁膜上に接触して配置されたゲート電極と、第２トレンチの壁面上に接触して配置されたコンタクト電極とを備えている。基板は、基板の上記主表面および第１トレンチの上記壁面を含むソース領域と、ソース領域に接触し、第１トレンチの上記壁面を含むボディ領域と、ボディ領域に接触し、第１トレンチの上記壁面を含むドリフト領域とを含んでいる。第１トレンチは、ソース領域およびボディ領域を貫通しつつ、ドリフト領域に達するように形成されている。第２トレンチは、ソース領域を貫通しつつ、ボディ領域に達するように形成されている。
　本発明に従った半導体装置において、コンタクト電極は、ソース領域を貫通しつつボディ領域に達する第２トレンチの壁面上に接触して配置されるため、コンタクト領域を介することなくボディ領域に接触している。そのため、本発明に従った半導体装置においては、ソース領域とコンタクト領域との間のｐｎ接合から伸張する空乏層の影響を受けることなく、コンタクト電極からボディ領域へホールまたは電子を注入することができる。これにより、半導体装置の動作状態の切替が容易となり、結果として半導体装置の応答速度が向上する。また、本発明に従った半導体装置において、第２トレンチは、第１トレンチよりも浅く形成されている。そのため、第１トレンチ下のドリフト領域において、コンタクト電極を構成する金属の拡散に起因する欠陥の伸張が抑制され、その結果半導体装置の耐圧低下が抑制される。このように、本発明に従った半導体装置によれば、耐圧特性の低下が抑制され、かつ応答速度が向上した半導体装置を提供することができる。
　上記半導体装置において、コンタクト電極は、基板の上記主表面上に接触することなく配置されていてもよい。これにより、コンタクト電極とゲート電極との短絡を回避することが容易となる。
　上記半導体装置において、第２トレンチの上記壁面を構成する面は、｛０００１｝面に交差する面であってもよい。これにより、コンタクト電極を構成する金属の基板への拡散が容易となり、その結果コンタクト電極と基板との接触抵抗をより低減することができる。
　上記半導体装置では、第１および第２トレンチを含む基板の厚み方向に沿った断面において、第２トレンチの最底部の上記壁面から｛０００１｝面に平行に延在する仮想の直線は、第２トレンチに対向する第１トレンチの上記壁面に交差してもよい。これにより、半導体装置の耐圧特性の低下をより効果的に抑制することができる。
　上記半導体装置では、第１および第２トレンチを含む基板の厚み方向に沿った断面において、上記仮想の直線は、ドリフト領域に交差することなく第２トレンチに対向する第１トレンチの上記壁面に交差してもよい。これにより、半導体装置の耐圧特性の低下をさらに効果的に抑制することができる。
　上記半導体装置において、基板の上記主表面を構成する面は、｛０００１｝面に対して８°以下のオフ角を有する面であってもよい。これにより、炭化珪素からなる基板をより容易に準備することができる。
　上記半導体装置において、第１トレンチの上記壁面と基板の上記主表面とのなす角は、鈍角であってもよい。これにより、半導体装置のオン抵抗をより低減することができる。
　上記半導体装置において、第１トレンチの上記壁面を構成する面は、｛０００１｝面に対して５０°以上６５°以下のオフ角を有する面であってもよい。これにより、半導体装置のチャネル移動度をより向上させることができる。
　上記半導体装置において、ボディ領域の不純物濃度は、１．０×１０１７ｃｍ－３以上であってもよい。これにより、コンタクト電極とボディ領域との接触抵抗をより低減することができる。また、ボディ領域の不純物濃度は、５．０×１０１８ｃｍ－３以下であってもよい。このように、ボディ領域の不純物濃度は、炭化珪素からなる基板の結晶性の低下を回避することが可能な範囲に設定することができる。
　本発明に従った半導体装置の製造方法は、炭化珪素からなり、主表面を有する基板を準備する工程と、基板に活性領域を形成する工程と、基板の上記主表面側に開口する第１トレンチを形成する工程と、基板の上記主表面側に開口し、第１トレンチよりも浅い第２トレンチを形成する工程と、第１トレンチの壁面上に接触するようにゲート絶縁膜を配置する工程と、ゲート絶縁膜上に接触するようにゲート電極を配置する工程と、第２トレンチの壁面上に接触するようにコンタクト電極を配置する工程とを備えている。活性領域を形成する工程では、基板の上記主表面を含むソース領域と、ソース領域に接触するボディ領域と、ボディ領域に接触するドリフト領域とが形成される。第１トレンチを形成する工程では、ソース領域およびボディ領域を貫通しつつドリフト領域に達し、ソース領域、ボディ領域およびドリフト領域が露出する上記壁面を有する第１トレンチが形成される。第２トレンチを形成する工程では、ソース領域を貫通しつつボディ領域に達する第２トレンチが形成される。
　本発明に従った半導体装置の製造方法によれば、耐圧特性の低下が抑制され、かつ応答速度が向上した上記本発明に従った半導体装置を製造することができる。
　以上の説明から明らかなように、本発明に従った半導体装置およびその製造方法によれば、耐圧特性の低下が抑制され、かつ応答速度が向上した半導体装置およびその製造方法を提供することができる。
ＭＯＳＦＥＴの構造を示す概略断面図である。 ＭＯＳＦＥＴの製造方法を概略的に示すフローチャートである。 ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。 ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。 ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。 ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。 ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。 ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。 ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。 ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。 ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。
　以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。また、本明細書中においては、個別方位を[]、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示す。また、負の指数については、結晶学上、”－”（バー）を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。
　まず、本発明の一実施の形態に係る半導体装置としてのＭＯＳＦＥＴ１の構造について説明する。図１を参照して、ＭＯＳＦＥＴ１は、炭化珪素からなり、主表面１０ａを有する基板１０と、ゲート絶縁膜２０と、ゲート電極３０と、層間絶縁膜４０と、コンタクト電極としてのソース電極５０と、ソースパッド電極６０と、ドレイン電極７０と、ドレインパッド電極８０とを備えている。基板１０は、ベース基板１１と、半導体層１２とを含み、半導体層１２にはドリフト領域１３と、ボディ領域１４と、ソース領域１５とが形成されている。また、基板１０には、主表面１０ａ側に開口する第１トレンチ１６と、主表面１０ａ側に開口し、第１トレンチ１６よりも浅い第２トレンチ１７とが形成されている。
　ベース基板１１は、炭化珪素からなり、たとえばＮ（窒素）などのｎ型不純物を含むことにより導電型がｎ型となっている。ドリフト領域１３は、ベース基板１１の主表面１１ａ上に形成されている。ドリフト領域１３は、ベース基板１１と同様に、たとえばＮ（窒素）などのｎ型不純物を含むことにより導電型がｎ型となっており、その濃度はベース基板１１よりも低くなっている。
　ボディ領域１４は、ドリフト領域１３上（ベース基板１１側とは反対側）に形成されている。ボディ領域１４は、たとえばＡｌ（アルミニウム）やＢ（硼素）などのｐ型不純物を含むことにより導電型がｐ型となっている。
　ソース領域１５は、ボディ領域１４上（ドリフト領域１３側とは反対側）に形成されている。ソース領域１５は、たとえばＰ（リン）などのｎ型不純物を含むことにより、ベース基板１１およびドリフト領域１３と同様に導電型がｎ型となっている。また、ソース領域１５に含まれるｎ型不純物の濃度は、ドリフト領域１３よりも高くなっている。
　第１トレンチ１６は、壁面１６ａと底面１６ｂとを有し、ソース領域１５およびボディ領域１４を貫通しつつドリフト領域１３に達するように形成されている。具体的には、第１トレンチ１６は、壁面１６ａがソース領域１５と、ボディ領域１４と、ドリフト領域１３とに含まれ、かつ底面１６ｂがドリフト領域１３内に位置するように形成されている。また、第２トレンチ１７は、壁面１７ａと底面１７ｂとを有し、ソース領域１５を貫通しつつ、ボディ領域１４に達するように形成されている。具体的には、第２トレンチ１７は、壁面１７ａがソース領域１５と、ボディ領域１４とに含まれ、かつ底面１７ｂがボディ領域１４内に位置するように形成されている。
　このように、基板１０は、基板１０の主表面１０ａおよび第１トレンチ１６の壁面１６ａを含むソース領域１５と、ソース領域１５に接触し、第１トレンチ１６の壁面１６ａを含むボディ領域１４と、ボディ領域１４に接触し、第１トレンチ１６の壁面１６ａを含むドリフト領域１３とを含んでいる。
　ゲート絶縁膜２０は、たとえばＳｉＯ２（二酸化珪素）からなり、第１トレンチ１６の壁面１６ａおよび底面１６ｂ、ならびに基板１０の主表面１０ａ上に接触して配置されている。
　ゲート電極３０は、たとえば不純物が添加されたポリシリコンなどの導電体からなっており、第１トレンチ１６内を充填するようにゲート絶縁膜２０上に接触して配置されている。
　層間絶縁膜４０は、たとえばＳｉＯ２（二酸化珪素）からなっており、ゲート絶縁膜２０およびゲート電極３０上に接触して配置されている。具体的には、層間絶縁膜４０は、ゲート絶縁膜２０とともにゲート電極３０を取り囲むように配置されており、ゲート電極３０をソース電極５０に対して電気的に絶縁している。
　ソース電極５０は、第２トレンチ１７の壁面１７ａおよび底面１７ｂ上に接触して配置されている。具体的には、ソース電極５０は、ソース領域１５に対してオーミック接触することができる材料、たとえばＮｉｘＳｉｙ（ニッケルシリサイド）、ＴｉｘＳｉｙ（チタンシリサイド）、ＡｌｘＳｉｙ（アルミシリサイド）およびＴｉｘＡｌｙＳｉｚ（チタンアルミシリサイド）などからなり、ソース領域１５およびボディ領域１４に接触して配置されている。
　ドレイン電極７０は、ベース基板１１の主表面１１ａとは反対側の主表面１１ｂ上に接触して形成されている。ドレイン電極７０は、ベース基板１１に対してオーミック接触することができる材料、たとえばソース電極５０と同様の材料からなっており、ベース基板１１に対して電気的に接続されている。
　ソースパッド電極６０は、層間絶縁膜４０およびソース電極５０上に接触して配置されている。具体的には、ソースパッド電極６０は、たとえばＡｌ（アルミニウム）などの導電体からなり、ソース電極５０を介してソース領域１５と電気的に接続されている。
　ドレインパッド電極８０は、ドレイン電極７０上に接触して配置されている。具体的には、ドレインパッド電極８０は、ソースパッド電極６０と同様にたとえばＡｌ（アルミニウム）などの導電体からなり、ドレイン電極７０を介してベース基板１１に電気的に接続されている。
　次に、本実施の形態に係る半導体装置としてのＭＯＳＦＥＴ１の動作について説明する。図１を参照して、ゲート電極３０に印加された電圧が閾値電圧未満の状態、すなわちオフ状態では、ソース電極５０とドレイン電極７０との間に電圧が印加されても、ボディ領域１４とドリフト領域１３との間に形成されるｐｎ接合が逆バイアスとなり、非導通状態となる。一方、ゲート電極３０に閾値電圧以上の電圧が印加されると、ボディ領域１４において第１トレンチ１６の壁面１６ａに沿うようにキャリアが蓄積し、反転層が形成される。その結果、ソース領域１５とドリフト領域１３とが電気的に接続され、ソース電極５０とドレイン電極７０との間に電流が流れる。以上のようにして、ＭＯＳＦＥＴ１は動作する。
　以上のように、本実施の形態に係る半導体装置としてのＭＯＳＦＥＴ１において、ソース電極５０は、ソース領域１５を貫通しつつボディ領域１４に達する第２トレンチ１７の壁面１７ａ上に接触して配置されるため、コンタクト領域を介することなくボディ領域１４に接触している。そのため、ＭＯＳＦＥＴ１においては、ソース領域１５とコンタクト領域との間のｐｎ接合から伸張する空乏層の影響を受けることなく、ソース電極５０からボディ領域１４へホールを注入することができる。これにより、ＭＯＳＦＥＴ１の動作状態の切替が容易となり、結果としてＭＯＳＦＥＴ１の応答速度が向上する。また、ＭＯＳＦＥＴ１において、第２トレンチ１７は、第１トレンチ１６よりも浅く形成されている。そのため、第１トレンチ１６下のドリフト領域１３において、ソース電極５０を構成する金属の拡散に起因する欠陥の伸張が抑制され、その結果ＭＯＳＦＥＴ１の耐圧低下が抑制される。このように、本実施の形態に係る半導体装置としてのＭＯＳＦＥＴ１は、耐圧特性の低下が抑制され、かつ応答速度が向上した半導体装置となっている。
　また、ＭＯＳＦＥＴ１において、ソース電極５０は、図１に示すように第２トレンチ１７の壁面１７ａおよび底面１７ｂに接触し、かつ基板１０の主表面１０ａ上に接触することなく配置されていてもよい。
　これにより、ソース電極５０が基板１０の主表面１０ａ上に接触して配置される場合に比べて、ソース電極５０とゲート電極３０との距離がより大きくなる。その結果、ＭＯＳＦＥＴ１を微細化した場合などにおいて、ソース電極５０とゲート電極３０との短絡を回避することが容易となる。
　また、ＭＯＳＦＥＴ１において、第２トレンチ１７の壁面１７ａを構成する面は、｛０００１｝面に交差する面であってもよい。
　炭化珪素からなる基板１０は、｛０００１｝面に平行な方向において金属が拡散し易いという特性を有している。そのため、ソース電極５０に接触する第２トレンチ１７の壁面１７ａを｛０００１｝面に交差する面とすることにより、ソース電極５０を構成する金属の基板１０内への拡散が容易となり、その結果ソース電極５０と基板１０との接触抵抗をより低減することができる。
　また、ＭＯＳＦＥＴ１では、第１および第２トレンチ１６，１７を含む基板１０の厚み方向に沿った断面において、第２トレンチ１７の最底部の壁面１７ａから｛０００１｝面に平行に延在する仮想の直線Ａ－Ａは、第２トレンチ１７に対向する第１トレンチ１６の壁面１６ａに交差してもよい。具体的には、図１に示すように、直線Ａ－Ａは、ドリフト領域１３に交差することなく第２トレンチ１７に対向する第１トレンチ１６の壁面１６ａに交差してもよい。
　これにより、ソース電極５０を構成する金属のドリフト領域１３への拡散、特に第１トレンチ１６の底面１６ｂ下のドリフト領域１３への拡散をより効果的に抑制することができる。その結果、ＭＯＳＦＥＴ１の耐圧特性の低下をより効果的に抑制することができる。
　また、ＭＯＳＦＥＴ１において、基板１０の主表面１０ａを構成する面は、｛０００１｝面に対して８°以下のオフ角を有する面であってもよい。
　炭化珪素は、＜０００１＞方向において容易に成長させることができる。そのため、基板１０の主表面１０ａを構成する面を｛０００１｝面に対して上記範囲のオフ角を有する面とすることにより、炭化珪素からなる基板１０をより容易に準備することができる。
　また、ＭＯＳＦＥＴ１において、第１トレンチ１６の壁面１６ａと基板１０の主表面１０ａとのなす角は鈍角であってもよい。これにより、ソース電極５０とドレイン電極７０との間におけるキャリアの通過領域をより広く確保することが可能となり、結果としてＭＯＳＦＥＴ１のオン抵抗をより低減することができる。
　また、ＭＯＳＦＥＴ１において、第１トレンチ１６の壁面１６ａを構成する面は、｛０００１｝面に対して５０°以上６５°以下のオフ角を有する面であってもよい。これにより、ＭＯＳＦＥＴ１のチャネル移動度をより向上させることができる。
　また、ＭＯＳＦＥＴ１において、ボディ領域１４のｐ型不純物濃度は、１．０×１０１７ｃｍ－３以上であってもよい。これにより、ソース電極５０とボディ領域１４との接触抵抗をより低減することができる。また、ボディ領域１４のｐ型不純物濃度は、５．０×１０１８ｃｍ－３以下であってもよい。このように、ボディ領域１４の不純物濃度は、炭化珪素からなる基板１０の結晶性の低下を回避することが可能な範囲に設定することができる。
　また、ＭＯＳＦＥＴ１においては、ソース電極５０は、コンタクト領域を介することなくボディ領域１４に対して接続されるため、コンタクト領域を形成する工程が省略可能となり、製造工程をより効率化することができる。また、上述のように、第１トレンチ１６の壁面１６ａを構成する面として｛０００１｝面に対して上記範囲のオフ角を有する面を採用した場合には、ボディ領域の不純物濃度とＭＯＳＦＥＴ１のチャネル移動度との相反関係が小さくなり、ボディ領域１４のｐ型不純物濃度を上記範囲とした場合においても、ＭＯＳＦＥＴ１のチャネル移動度の低下を抑制することができる。
　次に、本発明の一実施の形態に係る半導体装置の製造方法について説明する。本実施の形態に係る半導体装置の製造方法においては、上記本実施の形態に係る半導体装置としてのＭＯＳＦＥＴ１を製造することができる。図２を参照して、まず、工程（Ｓ１０）として、基板準備工程が実施される。この工程（Ｓ１０）では、以下に説明する工程（Ｓ１１）および工程（Ｓ１２）が実施されることにより、炭化珪素からなる基板１０が準備される。
　まず、工程（Ｓ１１）として、ベース基板準備工程が実施される。この工程（Ｓ１１）では、たとえば４Ｈ－ＳｉＣからなるインゴット（図示しない）をスライスすることにより、図３に示すように炭化珪素からなるベース基板１１が準備される。
　次に、工程（Ｓ１２）として、エピタキシャル成長層形成工程が実施される。この工程（Ｓ１２）では、図３を参照して、エピタキシャル成長により、ベース基板１１の主表面１１ａ上に半導体層１２が形成される。このようにして、ベース基板１１と半導体層１２とを含み、主表面１０ａを有する基板１０が準備される。
　次に、工程（Ｓ２０）として、活性領域形成工程が実施される。この工程（Ｓ２０）では、以下に説明する工程（Ｓ２１）および（Ｓ２２）が実施されることにより、基板１０内に活性領域が形成される。まず、工程（Ｓ２１）として、イオン注入工程が実施される。この工程（Ｓ２１）では、図４を参照して、まず、たとえばＡｌ（アルミニウム）イオンが、半導体層１２内に注入されることにより、導電型がｐ型のボディ領域１４が形成される。次に、たとえばＰ（リン）イオンが、半導体層１２内において、上記Ａｌイオンの注入深さよりも浅く注入されることにより、導電型がｎ型のソース領域１５が形成される。また、半導体層１２において、ボディ領域１４およびソース領域１５のいずれも形成されない領域は、ドリフト領域１３となる。このようにして、基板１０の主表面１０ａを含むソース領域１５と、ソース領域１５に接触するボディ領域１４と、ボディ領域１４に接触するドリフト領域１３とが半導体層１２内に形成される。
　次に、工程（Ｓ２２）として、活性化アニール工程が実施される。この工程（Ｓ２２）では、基板１０を加熱することにより、上記工程（Ｓ２１）において導入された不純物が活性化される。これにより、不純物が導入された領域において所望のキャリアが生成する。このようにして、基板１０に活性領域が形成される。
　次に、工程（Ｓ３０）として、第１トレンチ形成工程が実施される。この工程（Ｓ３０）では、図５および図６を参照して、主表面１０ａ側に開口し、壁面１６ａと底面１６ｂとを有する第１トレンチ１６が基板１０に形成される。具体的には、図５を参照して、まず、たとえばＰ－ＣＶＤ（Ｐｌａｓｍａ－Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法により、主表面１０ａの第１トレンチ１６を形成すべき領域に開口を有し、ＳｉＯ２（二酸化珪素）からなるマスク９０が形成される。次に、たとえばＳＦ６（六フッ化硫黄）ガスおよび酸素を含む雰囲気中において、誘導接合型反応性イオンエッチング（ＩＣＰ－ＲＩＥ：Ｉｎｄｕｃｔｉｖｅ　Ｃｏｕｐｌｅｄ　Ｐｌａｓｍａ　Ｒｅａｃｔｉｖｅ　Ｉｏｎ　Ｅｔｃｈｉｎｇ）などにより、図中矢印に示す方向へ基板１０のエッチングを進行させる。次に、図６を参照して、たとえば塩素などのハロゲン系ガスおよび酸素を含む雰囲気中において熱エッチングが施される。そして、上記エッチング処理が完了した後にマスク９０が除去される。このようにして、ソース領域１５およびボディ領域１４を貫通しつつドリフト領域１３に達し、ソース領域１５、ボディ領域１４およびドリフト領域１３が露出する壁面１６ａおよび底面１６ｂを有する第１トレンチ１６が形成される。
　次に、工程（Ｓ４０）として、第２トレンチ形成工程が実施される。この工程（Ｓ４０）では、図７を参照して、上記工程（Ｓ３０）と同様に基板１０のエッチングを進行させることにより、ソース領域１５を貫通しつつボディ領域１４に達し、ソース領域１５およびボディ領域１４が露出する壁面１７ａおよび底面１７ｂを有する第２トレンチ１７が形成される。
　次に、工程（Ｓ５０）として、ゲート絶縁膜形成工程が実施される。この工程（Ｓ５０）では、図８を参照して、たとえば酸素を含む雰囲気中において基板１０を加熱することにより、基板１０の主表面１０ａ、第１トレンチ１６の壁面１６ａおよび底面１６ｂ、ならびに第２トレンチ１７の壁面１７ａおよび底面１７ｂを覆うように、ＳｉＯ２（二酸化珪素）からなるゲート絶縁膜２０が形成される。
　次に、工程（Ｓ６０）として、ゲート電極形成工程が実施される。この工程（Ｓ６０）では、図９を参照して、たとえばＬＰ（Ｌｏｗ　Ｐｒｅｓｓｕｒｅ）ＣＶＤ法により、第１トレンチ１６内を充填するように不純物が添加されたポリシリコン膜が形成される。これにより、ゲート絶縁膜２０上に接触するゲート電極３０が形成される。
　次に、工程（Ｓ７０）として、層間絶縁膜形成工程が実施される。この工程（Ｓ７０）では、図１０を参照して、たとえばＣＶＤ法により、ＳｉＯ２（二酸化珪素）からなる層間絶縁膜４０が、ゲート絶縁膜２０とともにゲート電極３０を取り囲むように形成される。
　次に、工程（Ｓ８０）として、オーミック電極形成工程が実施される。この工程（Ｓ８０）では、図１１を参照して、まず、ソース電極５０を形成すべき領域において、層間絶縁膜４０およびゲート絶縁膜２０が除去され、ソース領域１５およびボディ領域１４が露出した領域が形成される。そして、当該領域にたとえばＮｉからなる金属膜が形成される。一方、ベース基板１１の主表面１１ａとは反対側の主表面１１ｂ上に、同様にＮｉからなる金属膜が形成される。そして、上記金属膜が加熱することにより、上記金属膜の少なくとも一部がシリサイド化され、基板１０に対して電気的に接続されたソース電極５０およびドレイン電極７０が形成される。
　次に、工程（Ｓ９０）として、パッド電極形成工程が実施される。この工程（Ｓ９０）では、図１を参照して、たとえば蒸着法により、Ａｌ（アルミニウム）などの導電体からなるソースパッド電極６０が、ソース電極５０および層間絶縁膜４０を覆うように形成される。また、ドレイン電極７０上において、ソースパッド電極６０と同様に、たとえば蒸着法によりＡｌ（アルミニウム）などの導電体からなるドレインパッド電極８０が形成される。以上の工程（Ｓ１０）～（Ｓ９０）が実施されることによりＭＯＳＦＥＴ１が製造され、本実施の形態に係る半導体装置の製造方法が完了する。このように、本実施の形態に係る半導体装置の製造方法においては、耐圧特性の低下が抑制され、かつ特性が向上した上記本実施の形態に係る半導体装置としてのＭＯＳＦＥＴ１を製造することができる。
　また、上記本実施の形態では、第１および第２トレンチ１６，１７が底面１６ｂ，１７ｂを有する場合についてのみ説明したが、本発明の半導体装置およびその製造方法はこれに限られるものではない。たとえば、底面を有さないＶ型の第１および第２トレンチを有するＭＯＳＦＥＴおよびその製造方法においても、本発明の半導体装置およびその製造方法を採用することができる。
　また、上記本実施の形態では、ＭＯＳＦＥＴおよびその製造方法についてのみ説明したが、本発明の半導体装置およびその製造方法はこれに限られるものではない。たとえば、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）など、耐圧特性の低下の抑制、および応答速度の向上が要求される半導体装置およびその製造方法においても、本発明の半導体装置およびその製造方法を採用することができる。
　今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなく請求の範囲によって示され、請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
　本発明の半導体装置およびその製造方法は、耐圧特性の低下の抑制およびデバイス特性の向上が要求される半導体装置およびその製造方法において、特に有利に適用され得る。
　１　ＭＯＳＦＥＴ、１０　基板、１１　ベース基板、１０ａ，１１ａ，１１ｂ　主表面、１２　半導体層、１３　ドリフト領域、１４　ボディ領域、１５　ソース領域、１６　第１トレンチ、１７　第２トレンチ、１６ａ，１７ａ　壁面、１６ｂ，１７ｂ　底面、２０　ゲート絶縁膜、３０　ゲート電極、４０　層間絶縁膜、５０　ソース電極、６０　ソースパッド電極、７０　ドレイン電極、８０　ドレインパッド電極、９０　マスク。

Claims (10)

  1. 　一方の主表面（１０ａ）側に開口する第１トレンチ（１６）と、前記主表面（１０ａ）側に開口し、前記第１トレンチ（１６）よりも浅い第２トレンチ（１７）とが形成され、炭化珪素からなる基板（１０）と、
    　前記第１トレンチ（１６）の壁面（１６ａ）上に接触して配置されたゲート絶縁膜（２０）と、
    　前記ゲート絶縁膜（２０）上に接触して配置されたゲート電極（３０）と、
    　前記第２トレンチ（１７）の壁面（１７ａ）上に接触して配置されたコンタクト電極（５０）とを備え、
    　前記基板（１０）は、
    　前記基板（１０）の前記主表面（１０ａ）および前記第１トレンチ（１６）の前記壁面（１６ａ）を含むソース領域（１５）と、
    　前記ソース領域（１５）に接触し、前記第１トレンチ（１６）の前記壁面（１６ａ）を含むボディ領域（１４）と、
    　前記ボディ領域（１４）に接触し、前記第１トレンチ（１６）の前記壁面（１６ａ）を含むドリフト領域（１３）とを含み、
    　前記第１トレンチ（１６）は、前記ソース領域（１５）および前記ボディ領域（１４）を貫通しつつ、前記ドリフト領域（１３）に達するように形成されており、
    　前記第２トレンチ（１７）は、前記ソース領域（１５）を貫通しつつ、前記ボディ領域（１４）に達するように形成されている、半導体装置（１）。
  2. 　前記コンタクト電極（５０）は、前記基板（１０）の前記主表面（１０ａ）上に接触することなく配置されている、請求項１に記載の半導体装置（１）。
  3. 　前記第２トレンチ（１７）の前記壁面（１７ａ）を構成する面は、｛０００１｝面に交差する面である、請求項１または２に記載の半導体装置（１）。
  4. 　前記第１および第２トレンチ（１６，１７）を含む前記基板（１０）の厚み方向に沿った断面において、前記第２トレンチ（１７）の最底部の前記壁面（１７ａ）から｛０００１｝面に平行に延在する仮想の直線（Ａ－Ａ）は、前記第２トレンチ（１７）に対向する前記第１トレンチ（１６）の前記壁面（１６ａ）に交差する、請求項１～３のいずれか１項に記載の半導体装置（１）。
  5. 　前記第１および第２トレンチ（１６，１７）を含む前記基板（１０）の厚み方向に沿った断面において、前記仮想の直線（Ａ－Ａ）は、前記ドリフト領域（１３）に交差することなく前記第２トレンチ（１７）に対向する前記第１トレンチ（１６）の前記壁面（１６ａ）に交差する、請求項４に記載の半導体装置（１）。
  6. 　前記基板（１０）の前記主表面（１０ａ）を構成する面は、｛０００１｝面に対して８°以下のオフ角を有する面である、請求項１～５のいずれか１項に記載の半導体装置（１）。
  7. 　前記第１トレンチ（１６）の前記壁面（１６ａ）と前記基板（１０）の前記主表面（１０ａ）とのなす角は、鈍角である、請求項１～６のいずれか１項に記載の半導体装置（１）。
  8. 　前記第１トレンチ（１６）の前記壁面（１６ａ）を構成する面は、｛０００１｝面に対して５０°以上６５°以下のオフ角を有する面である、請求項１～７のいずれか１項に記載の半導体装置（１）。
  9. 　前記ボディ領域（１４）の不純物濃度は、１．０×１０１７ｃｍ－３以上５．０×１０１８ｃｍ－３以下である、請求項１～８のいずれか１項に記載の半導体装置（１）。
  10. 　炭化珪素からなり、主表面（１０ａ）を有する基板（１０）を準備する工程と、
    　前記基板（１０）に活性領域を形成する工程と、
    　前記基板（１０）の前記主表面（１０ａ）側に開口する第１トレンチ（１６）を形成する工程と、
    　前記基板（１０）の前記主表面（１０ａ）側に開口し、前記第１トレンチ（１６）よりも浅い第２トレンチ（１７）を形成する工程と、
    　前記第１トレンチ（１６）の壁面（１６ａ）上に接触するようにゲート絶縁膜（２０）を配置する工程と、
    　前記ゲート絶縁膜（２０）上に接触するようにゲート電極（３０）を配置する工程と、
    　前記第２トレンチ（１７）の壁面（１７ａ）上に接触するようにコンタクト電極（５０）を配置する工程とを備え、
    　前記活性領域を形成する工程では、前記基板（１０）の前記主表面（１０ａ）を含むソース領域（１５）と、前記ソース領域（１５）に接触するボディ領域（１４）と、前記ボディ領域（１４）に接触するドリフト領域（１３）とが形成され、
    　前記第１トレンチ（１６）を形成する工程では、前記ソース領域（１５）および前記ボディ領域（１４）を貫通しつつ前記ドリフト領域（１３）に達し、前記ソース領域（１５）、前記ボディ領域（１４）および前記ドリフト領域（１３）が露出する前記壁面（１６ａ）を有する前記第１トレンチ（１６）が形成され、
    　前記第２トレンチ（１７）を形成する工程では、前記ソース領域（１５）を貫通しつつ前記ボディ領域（１４）に達する前記第２トレンチ（１７）が形成される、半導体装置の製造方法。
PCT/JP2012/078802 2011-12-20 2012-11-07 半導体装置およびその製造方法 WO2013094328A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP12859845.5A EP2797116A4 (en) 2011-12-20 2012-11-07 SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREFOR
KR1020147012658A KR20140103255A (ko) 2011-12-20 2012-11-07 반도체 장치 및 그 제조 방법
CN201280054479.6A CN103918080B (zh) 2011-12-20 2012-11-07 半导体器件及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-277862 2011-12-20
JP2011277862A JP2013131512A (ja) 2011-12-20 2011-12-20 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
WO2013094328A1 true WO2013094328A1 (ja) 2013-06-27

Family

ID=48609223

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/078802 WO2013094328A1 (ja) 2011-12-20 2012-11-07 半導体装置およびその製造方法

Country Status (6)

Country Link
US (1) US8829605B2 (ja)
EP (1) EP2797116A4 (ja)
JP (1) JP2013131512A (ja)
KR (1) KR20140103255A (ja)
CN (1) CN103918080B (ja)
WO (1) WO2013094328A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9853140B2 (en) 2012-12-31 2017-12-26 Vishay-Siliconix Adaptive charge balanced MOSFET techniques
KR101994728B1 (ko) * 2013-12-27 2019-07-01 삼성전기주식회사 전력 반도체 소자
US9954112B2 (en) * 2015-01-26 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2018160594A (ja) * 2017-03-23 2018-10-11 株式会社東芝 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0974193A (ja) 1995-09-06 1997-03-18 Denso Corp 炭化珪素半導体装置
JP2005340685A (ja) * 2004-05-31 2005-12-08 Fuji Electric Holdings Co Ltd 炭化珪素半導体素子
JP2010238738A (ja) * 2009-03-30 2010-10-21 Toshiba Corp 半導体装置および半導体装置の製造方法

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02156678A (ja) 1988-12-09 1990-06-15 Meidensha Corp 電界効果トランジスタ及びその製造方法
US6015737A (en) * 1991-07-26 2000-01-18 Denso Corporation Production method of a vertical type MOSFET
KR970701930A (ko) * 1994-03-04 1997-04-12 퀼, 노르트만 높은 래치-업 저항을 가진 실리콘 탄화물을 기초로 한 mis구조물(silicon carbide-based mis structure with high latch-up resistance)
DE69534888T2 (de) 1994-04-06 2006-11-02 Denso Corp., Kariya Herstellungsverfahren für Halbleiterbauelement mit Graben
FR2738394B1 (fr) 1995-09-06 1998-06-26 Nippon Denso Co Dispositif a semi-conducteur en carbure de silicium, et son procede de fabrication
US6573534B1 (en) 1995-09-06 2003-06-03 Denso Corporation Silicon carbide semiconductor device
DE19638438A1 (de) * 1996-09-19 1998-04-02 Siemens Ag Durch Feldeffekt steuerbares, vertikales Halbleiterbauelement
US6054752A (en) 1997-06-30 2000-04-25 Denso Corporation Semiconductor device
US6586833B2 (en) * 2000-11-16 2003-07-01 Silicon Semiconductor Corporation Packaged power devices having vertical power mosfets therein that are flip-chip mounted to slotted gate electrode strip lines
US6608350B2 (en) * 2000-12-07 2003-08-19 International Rectifier Corporation High voltage vertical conduction superjunction semiconductor device
US7652326B2 (en) * 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US7453119B2 (en) * 2005-02-11 2008-11-18 Alphs & Omega Semiconductor, Ltd. Shielded gate trench (SGT) MOSFET cells implemented with a schottky source contact
JP4775102B2 (ja) 2005-05-09 2011-09-21 住友電気工業株式会社 半導体装置の製造方法
US7348256B2 (en) * 2005-07-25 2008-03-25 Atmel Corporation Methods of forming reduced electric field DMOS using self-aligned trench isolation
US7514743B2 (en) * 2005-08-23 2009-04-07 Robert Kuo-Chang Yang DMOS transistor with floating poly-filled trench for improved performance through 3-D field shaping
DE102005046711B4 (de) * 2005-09-29 2007-12-27 Infineon Technologies Austria Ag Verfahren zur Herstellung eines vertikalen MOS-Halbleiterbauelementes mit dünner Dielektrikumsschicht und tiefreichenden vertikalen Abschnitten
DE102005052734B4 (de) * 2005-10-06 2012-02-23 Infineon Technologies Ag Halbleiterstruktur, Verfahren zum Betreiben einer Halbleiterstruktur und Verfahren zum Herstellen einer Halbleiterstruktur
US8022482B2 (en) * 2006-02-14 2011-09-20 Alpha & Omega Semiconductor, Ltd Device configuration of asymmetrical DMOSFET with schottky barrier source
JP5167593B2 (ja) * 2006-03-23 2013-03-21 富士電機株式会社 半導体装置
JP4046140B1 (ja) * 2006-11-29 2008-02-13 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP5132977B2 (ja) * 2007-04-26 2013-01-30 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2009043966A (ja) * 2007-08-09 2009-02-26 Toshiba Corp 半導体装置及びその製造方法
JP2009117820A (ja) * 2007-10-16 2009-05-28 Rohm Co Ltd 窒化物半導体素子および窒化物半導体素子の製造方法
JP4798119B2 (ja) 2007-11-06 2011-10-19 株式会社デンソー 炭化珪素半導体装置およびその製造方法
US8274109B2 (en) * 2007-12-26 2012-09-25 Infineon Technologies Ag Semiconductor device with dynamical avalanche breakdown characteristics and method for manufacturing a semiconductor device
JP2009194216A (ja) * 2008-02-15 2009-08-27 Hitachi Ltd 半導体装置の製造方法
US8552535B2 (en) * 2008-11-14 2013-10-08 Semiconductor Components Industries, Llc Trench shielding structure for semiconductor device and method
US8188538B2 (en) * 2008-12-25 2012-05-29 Rohm Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
US20100171173A1 (en) * 2009-01-08 2010-07-08 Force Mos Technology Co. Ltd. Trench mosfet with improved source-body contact
JP5402220B2 (ja) * 2009-04-28 2014-01-29 富士電機株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP2011044513A (ja) * 2009-08-20 2011-03-03 National Institute Of Advanced Industrial Science & Technology 炭化珪素半導体装置
WO2011027540A1 (ja) * 2009-09-02 2011-03-10 パナソニック株式会社 半導体素子およびその製造方法
US8354711B2 (en) * 2010-01-11 2013-01-15 Maxpower Semiconductor, Inc. Power MOSFET and its edge termination
JP5533011B2 (ja) * 2010-02-22 2014-06-25 富士電機株式会社 半導体装置の製造方法
WO2011109559A2 (en) * 2010-03-02 2011-09-09 Kyle Terrill Structures and methods of fabricating dual gate devices
KR101194973B1 (ko) * 2010-04-27 2012-10-25 에스케이하이닉스 주식회사 반도체 소자의 트랜지스터 및 그 형성방법
WO2012006261A2 (en) * 2010-07-06 2012-01-12 Maxpower Semiconductor Inc. Power semiconductor devices, structures, and related methods
US8519473B2 (en) * 2010-07-14 2013-08-27 Infineon Technologies Ag Vertical transistor component
JP5673393B2 (ja) 2011-06-29 2015-02-18 株式会社デンソー 炭化珪素半導体装置
US8492226B2 (en) * 2011-09-21 2013-07-23 Globalfoundries Singapore Pte. Ltd. Trench transistor
JP2013145770A (ja) * 2012-01-13 2013-07-25 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0974193A (ja) 1995-09-06 1997-03-18 Denso Corp 炭化珪素半導体装置
JP2005340685A (ja) * 2004-05-31 2005-12-08 Fuji Electric Holdings Co Ltd 炭化珪素半導体素子
JP2010238738A (ja) * 2009-03-30 2010-10-21 Toshiba Corp 半導体装置および半導体装置の製造方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
See also references of EP2797116A4
Y. NAKANO; R. NAKAMURA; H. SAKAIRI; S. MITANI; T. NAKAMURA: "690V, 1.00 mQcm2 4H-SiC Double-Trench MOSFETs", INTERNATIONAL CONFERENCE ON SILICON CARBIDE AND RELATED MATERIALS ABSTRACT BOOK, (UNITED STATES, 11 September 2011 (2011-09-11), pages 147
Y. NAKANO; R. NAKAMURA; H. SAKAIRI; S. MITANI; T. NAKAMURA: "International Conference on Silicon Carbide and Related Materials Abstract Book, (United States", 11 September 2011, article "690V, 1.00 mQcm2 4H-SiC Double-Trench MOSFETs", pages: 147

Also Published As

Publication number Publication date
CN103918080B (zh) 2016-08-31
EP2797116A1 (en) 2014-10-29
JP2013131512A (ja) 2013-07-04
CN103918080A (zh) 2014-07-09
KR20140103255A (ko) 2014-08-26
EP2797116A4 (en) 2015-08-19
US8829605B2 (en) 2014-09-09
US20130153926A1 (en) 2013-06-20

Similar Documents

Publication Publication Date Title
JP6759563B2 (ja) 半導体装置および半導体装置の製造方法
JP6572423B2 (ja) 半導体装置および半導体装置の製造方法
WO2013105353A1 (ja) 半導体装置およびその製造方法
JP6848316B2 (ja) 半導体装置および半導体装置の製造方法
WO2012169224A1 (ja) 半導体装置
JP2012164707A (ja) 半導体装置およびその製造方法
JP6705155B2 (ja) 半導体装置および半導体装置の製造方法
JP2014146666A (ja) 半導体装置
WO2014046073A1 (ja) 炭化珪素半導体装置およびその製造方法
JP2012243966A (ja) 半導体装置
JP2015192027A (ja) 炭化珪素半導体装置およびその製造方法
JP2015076592A (ja) 炭化珪素半導体装置およびその製造方法
US20130119407A1 (en) Method for manufacturing semiconductor device, and semiconductor device
JP2017152489A (ja) 化合物半導体装置およびその製造方法
JP5751146B2 (ja) 半導体装置およびその製造方法
WO2013094328A1 (ja) 半導体装置およびその製造方法
US9806167B2 (en) Method for manufacturing silicon carbide semiconductor device
JP6991476B2 (ja) 半導体装置
JPWO2018042835A1 (ja) 炭化珪素半導体装置およびその製造方法
US9698220B2 (en) Semiconductor device
JP5412730B2 (ja) 半導体装置の製造方法
JP2021068741A (ja) 半導体装置
WO2013051343A1 (ja) 炭化珪素半導体装置およびその製造方法
JP6229443B2 (ja) 炭化珪素半導体装置およびその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12859845

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2012859845

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 20147012658

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE