CN103824760B - 一种碳化硅功率器件结终端的制造方法 - Google Patents
一种碳化硅功率器件结终端的制造方法 Download PDFInfo
- Publication number
- CN103824760B CN103824760B CN201410044255.8A CN201410044255A CN103824760B CN 103824760 B CN103824760 B CN 103824760B CN 201410044255 A CN201410044255 A CN 201410044255A CN 103824760 B CN103824760 B CN 103824760B
- Authority
- CN
- China
- Prior art keywords
- layer
- mask
- manufacture method
- power device
- sacrifice layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 42
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 26
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 40
- 230000000670 limiting effect Effects 0.000 claims abstract description 27
- 238000002347 injection Methods 0.000 claims abstract description 17
- 239000007924 injection Substances 0.000 claims abstract description 17
- 150000002500 ions Chemical class 0.000 claims description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 238000001312 dry etching Methods 0.000 claims description 5
- 238000001259 photo etching Methods 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 abstract description 4
- 238000005468 ion implantation Methods 0.000 abstract 2
- 230000005684 electric field Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000002441 reversible effect Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000000407 epitaxy Methods 0.000 description 3
- 230000003628 erosive effect Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 1
- 240000002853 Nelumbo nucifera Species 0.000 description 1
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
- H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
- H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Thyristors (AREA)
Abstract
本发明涉及一种碳化硅功率器件结终端的制造方法。该碳化硅功率器件结终端的制造方法包括以下步骤：步骤1：在外延层上形成牺牲层；步骤2：在牺牲层上制作掩膜，以形成场限环的注入窗口；步骤3：刻蚀牺牲层的未被掩膜覆盖的部分；步骤4：去除掩膜；步骤5：注入离子，以同时形成场限环和电荷补偿层。本发明的碳化硅功率器件结终端的制造方法，借助于外延层上形成的牺牲层，一次离子注入同时实现场限环和电荷补偿层，工艺简单，制造成本低。
Description
技术领域
本发明涉及一种碳化硅功率器件结终端的制造方法。
背景技术
相对于以硅为代表的第一代半导体和以砷化镓为代表的第二代半导体，第三代半导体的碳化硅具有更大的禁带宽度和临界击穿电场，较为适合制造高温大功率半导体器件。目前来看，碳化硅功率器件是国际上的开发热点。
就功率器件而言，需要对结终端进行良好设计。合理设计的结终端不仅是确保功率器件耐压能力的关键，也是保证功率器件可靠工作的重要部分。其中，场限环是纵向功率半导体器件的常用结终端结构，可以与主结同时制作也可以单独制作。
碳化硅功率器件的结终端，特别是在高压情形下，通常采用浮空场限环的终端结构。如图1所示，其外延层10’的掺杂浓度相对较高，同样的电压等级下比硅器件高一个量级以上，因此场限环30’外侧（远离主结50’的一侧）的上表面的尖角位置A处的电场更易于出现尖峰电场。此外，受工艺条件的限制，通常碳化硅功率器件结终端表面的钝化层60’可能是通过淀积得到的二氧化硅，也可能是其它以各种形式引入的薄膜，但都可能引入较高的表面电荷。这些表面电荷可加剧场限环30’外侧的上表面的尖角位置A处的电场集中，即，导致尖角位置A处的电场增加，降低了功率器件的耐压能力。
针对上述结构存在的问题，现有技术中通过在主结50’与场限环30’之间以及场限环30’之间引入合适的总掺杂剂量的电荷补偿层40’，以使该电荷补偿层40’能够充分起到电荷补偿作用的同时，在功率器件反向偏置时电荷补偿层40’能被完全耗尽。
现有技术中，在结终端的制作过程中，通过增加一次离子注入或者增加一次碳化硅外延工艺来实现电荷补偿层40’，但是，碳化硅的离子注入和碳化硅的外延工艺，成本都较高，这导致功率器件的制造成本高。因此，急需一种工艺简单、成本低的碳化硅功率器件结终端的制造方法。
发明内容
针对上述的问题，本发明提出了一种碳化硅功率器件结终端的制造方法，这种功率器件结终端的制造方法工艺简单，成本低。
根据本发明的一方面，提出了一种碳化硅功率器件结终端的制造方法，包括以下步骤：步骤1：在外延层上形成牺牲层；步骤2：在牺牲层上制作掩膜，以形成场限环的注入窗口；步骤3：刻蚀牺牲层的未被掩膜覆盖的部分；步骤4：去除掩膜；步骤5：注入离子，以同时形成场限环以及位于牺牲层下方的电荷补偿层。
通过本发明的碳化硅功率器件结终端的制造方法，借助于外延层上形成的牺牲层，一次离子注入同时实现场限环和电荷补偿层，工艺简单，制造成本低。
在一个实施例中，所述碳化硅功率器件结终端的制造方法还包括步骤6：去除牺牲层。由于离子注入会带来外延层的结构损伤，去除牺牲层便于后续的高温退火或者其它处理。
在一个实施例中，步骤1中淀积二氧化硅形成形成牺牲层。由于淀积二氧化硅工艺简单，成本低，所以降低了本发明的结终端的制造方法的成本。
在一个实施例中，牺牲层的厚度为50nm-2000nm。由此注入离子后在牺牲层的下方形成的电荷补偿层充分起到电荷补偿作用，并且在功率器件反向偏置时电荷补偿层能被完全耗尽。
在一个实施例中，步骤2中还形成主结的注入窗口，以在步骤5中还同时形成主结。从而主结与场限环以及电荷补偿层能够同时形成，简化了碳化硅功率器件结终端的制造工艺，降低了制造成本。
在一个实施例中，步骤2中采用光刻制作掩膜。采用光刻可以精确地控制掩膜的外形轮廓，提高了该工艺的精确性。
在一个实施例中，步骤3中采用干法刻蚀牺牲层的未被掩膜覆盖的部分。由于干刻蚀可直接利用光阻作阻绝遮幕，并且具有能兼顾边缘侧向极微的侵蚀以及高蚀刻率的优点。
在一个实施例中，步骤4中采用湿法腐蚀去除掩膜。鉴于湿法腐蚀的速率快、各向异性差、成本低，由此使得去除掩膜的工艺速度，降低结终端制造成本。
在一个实施例中，步骤5中高温注入离子。采用高温注入离子能够较好的控制注入的缺陷，保证外延层厚度均匀。
需要说明的是，本发明所述的碳化硅功率器件为平面器件，其特点是采用平面工艺制造，整个器件通常是片状方形。因此，本发明中所述的方位术语“上”为水平放置时背离地面的方向。“下”为与上相反的方向。
与现有技术相比，本发明的优点在于，通过在外延层上设置牺牲层，然后注入离子以同时实现场限环和电荷补偿层，以此减少了碳化硅功率器件结终端的制造工艺，降低制造成本。优选地，注入一次离子同时实现场限环、电荷补偿层以及主结。优选地，牺牲层的厚度为50nm-2000nm。由此注入离子后在牺牲层的下方形成的电荷补偿层充分起到电荷补偿作用，并且在功率器件反向偏置时电荷补偿层能被完全耗尽。
附图说明
在下文中将基于实施例并参考附图来对本发明进行更详细的描述。其中：
图1是现有技术的碳化硅功率器件结终端的结构示意图；
图2是根据本发明的碳化硅功率器件结终端的制造方法的流程图；
图3是图2所示制造方法的步骤1的示意图；
图4是图2所示制造方法的步骤2的示意图；
图5是图2所示制造方法的步骤3的示意图；
图6是图2所示制造方法的步骤4的示意图；
图7是图2所示制造方法的步骤5的示意图。
在图中，相同的构件由相同的附图标记标示。附图并未按照实际的比例绘制。
具体实施方式
下面将结合附图对本发明做进一步说明。
本发明提供的碳化硅功率器件结终端的制造方法，如图2所示，包括以下步骤：形成牺牲层S1；制作掩膜以形成场限环的注入窗口S2；刻蚀牺牲层的未被淹没覆盖的部分S3；去除掩膜S4以及注入离子以同时形成场限环和电荷补偿层S5。下面将详细地描述该结终端的制造方法及其各工艺步骤。
如图2和图3所示，步骤1包括在外延层10上形成牺牲层20，用于当注入离子后在牺牲层20的下方形成电荷补偿层40（参见图7）。如图7所示的电荷补偿层40的作用是当功率器件耐压时，耗尽的电荷补偿层40为其上表面附近引入补偿电荷，也正因为这些补偿电荷中和场限环30外侧上表面的表面电荷，减少了电场集中，从而提高功率器件的耐压性能。牺牲层20的形成目的是为后续注入离子时在其下方形成电荷补偿层40。那么通过控制牺牲层20的材质、厚度、形成方式，例如淀积或热生长，以及注入离子的各项参数来调节电荷补偿层40的杂质浓度、结深以及分布形式，例如电荷补偿层40的杂质浓度可以是1×1015cm-3～1×1017cm-3，结深可以是100nm～500nm，从而满足不同功率器件的目标耐压要求。例如牺牲层20可以是外延生长的碳化硅或者淀积氧化层得到。优选地，在外延层10上淀积二氧化硅形成牺牲层，该工艺简单，成本低。如图3所示牺牲层20是覆盖在结终端区域的外延层10的上表面，当然也可以根据需要选择性的覆盖结终端区域的外延层10的上表面的部分。在一个优选实施例中，牺牲层20的厚度为50nm-2000nm。由此注入离子后在牺牲层20的下方形成的电荷补偿层40能够充分起到电荷补偿作用，并且在功率器件反向偏置时电荷补偿层能被完全耗尽，满足不同功率器件的电荷补偿要求。
如图4所示，步骤2中，在牺牲层20上制作掩膜70，以形成场限环30（参见图7）的注入窗口80。也就是，根据场限环30的沟环宽度来确定掩膜70之间的间距，并且掩膜70的宽度也是由欲形成的电荷补偿层的宽度决定的。优选地，采用光刻制作掩膜。采用光刻可以精确地控制掩膜的外形轮廓，提高了该工艺的精确性。进一步地，步骤2中还形成主结50的注入窗口，以在步骤5中还同时形成主结50。从而主结50与场限环30以及电荷补偿层40能够同时形成，简化了碳化硅功率器件结终端的制造工艺，降低了制造成本。
如图5所示，步骤3包括刻蚀牺牲层20的未被掩膜70覆盖的部分。由此使得牺牲层20不妨碍后续工艺中场限环30的形成。作为优选的实施例，采用干法刻蚀，由于干法刻蚀可直接利用光阻作阻绝遮幕，并且能兼顾边缘侧向极微的侵蚀以及高蚀刻率的优点。
如图6所示，步骤4中，去除掩膜70。去除的方法可依据掩膜70的材料性质决定。例如可采用湿法腐蚀的方法，由于湿法腐蚀的速率快、各向异性差、成本低，由此使得去除掩膜的工艺速度，降低结终端制造成本。
步骤5：注入离子，以同时形成场限环30以及位于牺牲层20下方的电荷补偿层40。在一个优选的实施例中，采用高温注入离子能够较好的控制注入的缺陷，保证外延层10厚度均匀。通常外延层与衬底的导电类型一致，而主结与场限环的导电类型与其相反，由于电荷补偿层与场限环同时形成，其导电类型采用与场限环相同的导电类型，能够减少外延层10表面电荷的集中，提高碳化硅功率器件的耐压能力。
作为优选地，所述碳化硅功率器件结终端的制造方法还包括步骤6：去除牺牲层20（该步骤未示出）。由于离子注入会带来外延层10的结构损伤，去除牺牲层20后可以对带有电荷补偿层40的结终端结构进行高温退火或者其它处理，以优化该结终端结构。
虽然已经参考优选实施例对本发明进行了描述，但在不脱离本发明的范围的情况下，可以对其进行各种改进并且可以用等效物替换其中的部件。本发明并不局限于文中公开的特定实施例，而是包括落入权利要求的范围内的所有技术方案。
Claims (7)
1.一种碳化硅功率器件结终端的制造方法，其特征在于，包括以下步骤：
步骤1：在外延层上淀积二氧化硅形成牺牲层，所述牺牲层的厚度为50nm-2000nm；
步骤2：在所述牺牲层上制作掩膜，以形成场限环的注入窗口；
步骤3：刻蚀所述牺牲层的未被所述掩膜覆盖的部分；
步骤4：去除所述掩膜；
步骤5：注入离子，以同时形成所述场限环以及位于所述牺牲层下方的电荷补偿层。
2.根据权利要求1所述的结终端的制造方法，其特征在于，还包括步骤6：去除所述牺牲层。
3.根据权利要求1所述的结终端的制造方法，其特征在于，步骤2中还形成主结的注入窗口，以在步骤5中还同时形成所述主结。
4.根据权利要求1所述的结终端的制造方法，其特征在于，步骤2中采用光刻制作所述掩膜。
5.根据权利要求1所述的结终端的制造方法，其特征在于，步骤3中采用干法刻蚀所述牺牲层的未被所述掩膜覆盖的部分。
6.根据权利要求1所述的结终端的制造方法，其特征在于，步骤4中采用湿法腐蚀去除所述掩膜。
7.根据权利要求1所述的结终端的制造方法，其特征在于，步骤5中高温注入所述离子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410044255.8A CN103824760B (zh) | 2014-01-30 | 2014-01-30 | 一种碳化硅功率器件结终端的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410044255.8A CN103824760B (zh) | 2014-01-30 | 2014-01-30 | 一种碳化硅功率器件结终端的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103824760A CN103824760A (zh) | 2014-05-28 |
| CN103824760B true CN103824760B (zh) | 2017-04-26 |
Family
ID=50759756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410044255.8A Active CN103824760B (zh) | 2014-01-30 | 2014-01-30 | 一种碳化硅功率器件结终端的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103824760B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105914133B (zh) * | 2016-05-09 | 2018-11-27 | 中国电子科技集团公司第五十五研究所 | 一种变掺杂结终端制备方法 |
| CN107369620B (zh) * | 2016-05-12 | 2020-10-13 | 北大方正集团有限公司 | 结终端扩展结构制备方法及结终端扩展结构、vdmos功率器件 |
| CN110534556B (zh) * | 2019-07-23 | 2020-11-17 | 珠海格力电器股份有限公司 | 功率半导体器件、其终端结构、掩膜版和制备方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7026650B2 (en) * | 2003-01-15 | 2006-04-11 | Cree, Inc. | Multiple floating guard ring edge termination for silicon carbide devices |
| US9515135B2 (en) * | 2003-01-15 | 2016-12-06 | Cree, Inc. | Edge termination structures for silicon carbide devices |
| JP4449814B2 (ja) * | 2005-04-27 | 2010-04-14 | 富士電機システムズ株式会社 | 炭化けい素半導体素子の製造方法 |
-
2014
- 2014-01-30 CN CN201410044255.8A patent/CN103824760B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN103824760A (zh) | 2014-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN206490066U (zh) | 边缘终止的半导体器件 | |
| US7646061B2 (en) | Power semiconductor component with charge compensation structure and method for producing the same | |
| CN101584029B (zh) | 半导体装置的制造方法 | |
| CN104733531A (zh) | 使用氧化物填充沟槽的双氧化物沟槽栅极功率mosfet | |
| TWI544632B (zh) | 包含金屬氧化物半導體場效應電晶體（ｍｏｓｆｅｔ）裝置的半導體裝置和製造方法 | |
| CN103824760B (zh) | 一种碳化硅功率器件结终端的制造方法 | |
| CN105895511A (zh) | 一种基于自对准工艺的SiC MOSFET制造方法 | |
| US9984939B2 (en) | Well implantation process for FinFET device | |
| CN107039502A (zh) | 形成半导体器件的方法以及半导体器件 | |
| CN105575781B (zh) | 沟槽型超级结的制造方法 | |
| CN108807506A (zh) | 带沟槽栅结构的深槽超结mosfet器件及其加工工艺 | |
| CN102856194A (zh) | 制造反向阻断绝缘栅双极晶体管的方法 | |
| CN105097511A (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN106169461B (zh) | 抗辐射pip型ono反熔丝结构及cmos工艺集成法 | |
| KR20070041782A (ko) | 부동 게이트 메모리 셀 | |
| CN105206516B (zh) | 一种在半导体器件中形成场截止层的方法 | |
| KR20150078449A (ko) | 반도체 소자 및 그 제조 방법 | |
| CN102129993B (zh) | 氧化层/氮化层/氧化层侧墙的制作方法 | |
| CN105280493A (zh) | 一种沟槽igbt器件的制造方法 | |
| CN206697480U (zh) | 一种p型多晶硅沟槽结构的肖特基二极管 | |
| CN205282480U (zh) | 一种具有双缓冲层的fs型igbt器件 | |
| CN105244277A (zh) | 无结场效应晶体管及其形成方法 | |
| US20130168728A1 (en) | Lateral insulated-gate bipolar transistor and manufacturing method thereof | |
| CN109192659B (zh) | 一种耗尽型场效应管的制作方法 | |
| CN110197791A (zh) | 多晶硅作为源区的沟槽mosfet结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: The age of 412001 in Hunan Province, Zhuzhou Shifeng District Road No. 169 Patentee after: ZHUZHOU CRRC TIMES ELECTRIC Co.,Ltd. Address before: The age of 412001 in Hunan Province, Zhuzhou Shifeng District Road No. 169 Patentee before: ZHUZHOU CSR TIMES ELECTRIC Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20200925 Address after: 412001 Room 309, floor 3, semiconductor third line office building, Tianxin hi tech park, Shifeng District, Zhuzhou City, Hunan Province Patentee after: Zhuzhou CRRC times Semiconductor Co.,Ltd. Address before: The age of 412001 in Hunan Province, Zhuzhou Shifeng District Road No. 169 Patentee before: ZHUZHOU CRRC TIMES ELECTRIC Co.,Ltd. |