CN109192659B - 一种耗尽型场效应管的制作方法 - Google Patents

一种耗尽型场效应管的制作方法 Download PDF

Info

Publication number
CN109192659B
CN109192659B CN201811013159.1A CN201811013159A CN109192659B CN 109192659 B CN109192659 B CN 109192659B CN 201811013159 A CN201811013159 A CN 201811013159A CN 109192659 B CN109192659 B CN 109192659B
Authority
CN
China
Prior art keywords
layer
oxide layer
manufacturing
type ions
gate oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811013159.1A
Other languages
English (en)
Other versions
CN109192659A (zh
Inventor
范捷
万立宏
王绍荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Lijuan Power Semiconductor Co ltd
Original Assignee
Jiangsu Lijuan Power Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Lijuan Power Semiconductor Co ltd filed Critical Jiangsu Lijuan Power Semiconductor Co ltd
Priority to CN201811013159.1A priority Critical patent/CN109192659B/zh
Publication of CN109192659A publication Critical patent/CN109192659A/zh
Application granted granted Critical
Publication of CN109192659B publication Critical patent/CN109192659B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种耗尽型场效应管的制作方法，涉及半导体技术领域，该方法在外延层上依次制作块状分立的厚氧化层、栅氧化层以及分立的台阶型的多晶硅栅极，然后制作体区，利用局部厚氧化层和多晶硅栅极形成的阶梯台阶进行离子的注入，由于离子注入穿透不同厚度的阻挡物的能力有差异，使得在离子注入过程中可以同时形成沟道区的离子掺杂和源漏区的离子掺杂，且可以满足沟道区和源区对离子浓度的不同要求，节约了光刻层次，简化了制作步骤；另外，由于沟道区的掺杂是在体区驱入之后制作的，所以体区的驱入热过程不会影响到沟道区的离子掺杂分布，可以确保制作得到的场效应管的阈值电压的稳定性。

Description

一种耗尽型场效应管的制作方法
技术领域
本发明涉及半导体技术领域，尤其是一种耗尽型场效应管的制作方法。
背景技术
场效应管主要包括增强型场效应管和耗尽型场效应管，目前耗尽型的场效应管的有源区的常规制作过程如下：
1、N型衬底1的表面生长有N型外延层2，在N型外延层2的上表面制作栅氧化层3，请参考图1。
2、通过光刻和注入工艺在N型外延层2中制作形成N型区4，请参考图2。
3、通过淀积、光刻和刻蚀工艺制作形成多晶硅栅极5，请参考图3。
4、通过离子的注入和驱入形成P-体区6，请参考图4。
5、通过光刻和注入工艺制作形成N型源区7，两侧的N型区4形成为N型沟道区，请参考图5。
6、制作介质层8，请参考图6。
7、制作接触孔，请参考图7。
8、制作金属层9，最终制作得到耗尽型的场效应管，请参考图8。
但上述制作方法具有以下几个缺点：(1)、为了实现沟道的反型，需要做专门的沟道区N型的注入区，且需要进行光刻，比较繁琐。(2)、因为沟道区的N型注入是在P-体区前完成的，所以后续P-体区的驱入热过程会影响沟道区注入的离子分布，并且横向和纵向扩散比较严重，沟道区的掺杂浓度难以精确控制。
发明内容
本发明人针对上述问题及技术需求，提出了一种耗尽型场效应管的制作方法，可以同时实现沟道区的离子掺杂和源漏区的离子掺杂，且可以满足沟道区与源区对离子浓度的不同要求，节约了光刻次数，简化了制作步骤。
本发明的技术方案如下：
一种耗尽型场效应管的制作方法，该方法包括：
提供衬底，在衬底上生长外延层，外延层掺杂有第一导电类型离子；
在外延层上制作块状分立的厚氧化层；
在外延层和厚氧化层之间制作栅氧化层；
制作分立的多晶硅栅极，多晶硅栅极呈台阶型，每个多晶硅栅极分别覆盖一个厚氧化层的表面以及厚氧化层两侧外露的栅氧化层；
进行第二导电类型离子的注入和驱入，在相邻的两个多晶硅栅极之间形成体区，体区的边缘与两侧的多晶硅栅极覆盖下的栅氧化层重合且与两侧的厚氧化层不重合；
注入第一导电类型离子，第一导电类型离子注入的最大穿透深度大于多晶硅栅极与栅氧化层的总厚度，且小于多晶硅栅极、栅氧化层以及厚氧化层三者的总厚度，从而在体区与两侧的多晶硅栅极覆盖下的栅氧化层重合的部分形成沟道区、在不重合的部分形成源区；
制作介质层、接触孔以及金属层；
其中，第一导电类型离子为N型离子、第二导电类型离子为P型离子，或者，第一导电类型离子为P型离子、第二导电类型离子为N型离子。
其进一步的技术方案为，厚氧化层的生长温度为900～1200℃，制作得到的厚氧化层的厚度为0.1～2.0μm。
其进一步的技术方案为，栅氧化层的生长温度为900～1100℃，制作得到的栅氧化层的厚度为0.02～0.20μm。
其进一步的技术方案为，制作分立的多晶硅栅极，包括：
在厚氧化层以及外露的栅氧化层的表面生长多晶硅层，多晶硅层的生长温度为500～700℃，生长得到的多晶硅层的厚度为0.3～0.8μm；
对覆盖在外露的栅氧化层的表面的多晶硅层的预定区域进行刻蚀，直至露出预定区域的栅氧化层，从而制作得到分立的多晶硅栅极。
其进一步的技术方案为，进行第二导电类型离子的注入和驱入，包括：
以1.0E14～1.0E15个/cm的剂量以及80KEV～120KEV的能量注入第二导电类型离子；
在1100～1200℃的温度范围内进行驱入，时间为50～200分钟。
其进一步的技术方案为，注入第一导电类型离子，包括：
以1.0E15～1.0E16个/cm的剂量以及50KEV～500KEV的能量注入第一导电类型离子。
其进一步的技术方案为，制作得到的介质层包括磷硅玻璃介质层和二氧化硅介质层，磷硅玻璃介质层的厚度为0.8μm，二氧化硅介质层的厚度为0.2μm。
其进一步的技术方案为，金属层包括正面金属层和背面金属层，正面金属层的材料采用铝、硅、铜合金，背面金属层的材料采用钛、镍、银复合层。
本发明的有益技术效果是：
本申请提供了一种新的耗尽型场效应管的制作方法，利用局部厚氧化层和多晶硅栅极形成的阶梯台阶，进行离子的注入，由于离子注入穿透不同厚度的阻挡物的能力有差异，使得在离子注入过程中可以同时形成沟道区的离子掺杂和源漏区的离子掺杂，且可以满足沟道区和源区对离子浓度的不同要求，节约了光刻层次，简化了制作步骤。另外，由于沟道区的掺杂是在体区驱入之后制作的，所以体区的驱入热过程不会影响到沟道区的离子掺杂分布，可以确保制作得到的场效应管的阈值电压的稳定性。
附图说明
图1是采用常规方法制作耗尽型超效应管的制作工艺示意图。
图2是采用常规方法制作耗尽型超效应管的制作工艺示意图。
图3是采用常规方法制作耗尽型超效应管的制作工艺示意图。
图4是采用常规方法制作耗尽型超效应管的制作工艺示意图。
图5是采用常规方法制作耗尽型超效应管的制作工艺示意图。
图6是采用常规方法制作耗尽型超效应管的制作工艺示意图。
图7是采用常规方法制作耗尽型超效应管的制作工艺示意图。
图8是采用常规方法制作得到的耗尽型超效应管的结构示意图。
图9是本申请公开的耗尽型场效应管的制作方法的流程图。
图10是采用本申请公开的方法制作耗尽型超效应管的制作工艺示意图。
图11是采用本申请公开的方法制作耗尽型超效应管的制作工艺示意图。
图12是采用本申请公开的方法制作耗尽型超效应管的制作工艺示意图。
图13是采用本申请公开的方法制作耗尽型超效应管的制作工艺示意图。
图14是采用本申请公开的方法制作耗尽型超效应管的制作工艺示意图。
图15是采用本申请公开的方法制作耗尽型超效应管的制作工艺示意图。
图16是采用本申请公开的方法制作得到的耗尽型超效应管的结构示意图。
具体实施方式
下面结合附图对本发明的具体实施方式做进一步说明。
本申请优化了耗尽型场效应管的制作流程，提供了一种新的耗尽型场效应管的制作方法，请参考图9示出的制作流程示意图，制作方法如下：
步骤S01，提供衬底10，在衬底10上生长外延层20，外延层20掺杂有第一导电类型离子，这里的第一导电类型离子为N型离子或P型离子，使得外延层20形成为N型外延层或P型外延层，本申请以衬底10为N型衬底、外延层20掺杂有N型离子形成N型外延层为例。
步骤S02，制作厚氧化层30。本步骤在外延层20上制作块状分立的厚氧化层30，请参考图10。本申请中的厚氧化层30的生长温度为900～1200℃，制作得到的厚氧化层30的厚度为0.1～2.0μm。
步骤S03，制作栅氧化层40。本步骤在外延层20和厚氧化层30之间制作栅氧化层40，请参考图11。栅氧化层40的制作通常是通过对外延层20通入氧气使得界面氧化形成的，本申请中的栅氧化层40的生长温度为900～1100℃，制作得到的栅氧化层40的厚度为0.02～0.20μm。
步骤S04，制作多晶硅栅极50。本步骤先在厚氧化层30以及外露的栅氧化层40的表面生长一层多晶硅层，本申请中的多晶硅层的生长温度为500～700℃，生长得到的多晶硅层的厚度为0.3～0.8μm。然后对覆盖在外露的栅氧化层40的表面的多晶硅层的预定区域进行刻蚀，直至露出该预定区域处的栅氧化层40，这里的预定区域为两个厚氧化层30之间的区域，刻蚀完成后制作得到分立的多晶硅栅极50，请参考图12。多晶硅栅极50呈台阶型，每个多晶硅栅极50分别覆盖一个厚氧化层30的表面以及该厚氧化层30两侧外露的栅氧化层40。由图12可以直观的看出，由于多晶硅栅极50呈台阶型，因此其覆盖的中间部分既包括厚氧化层30也包括栅氧化层40的，而两侧部分只包括栅氧化层40。又因为每两个多晶硅栅极50之间都是分立的，因此对于栅氧化层40中未被厚氧化层30覆盖的部分，其存在被多晶硅栅极50覆盖的区域以及未被多晶硅栅极50覆盖而外露的区域。
步骤S05，制作体区60。在本步骤中，进行第二导电类型离子的注入和驱入，第二导电类型离子与第一导电类型离子相反，也即：第一导电类型离子为N型离子时，第二导电类型离子为P型离子；或者，第一导电类型离子为P型离子时，第二导电类型离子为N型离子。本申请以1.0E14～1.0E15个/cm的剂量以及80KEV～120KEV的能量注入第二导电类型离子；并在1100～1200℃的温度范围内进行驱入，时间为50～200分钟，从而在相邻的两个多晶硅栅极50之间形成体区60。在本申请的举例中，第一导电类型离子为N型离子，则第二导电类型离子为P型离子，比如采用硼(B)离子，从而形成P-体区60，请参考图13。形成的体区60的边缘与两侧的多晶硅栅极50覆盖下的栅氧化层40重合且与两侧的厚氧化层30不重合。
步骤S06，制作沟道区70和源区80，对于体区60，其与两侧的多晶硅栅极50覆盖下的栅氧化层40重合的部分即对应沟道区70，其未与两侧的多晶硅栅极50覆盖下的栅氧化层40重合的部分即对应源区80。在本步骤中，注入第一导电类型离子，本申请以1.0E15～1.0E16个/cm的剂量以及50KEV～500KEV的能量注入第一导电类型离子。第一导电类型离子注入能量的选择原则是：注入的最大穿透深度大于多晶硅栅极50与栅氧化层40的总厚度，且小于多晶硅栅极50、栅氧化层40以及厚氧化层30三者的总厚度。实际操作时，通常是使注入的最大穿透深度刚好能够透过“多晶硅栅极50+栅氧化层40”，此时，在沟道区70，第一导电类型离子刚好有少量穿透“多晶硅栅极50+栅氧化层40”，通过调整离子注入的能力，可以调整能够达到沟道区70的第一导电类型离子的离子数量，可以调整该耗尽型场效应管的阈值电压。而在源区80，由于只有栅氧化层40的阻挡，所以大部分的第一导电类型离子可以穿透栅氧化层40。在有厚氧化层30的区域，由于有厚氧化层30的阻挡，所以没有离子穿透。在第一导电类型离子为N型离子的例子中，在P-体区60的两侧边缘形成NN型沟道区，在中间形成N型源区，请参考图14。
步骤S07，制作介质层90。在本步骤中，在表面生长一层结构为“不掺杂的二氧化硅0.2μm+磷硅玻璃0.8μm”的介质层90，并刻蚀出接触孔，请参考图15。
步骤S08，制作金属层100，包括形成正面金属层和背面金属层，正面金属层的材料采用铝、硅、铜合金，背面金属层的材料采用钛、镍、银复合层，正面金属层通过接触孔与源区80接触。最终制作得到耗尽型的场效应管，如图16所示。
需要说明的是，实际在制作场效应管时，在制作厚氧化层30之前通常还需要先进行终端分压环的制作，本申请对这部分内容不做赘述。
以上所述的仅是本申请的优选实施方式，本发明不限于以上实施例。可以理解，本领域技术人员在不脱离本发明的精神和构思的前提下直接导出或联想到的其他改进和变化，均应认为包含在本发明的保护范围之内。

Claims (7)

1.一种耗尽型场效应管的制作方法，其特征在于，所述方法包括：
提供衬底，在所述衬底上生长外延层，所述外延层掺杂有第一导电类型离子；
在所述外延层上制作块状分立的厚氧化层；
在所述外延层和所述厚氧化层之间制作栅氧化层；
制作分立的多晶硅栅极，所述多晶硅栅极呈台阶型，每个所述多晶硅栅极分别覆盖一个厚氧化层的表面以及所述厚氧化层两侧外露的栅氧化层；
进行第二导电类型离子的注入和驱入，在相邻的两个多晶硅栅极之间形成体区，所述体区的边缘与两侧的多晶硅栅极覆盖下的栅氧化层重合且与两侧的厚氧化层不重合；
注入第一导电类型离子，所述第一导电类型离子注入的最大穿透深度大于所述多晶硅栅极与所述栅氧化层的总厚度，且小于所述多晶硅栅极、所述栅氧化层以及所述厚氧化层三者的总厚度，从而在所述体区与两侧的多晶硅栅极覆盖下的栅氧化层重合的部分形成沟道区、在不重合的部分形成源区；以1.0E15~1.0E16个/cm的剂量以及50KEV～500KEV的能量注入所述第一导电类型离子，通过调整离子注入的能力调整所述耗尽型场效应管的阈值电压；
制作介质层、接触孔以及金属层；
其中，所述第一导电类型离子为N型离子、所述第二导电类型离子为P型离子，或者，所述第一导电类型离子为P型离子、所述第二导电类型离子为N型离子。
2.根据权利要求1所述的方法，其特征在于，
所述厚氧化层的生长温度为900~1200℃，制作得到的所述厚氧化层的厚度为0.1~2.0μm。
3.根据权利要求1所述的方法，其特征在于，
所述栅氧化层的生长温度为900~1100℃，制作得到的所述栅氧化层的厚度为0.02~0.20μm。
4.根据权利要求1所述的方法，其特征在于，所述制作分立的多晶硅栅极，包括：
在所述厚氧化层以及外露的所述栅氧化层的表面生长多晶硅层，所述多晶硅层的生长温度为500~700℃，生长得到的多晶硅层的厚度为0.3~0.8μm；
对覆盖在外露的栅氧化层的表面的多晶硅层的预定区域进行刻蚀，直至露出所述预定区域的栅氧化层，从而制作得到分立的多晶硅栅极。
5.根据权利要求1所述的方法，其特征在于，所述进行第二导电类型离子的注入和驱入，包括：
以1.0E14~1.0E15个/cm的剂量以及80KEV~120KEV的能量注入所述第二导电类型离子；
在1100~1200℃的温度范围内进行驱入，时间为50~200分钟。
6.根据权利要求1所述的方法，其特征在于，
制作得到的所述介质层包括磷硅玻璃介质层和二氧化硅介质层，所述磷硅玻璃介质层的厚度为0.8μm，所述二氧化硅介质层的厚度为0.2μm。
7.根据权利要求1所述的方法，其特征在于，
所述金属层包括正面金属层和背面金属层，所述正面金属层的材料采用铝、硅、铜合金，所述背面金属层的材料采用钛、镍、银复合层。
CN201811013159.1A 2018-08-31 2018-08-31 一种耗尽型场效应管的制作方法 Active CN109192659B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811013159.1A CN109192659B (zh) 2018-08-31 2018-08-31 一种耗尽型场效应管的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811013159.1A CN109192659B (zh) 2018-08-31 2018-08-31 一种耗尽型场效应管的制作方法

Publications (2)

Publication Number Publication Date
CN109192659A CN109192659A (zh) 2019-01-11
CN109192659B true CN109192659B (zh) 2020-08-11

Family

ID=64917524

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811013159.1A Active CN109192659B (zh) 2018-08-31 2018-08-31 一种耗尽型场效应管的制作方法

Country Status (1)

Country Link
CN (1) CN109192659B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112038236B (zh) * 2020-09-10 2022-03-15 深圳市芯电元科技有限公司 一种沟槽mosfet的制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6080614A (en) * 1997-06-30 2000-06-27 Intersil Corp Method of making a MOS-gated semiconductor device with a single diffusion
CN1720622A (zh) * 2002-12-09 2006-01-11 半导体元件工业有限责任公司 垂直mos功率晶体
EP1918986A2 (en) * 2006-11-02 2008-05-07 STMicroelectronics S.r.l. MOS Device resistant to ionizing radiatiion
CN102456738A (zh) * 2010-10-29 2012-05-16 上海宏力半导体制造有限公司 一种vdmos晶体管
CN104838502A (zh) * 2012-12-12 2015-08-12 通用电气公司 绝缘栅场效应晶体管装置及其制作方法
CN106328524A (zh) * 2015-06-15 2017-01-11 北大方正集团有限公司 垂直双扩散mos器件的制作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6080614A (en) * 1997-06-30 2000-06-27 Intersil Corp Method of making a MOS-gated semiconductor device with a single diffusion
CN1720622A (zh) * 2002-12-09 2006-01-11 半导体元件工业有限责任公司 垂直mos功率晶体
EP1918986A2 (en) * 2006-11-02 2008-05-07 STMicroelectronics S.r.l. MOS Device resistant to ionizing radiatiion
CN102456738A (zh) * 2010-10-29 2012-05-16 上海宏力半导体制造有限公司 一种vdmos晶体管
CN104838502A (zh) * 2012-12-12 2015-08-12 通用电气公司 绝缘栅场效应晶体管装置及其制作方法
CN106328524A (zh) * 2015-06-15 2017-01-11 北大方正集团有限公司 垂直双扩散mos器件的制作方法

Also Published As

Publication number Publication date
CN109192659A (zh) 2019-01-11

Similar Documents

Publication Publication Date Title
US10763351B2 (en) Vertical trench DMOSFET having integrated implants forming enhancement diodes in parallel with the body diode
JP6881463B2 (ja) Ｒｃ−ｉｇｂｔおよびその製造方法
US8637368B2 (en) Fabrication of MOS device with varying trench depth
JP2905808B2 (ja) 半導体デバイスとその製造方法
US20090053869A1 (en) Method for producing an integrated circuit including a trench transistor and integrated circuit
JP2000506677A (ja) エピタキシャル層の変動の影響を受けにくい縦形ｍｏｓｆｅｔ
JPH0130312B2 (zh)
JP3915180B2 (ja) トレンチ型ｍｏｓ半導体装置およびその製造方法
JP2013084899A (ja) 半導体装置およびその製造方法
JPH03145138A (ja) Ｄｍｏｓトランジスタの形成方法
US20100090270A1 (en) Trench mosfet with short channel formed by pn double epitaxial layers
US6777745B2 (en) Symmetric trench MOSFET device and method of making same
CN105679667A (zh) 一种沟槽igbt器件的终端结构制造方法
CN101385150A (zh) 栅极具有不同功函数的双栅极半导体器件及其制造方法
KR100762545B1 (ko) Ｌｍｏｓｆｅｔ 및 그 제조 방법
CN109192659B (zh) 一种耗尽型场效应管的制作方法
CN113314592B (zh) 一种集成sbr的低损耗高压超结器件及其制备方法
JPH0369166A (ja) Ｍｏｓ型半導体素子の製造方法
CN111244182B (zh) 金属氧化物半导体场效应晶体管及其制作方法
CN109755316B (zh) 超结器件及其制造方法
CN112510093A (zh) 一种生产nldmos器件的方法及nldmos器件
CN105679668A (zh) 一种沟槽igbt器件的制造方法
CN111244181B (zh) 金属氧化物半导体场效应晶体管及其制作方法
US6248620B1 (en) Method for fabricating a field effect-controlled semiconductor component
CN114597264B (zh) 一种功率mosfet器件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant