JPH0750420A - 絶縁ゲート型電界効果トランジスタの製造方法 - Google Patents
絶縁ゲート型電界効果トランジスタの製造方法Info
- Publication number
- JPH0750420A JPH0750420A JP8380394A JP8380394A JPH0750420A JP H0750420 A JPH0750420 A JP H0750420A JP 8380394 A JP8380394 A JP 8380394A JP 8380394 A JP8380394 A JP 8380394A JP H0750420 A JPH0750420 A JP H0750420A
- Authority
- JP
- Japan
- Prior art keywords
- film
- effect transistor
- silicon nitride
- field effect
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目 的】 保護膜から水（湿度）の侵入、あるいは保
護膜や電極から下層のアモルファスシリコン層への影響
等を前記窒化珪素膜により防ぐ。 【構 成】 まず、基板上には、非単結晶シリコン膜が
形成され、かつチャネル形成領域が形成される活性層(1
3)、(13') 、ゲート絶縁膜、ゲート電極(11)、(11') 、
ソース領域(12)、(14)、ドレイン領域(14)、(20)、これ
らのソース領域(12)、(14)およびドレイン領域(14)、(2
0)の取り出し電極がそれぞれ形成される。その後、少な
くとも上記活性層(13)、(13') 、上記ソース領域(12)、
(14)および上記ドレイン領域(14)、(20)のそれぞれの上
方には、プラズマＣＶＤ法により水素を含むプラズマ窒
化シリコン膜(15)が形成され、次いでアニールされる。
護膜や電極から下層のアモルファスシリコン層への影響
等を前記窒化珪素膜により防ぐ。 【構 成】 まず、基板上には、非単結晶シリコン膜が
形成され、かつチャネル形成領域が形成される活性層(1
3)、(13') 、ゲート絶縁膜、ゲート電極(11)、(11') 、
ソース領域(12)、(14)、ドレイン領域(14)、(20)、これ
らのソース領域(12)、(14)およびドレイン領域(14)、(2
0)の取り出し電極がそれぞれ形成される。その後、少な
くとも上記活性層(13)、(13') 、上記ソース領域(12)、
(14)および上記ドレイン領域(14)、(20)のそれぞれの上
方には、プラズマＣＶＤ法により水素を含むプラズマ窒
化シリコン膜(15)が形成され、次いでアニールされる。
Description
【０００１】
【産業上の利用分野】本発明は、絶縁ゲート型電界効果
トランジスタの製造方法に関するものである。
トランジスタの製造方法に関するものである。
【０００２】
【従来の技術】従来、絶縁ゲート型電界効果トランジス
タの外表面は、半導体層を保護する目的から有機樹脂等
の保護膜で覆われている。たとえば、特開昭５８−１３
４４７６号公報に記載されている絶縁ゲート型電界効果
トランジスタについて説明する。ガラス基板の上面に
は、クロムからなるゲート電極が形成されている。そし
て、ゲート電極の上面を被うようにシリコン窒化膜から
なるゲート絶縁膜が形成されている。さらに、ゲート絶
縁膜の上面には、アモルファスシリコン層が形成されて
いる。そして、上記アモルファスシリコン層の上面に
は、ソース電極およびドレイン電極が前記ゲート電極を
挟むように対向して配設されている。
タの外表面は、半導体層を保護する目的から有機樹脂等
の保護膜で覆われている。たとえば、特開昭５８−１３
４４７６号公報に記載されている絶縁ゲート型電界効果
トランジスタについて説明する。ガラス基板の上面に
は、クロムからなるゲート電極が形成されている。そし
て、ゲート電極の上面を被うようにシリコン窒化膜から
なるゲート絶縁膜が形成されている。さらに、ゲート絶
縁膜の上面には、アモルファスシリコン層が形成されて
いる。そして、上記アモルファスシリコン層の上面に
は、ソース電極およびドレイン電極が前記ゲート電極を
挟むように対向して配設されている。
【０００３】以上のような絶縁ゲート型電界効果トラン
ジスタは、前記アモルファスシリコン層、ソース電極、
およびドレイン電極がシリコン窒化膜からなる絶縁保護
膜によって被われている。また、前記ソース電極あるい
はドレイン電極を形成しているＰ型またはＮ型のアモル
ファスシリコン層上にアルミニウム電極が真空蒸着方法
によって形成される。上記真空蒸着方法は、アモルファ
スシリコン層とアルミニウム電極とを100℃ないし150℃
で、加熱処理を50時間位行っている。
ジスタは、前記アモルファスシリコン層、ソース電極、
およびドレイン電極がシリコン窒化膜からなる絶縁保護
膜によって被われている。また、前記ソース電極あるい
はドレイン電極を形成しているＰ型またはＮ型のアモル
ファスシリコン層上にアルミニウム電極が真空蒸着方法
によって形成される。上記真空蒸着方法は、アモルファ
スシリコン層とアルミニウム電極とを100℃ないし150℃
で、加熱処理を50時間位行っている。
【０００４】しかし、アルミニウムは、アモルファスシ
リコン中にマイグレイト（異常拡散）して、電気的劣化
をおこしてしまう。このため、アルミニウムは、PI接合
またはNI接合において、深く侵入して接合特性を変質さ
せてしまっていた。このため、Ｐ型またはＮ型アモルフ
ァスシリコン上には、アルミニウムのような金属を真空
蒸着させるのではなく、酸化物導電膜を形成することが
試みられている。すなわち、Ｐ型アモルファスシリコン
に対しては、透光性導電酸化膜（CTO ）の酸化スズを、
またＮ型アモルファスシリコンに対しては、酸化インジ
ウムを主成分とする透光性導電酸化膜（CTO ）、すなわ
ち酸化スズを10重量％以下添加した酸化インジウム(IT
O）を密接させるということが試みられている。さら
に、必要に応じてこの透光性導電酸化膜（CTO ）上に反
射性金属であるアルミニウムまたは銀を形成させる方法
が知られている。
リコン中にマイグレイト（異常拡散）して、電気的劣化
をおこしてしまう。このため、アルミニウムは、PI接合
またはNI接合において、深く侵入して接合特性を変質さ
せてしまっていた。このため、Ｐ型またはＮ型アモルフ
ァスシリコン上には、アルミニウムのような金属を真空
蒸着させるのではなく、酸化物導電膜を形成することが
試みられている。すなわち、Ｐ型アモルファスシリコン
に対しては、透光性導電酸化膜（CTO ）の酸化スズを、
またＮ型アモルファスシリコンに対しては、酸化インジ
ウムを主成分とする透光性導電酸化膜（CTO ）、すなわ
ち酸化スズを10重量％以下添加した酸化インジウム(IT
O）を密接させるということが試みられている。さら
に、必要に応じてこの透光性導電酸化膜（CTO ）上に反
射性金属であるアルミニウムまたは銀を形成させる方法
が知られている。
【０００５】
【発明が解決しようとする課題】しかし、前記絶縁ゲー
ト型電界効果トランジスタにおける保護膜は、それ自体
からの水（湿度）の侵入、またはクラックの発生による
水の侵入等による特性の劣化が生じた。また、絶縁ゲー
ト型電界効果トランジスタにおける保護膜の形成は、当
該保護膜の下層に存在するアモルファスシリコン半導体
層への影響があり、絶縁ゲート型電界効果トランジスタ
自体の特性劣化、信頼性の低下を誘発してしまってい
た。そのため、本発明は、半導体層を保護するための絶
縁物が形成された絶縁ゲート型電界効果トランジスタに
おいて、半導体層と前記絶縁物との間に窒化珪素膜が形
成された絶縁ゲート型電界効果トランジスタとしたもの
である。
ト型電界効果トランジスタにおける保護膜は、それ自体
からの水（湿度）の侵入、またはクラックの発生による
水の侵入等による特性の劣化が生じた。また、絶縁ゲー
ト型電界効果トランジスタにおける保護膜の形成は、当
該保護膜の下層に存在するアモルファスシリコン半導体
層への影響があり、絶縁ゲート型電界効果トランジスタ
自体の特性劣化、信頼性の低下を誘発してしまってい
た。そのため、本発明は、半導体層を保護するための絶
縁物が形成された絶縁ゲート型電界効果トランジスタに
おいて、半導体層と前記絶縁物との間に窒化珪素膜が形
成された絶縁ゲート型電界効果トランジスタとしたもの
である。
【０００６】また、上記従来例のような絶縁ゲート型電
界効果トランジスタのごとき構造とすると、150 ℃で作
製しても500 時間までは、電気特性の劣化を10％以内に
防ぐことができた。しかし、上記絶縁ゲート型電界効果
トランジスタは、同じ条件で、500 時間ないし2000時間
経つと、初期の効率が8.3 ％（1.05cm2 ）であったの
が、その変化量において、５％（500時間）ないし25％
（2000時間）に劣化（低下）する。その原因を詳細に検
討していくと、アモルファスシリコンは、化学的に結晶
半導体に比べて不安定でありかつ反応しやすいため、絶
縁ゲート型電界効果トランジスタにおける劣化がアモル
ファスシリコン特有の劣化特性であることが判明した。
界効果トランジスタのごとき構造とすると、150 ℃で作
製しても500 時間までは、電気特性の劣化を10％以内に
防ぐことができた。しかし、上記絶縁ゲート型電界効果
トランジスタは、同じ条件で、500 時間ないし2000時間
経つと、初期の効率が8.3 ％（1.05cm2 ）であったの
が、その変化量において、５％（500時間）ないし25％
（2000時間）に劣化（低下）する。その原因を詳細に検
討していくと、アモルファスシリコンは、化学的に結晶
半導体に比べて不安定でありかつ反応しやすいため、絶
縁ゲート型電界効果トランジスタにおける劣化がアモル
ファスシリコン特有の劣化特性であることが判明した。
【０００７】また、半導体としてアモルファスシリコン
の代わりに微結晶または多結晶の結晶性を有する半導体
を用いた場合、その成分中のアモルファスシリコン分
は、約50％となっているため、酸化インジウム(ITO）と
透光性導電酸化膜（CTO）との反応をアモルファス珪素
のみの場合に比べて約１／２とすることができる。しか
し、微結晶または多結晶の結晶性を有する半導体を用い
た場合においても、本質的に劣化特性を有することには
変わりがなく、さらに抜本的な解決法が求められてい
た。
の代わりに微結晶または多結晶の結晶性を有する半導体
を用いた場合、その成分中のアモルファスシリコン分
は、約50％となっているため、酸化インジウム(ITO）と
透光性導電酸化膜（CTO）との反応をアモルファス珪素
のみの場合に比べて約１／２とすることができる。しか
し、微結晶または多結晶の結晶性を有する半導体を用い
た場合においても、本質的に劣化特性を有することには
変わりがなく、さらに抜本的な解決法が求められてい
た。
【０００８】本発明は、以上のような課題を解決するた
めのもので、絶縁ゲート型電界効果トランジスタ装置に
おける上記の問題点を解決し、絶縁ゲート型電界効果ト
ランジスタ装置自体の特性や信頼性を向上させることを
目的としたものである。本発明は、絶縁ゲート型電界効
果トランジスタを保護する有機樹脂等の絶縁物と、アモ
ルファスシリコン層との間に窒化珪素膜が形成されてい
ることにより、保護膜から水（湿度）の侵入、あるいは
保護膜を形成する際に生じる下層のアモルファスシリコ
ン層への影響等を前記窒化珪素膜により防ぐことができ
る絶縁ゲート型電界効果トランジスタの製造方法を提供
することを目的とする。
めのもので、絶縁ゲート型電界効果トランジスタ装置に
おける上記の問題点を解決し、絶縁ゲート型電界効果ト
ランジスタ装置自体の特性や信頼性を向上させることを
目的としたものである。本発明は、絶縁ゲート型電界効
果トランジスタを保護する有機樹脂等の絶縁物と、アモ
ルファスシリコン層との間に窒化珪素膜が形成されてい
ることにより、保護膜から水（湿度）の侵入、あるいは
保護膜を形成する際に生じる下層のアモルファスシリコ
ン層への影響等を前記窒化珪素膜により防ぐことができ
る絶縁ゲート型電界効果トランジスタの製造方法を提供
することを目的とする。
【０００９】
【課題を解決するための手段】前記目的を達成するため
に、本発明における絶縁ゲート型電界効果トランジスタ
の製造方法は、非単結晶シリコン膜で構成されかつチャ
ネル形成領域が形成される活性層(13)、(13') 、ゲート
絶縁膜、ゲート電極(11)、(11') 、ソース領域(12)、(1
4)、ドレイン領域(14)、(20)、これらのソース領域(1
2)、(14)及びドレイン領域(14)、(20)の取り出し電極を
それぞれ形成した後、少なくとも上記活性層(13)、(1
3') 、上記ソース領域(12)、(14)及び上記ドレイン領域
(14)、(20)のそれぞれの上方にプラズマＣＶＤ法により
水素を含むプラズマ窒化シリコン膜(15)を形成し、次い
でアニールを行なうことを特徴とする。
に、本発明における絶縁ゲート型電界効果トランジスタ
の製造方法は、非単結晶シリコン膜で構成されかつチャ
ネル形成領域が形成される活性層(13)、(13') 、ゲート
絶縁膜、ゲート電極(11)、(11') 、ソース領域(12)、(1
4)、ドレイン領域(14)、(20)、これらのソース領域(1
2)、(14)及びドレイン領域(14)、(20)の取り出し電極を
それぞれ形成した後、少なくとも上記活性層(13)、(1
3') 、上記ソース領域(12)、(14)及び上記ドレイン領域
(14)、(20)のそれぞれの上方にプラズマＣＶＤ法により
水素を含むプラズマ窒化シリコン膜(15)を形成し、次い
でアニールを行なうことを特徴とする。
【００１０】
【作 用】非単結晶半導体層上に形成された窒化珪素
膜は、酸素および珪素と反応し難く、また、水および酸
素を通し難いため、絶縁ゲート型電界効果トランジスタ
の劣化を防止し、良好な特性を保持できる。また、窒化
珪素膜の代わりに、酸化物被膜を非単結晶半導体層に形
成した場合、経年変化によって、酸化物被膜の酸素と非
単結晶半導体層の珪素とが反応するため、絶縁ゲート型
電界効果トランジスタの特性は劣化する。
膜は、酸素および珪素と反応し難く、また、水および酸
素を通し難いため、絶縁ゲート型電界効果トランジスタ
の劣化を防止し、良好な特性を保持できる。また、窒化
珪素膜の代わりに、酸化物被膜を非単結晶半導体層に形
成した場合、経年変化によって、酸化物被膜の酸素と非
単結晶半導体層の珪素とが反応するため、絶縁ゲート型
電界効果トランジスタの特性は劣化する。
【００１１】さらに、窒化珪素膜は、電極を構成する金
属被膜、あるいは有機樹脂保護絶縁膜等からの異常拡散
も防ぐことができる。窒化珪素膜を本発明のような構成
とすることで、非単結晶半導体層の内部および外部か
ら、絶縁ゲート型電界効果トランジスタを劣化させる物
質を遮断することができる。
属被膜、あるいは有機樹脂保護絶縁膜等からの異常拡散
も防ぐことができる。窒化珪素膜を本発明のような構成
とすることで、非単結晶半導体層の内部および外部か
ら、絶縁ゲート型電界効果トランジスタを劣化させる物
質を遮断することができる。
【００１２】
【実 施 例】図１は本発明の一実施例である絶縁ゲー
ト型電界効果トランジスタにおける集積化構造の縦断面
図である。図１において、石英基板(1) 上には、Ｎ型の
珪素よりなるゲート電極(11)、(11') が厚さ0.2 μｍ、
幅５μｍとなるように第１のマスクを用いて作製され
る。さらに、ゲート電極(11)および(11') の上には、ゲ
ート絶縁膜がハロゲン元素雰囲気で1100℃の温度で酸化
されて300 Åないし1200Åの厚さに形成された。さら
に、上記石英基板(1) およびゲート絶縁膜上には、ホウ
素を1PPMの濃度で注入したＰ型の真性の半導体（Ｉ型珪
素）(13)が公知のプラズマ気相法、または低温気相法
（LT CVD法）、光CVD 法のごとき減圧気相法（LP CVD
法）により0.3μｍの厚さに形成された。
ト型電界効果トランジスタにおける集積化構造の縦断面
図である。図１において、石英基板(1) 上には、Ｎ型の
珪素よりなるゲート電極(11)、(11') が厚さ0.2 μｍ、
幅５μｍとなるように第１のマスクを用いて作製され
る。さらに、ゲート電極(11)および(11') の上には、ゲ
ート絶縁膜がハロゲン元素雰囲気で1100℃の温度で酸化
されて300 Åないし1200Åの厚さに形成された。さら
に、上記石英基板(1) およびゲート絶縁膜上には、ホウ
素を1PPMの濃度で注入したＰ型の真性の半導体（Ｉ型珪
素）(13)が公知のプラズマ気相法、または低温気相法
（LT CVD法）、光CVD 法のごとき減圧気相法（LP CVD
法）により0.3μｍの厚さに形成された。
【００１３】次に、酸化珪素は、CVD 法にて１μｍの厚
さに形成された後、フォトレジストがコーティングさ
れ、下側よりレーザ光を照射して、ゲート電極上方以外
のレジストが除去された。さらに、ゲート電極上方に形
成されていたレジストは、除去されて酸化珪素のみを残
存させた。さらに、これら全面にプラズマ気相法によ
り、微結晶のＮ型珪素半導体(21)が500 Åの厚さに形成
された。さらに、炭化珪素膜（SiX C1-X ０＜ｘ＜１
ここではｘ＝0.9 ）(22)は、100 Å以下の厚さ、ここで
は50Åの厚さに同一反応炉により連続して形成された。
さらに、酸化インジウム(23)は、炭化珪素膜(22)上に50
0 Åの厚さで電子ビーム蒸着法により形成された。
さに形成された後、フォトレジストがコーティングさ
れ、下側よりレーザ光を照射して、ゲート電極上方以外
のレジストが除去された。さらに、ゲート電極上方に形
成されていたレジストは、除去されて酸化珪素のみを残
存させた。さらに、これら全面にプラズマ気相法によ
り、微結晶のＮ型珪素半導体(21)が500 Åの厚さに形成
された。さらに、炭化珪素膜（SiX C1-X ０＜ｘ＜１
ここではｘ＝0.9 ）(22)は、100 Å以下の厚さ、ここで
は50Åの厚さに同一反応炉により連続して形成された。
さらに、酸化インジウム(23)は、炭化珪素膜(22)上に50
0 Åの厚さで電子ビーム蒸着法により形成された。
【００１４】この後、酸化珪素は、リフトオフ法により
除去され、ゲート電極(11)および(11'）の両端とその両
端とが概略一致され、Ｎ型珪素半導体(21)となる。その
結果、ソース領域(12)とドレイン領域(14)とは、ゲート
電極(11)とセルフアラインをして形成された。この場
合、Ｎ型ソース領域(12)、Ｉ型チャネル形成領域(13)、
Ｎ型ドレイン領域(14)、またはＮ型ソース領域(14)、Ｉ
型チャネル形成領域(13'）、Ｎ型ドレイン領域(20)のイ
ンバータ集積化構造を構成させることができた。その
後、窒化珪素膜(15)からなるパッシベイション膜が作製
される。この窒化珪素膜(15)は、酸化インジウム(23)の
表面、炭化珪素膜(22) (Si x C1-x ) の表面、Ｎ型珪素
半導体(21)の表面、真性の半導体(13)の表面、Ｎ型珪素
半導体(14)の表面、酸化インジウム(23)の表面を覆って
形成される。
除去され、ゲート電極(11)および(11'）の両端とその両
端とが概略一致され、Ｎ型珪素半導体(21)となる。その
結果、ソース領域(12)とドレイン領域(14)とは、ゲート
電極(11)とセルフアラインをして形成された。この場
合、Ｎ型ソース領域(12)、Ｉ型チャネル形成領域(13)、
Ｎ型ドレイン領域(14)、またはＮ型ソース領域(14)、Ｉ
型チャネル形成領域(13'）、Ｎ型ドレイン領域(20)のイ
ンバータ集積化構造を構成させることができた。その
後、窒化珪素膜(15)からなるパッシベイション膜が作製
される。この窒化珪素膜(15)は、酸化インジウム(23)の
表面、炭化珪素膜(22) (Si x C1-x ) の表面、Ｎ型珪素
半導体(21)の表面、真性の半導体(13)の表面、Ｎ型珪素
半導体(14)の表面、酸化インジウム(23)の表面を覆って
形成される。
【００１５】この窒化珪素膜(15)は、領域(30)に形成さ
れているばかりでなく、領域(31)にも領域(30)と同様に
形成されている。この窒化珪素膜(15)の作製は、100 ℃
ないし300℃好ましくは、150 ℃ないし250℃の温度にお
いて、シランとアンモニアとを反応炉に導入し、そこに
光エネルギを供給して水銀励起法による光CVD 法により
形成される。すなわち、SiH4＋４NH4 →SiN4＋10H2 の
反応が起こり、水素を含む窒化珪素膜(15)が形成され
る。また、窒化珪素膜(15)の形成に際し、水銀励起法に
よる光CVD 法は、水銀原子の衝突および光エネルギーに
よって反応炉内がプラズマ状態になっている。さらに、
窒化珪素膜(15)は、500 Åないし1000Åの厚さに形成さ
れた。
れているばかりでなく、領域(31)にも領域(30)と同様に
形成されている。この窒化珪素膜(15)の作製は、100 ℃
ないし300℃好ましくは、150 ℃ないし250℃の温度にお
いて、シランとアンモニアとを反応炉に導入し、そこに
光エネルギを供給して水銀励起法による光CVD 法により
形成される。すなわち、SiH4＋４NH4 →SiN4＋10H2 の
反応が起こり、水素を含む窒化珪素膜(15)が形成され
る。また、窒化珪素膜(15)の形成に際し、水銀励起法に
よる光CVD 法は、水銀原子の衝突および光エネルギーに
よって反応炉内がプラズマ状態になっている。さらに、
窒化珪素膜(15)は、500 Åないし1000Åの厚さに形成さ
れた。
【００１６】その後、さらに絶縁ゲート型電界効果トラ
ンジスタを保護する絶縁物である、たとえばポリイミド
樹脂(16)は、チャネル形成領域(13)、(13'）が形成され
ている活性層、ソース領域(12)、(14)およびドレイン領
域(14)、(20)の上方に約２μｍの厚さで形成される。ま
た、ポリイミド樹脂(16)は、絶縁ゲート型電界効果トラ
ンジスタ上に塗布された後、熱を加えることにより硬化
される。ポリイミド樹脂を硬化する熱処理は、絶縁ゲー
ト型電界効果トランジスタにも伝達され、絶縁ゲート型
電界効果トランジスタの初期特性を安定化させる。その
後、ポリイミド樹脂(16)および窒化珪素膜(15)には、電
極用穴開けが施され、電源電極(VDD)(19)、接地電極(Vs
s)(17) 、出力電極(18)のアノードがアルミニウムによ
り形成された。このポリイミド樹脂の穴あけの時、入力
ゲート電極(11)、負荷のゲート電極(11') にも穴あけを
行い（図示せず）インバータ構造を有せしめた。前記の
ように形成させた窒化珪素膜(15)は、その後に形成した
絶縁物の樹脂からの水（湿度）、あるいは絶縁物に生じ
たクラックなどからの水（湿度）が真性の半導体(13)、
(13') 、あるいはその他のＮ型の珪素半導体等に影響す
ることを防ぐことに効果がある。
ンジスタを保護する絶縁物である、たとえばポリイミド
樹脂(16)は、チャネル形成領域(13)、(13'）が形成され
ている活性層、ソース領域(12)、(14)およびドレイン領
域(14)、(20)の上方に約２μｍの厚さで形成される。ま
た、ポリイミド樹脂(16)は、絶縁ゲート型電界効果トラ
ンジスタ上に塗布された後、熱を加えることにより硬化
される。ポリイミド樹脂を硬化する熱処理は、絶縁ゲー
ト型電界効果トランジスタにも伝達され、絶縁ゲート型
電界効果トランジスタの初期特性を安定化させる。その
後、ポリイミド樹脂(16)および窒化珪素膜(15)には、電
極用穴開けが施され、電源電極(VDD)(19)、接地電極(Vs
s)(17) 、出力電極(18)のアノードがアルミニウムによ
り形成された。このポリイミド樹脂の穴あけの時、入力
ゲート電極(11)、負荷のゲート電極(11') にも穴あけを
行い（図示せず）インバータ構造を有せしめた。前記の
ように形成させた窒化珪素膜(15)は、その後に形成した
絶縁物の樹脂からの水（湿度）、あるいは絶縁物に生じ
たクラックなどからの水（湿度）が真性の半導体(13)、
(13') 、あるいはその他のＮ型の珪素半導体等に影響す
ることを防ぐことに効果がある。
【００１７】また、水（湿度）に対して効果を有するば
かりでなく、前記半導体層を保護する絶縁物を形成する
際の不純物の半導体層への影響を防ぐことができ、さら
に前記電源電極(19)、接地電極(17)、出力電極(18)のア
ノードからの不純物拡散による半導体層への影響を防止
することができる。特に、真性半導体(13)のチャネル形
成領域に対する本発明の効果は大きいものがある。図面
において明らかなごとく、Ｎ型半導体は、微結晶または
多結晶構造のＮ型珪素半導体(21)、炭化珪素膜 SiX C
1-X（０＜ｘ＜１）(22)、酸化インジウム(23)よりな
り、かかるＮーＮーITO ( 酸化インジウム) 接合とした
場合、この絶縁ゲート型電界効果トランジスタ、または
集積回路装置を150℃、1000時間放置しても、絶縁ゲー
ト型電界効果トランジスタ特性の劣化による変化がまっ
たく見られず、従来の単にＮ型珪素半導体上に金属を積
層した場合に比べてきわめて高信頼性を有せしめること
ができた。
かりでなく、前記半導体層を保護する絶縁物を形成する
際の不純物の半導体層への影響を防ぐことができ、さら
に前記電源電極(19)、接地電極(17)、出力電極(18)のア
ノードからの不純物拡散による半導体層への影響を防止
することができる。特に、真性半導体(13)のチャネル形
成領域に対する本発明の効果は大きいものがある。図面
において明らかなごとく、Ｎ型半導体は、微結晶または
多結晶構造のＮ型珪素半導体(21)、炭化珪素膜 SiX C
1-X（０＜ｘ＜１）(22)、酸化インジウム(23)よりな
り、かかるＮーＮーITO ( 酸化インジウム) 接合とした
場合、この絶縁ゲート型電界効果トランジスタ、または
集積回路装置を150℃、1000時間放置しても、絶縁ゲー
ト型電界効果トランジスタ特性の劣化による変化がまっ
たく見られず、従来の単にＮ型珪素半導体上に金属を積
層した場合に比べてきわめて高信頼性を有せしめること
ができた。
【００１８】
【発明の効果】本発明によれば、絶縁ゲート型電界効果
トランジスタを保護するために、異なる性質の有機樹脂
保護絶縁膜と窒化珪素膜とによって非単結晶半導体層を
覆った。また、窒化珪素膜は、アルミニウム等の電極材
あるいは有機樹脂等が非単結晶半導体層に侵入するのを
防止する。したがって、本発明の絶縁ゲート型電界効果
トランジスタは、有機樹脂保護絶縁膜に生じたクラック
からの水（湿度）が侵入したり、あるいは有機樹脂保護
絶縁膜を形成する際に生じる下層の非単結晶半導体への
影響等を前記窒化珪素膜により防ぐことができる。
トランジスタを保護するために、異なる性質の有機樹脂
保護絶縁膜と窒化珪素膜とによって非単結晶半導体層を
覆った。また、窒化珪素膜は、アルミニウム等の電極材
あるいは有機樹脂等が非単結晶半導体層に侵入するのを
防止する。したがって、本発明の絶縁ゲート型電界効果
トランジスタは、有機樹脂保護絶縁膜に生じたクラック
からの水（湿度）が侵入したり、あるいは有機樹脂保護
絶縁膜を形成する際に生じる下層の非単結晶半導体への
影響等を前記窒化珪素膜により防ぐことができる。
【図１】本発明の一実施例である絶縁ゲート型電界効果
トランジスタにおける集積化構造の縦断面図である。
トランジスタにおける集積化構造の縦断面図である。
１・・・石英基板 １１、１１′・・・ゲート電極 １２・・・ソース領域 １３・・・チャネル形成領域 １４・・・ドレイン領域 １５・・・窒化珪素膜 １６・・・有機樹脂保護絶縁膜 １７・・・接地電極 １８・・・出力電極 １９・・・電源電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/336
Claims (1)
- 【請求項１】 非単結晶シリコン膜で構成されかつチャ
ネル形成領域が形成される活性層、ゲート絶縁膜、ゲー
ト電極、ソース領域、ドレイン領域、これらのソース領
域およびドレイン領域の取り出し電極をそれぞれ形成し
た後、 少なくとも上記活性層、上記ソース領域および上記ドレ
イン領域のそれぞれの上方にプラズマＣＶＤ法により水
素を含むプラズマ窒化シリコン膜を形成し、 次いでアニール処理を行なうことを特徴とする絶縁ゲー
ト型電界効果トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8380394A JPH0750420A (ja) | 1994-03-31 | 1994-03-31 | 絶縁ゲート型電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8380394A JPH0750420A (ja) | 1994-03-31 | 1994-03-31 | 絶縁ゲート型電界効果トランジスタの製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1274697A Division JPH0669096B2 (ja) | 1983-08-19 | 1989-10-20 | 絶縁ゲート型電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0750420A true JPH0750420A (ja) | 1995-02-21 |
Family
ID=13812828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8380394A Pending JPH0750420A (ja) | 1994-03-31 | 1994-03-31 | 絶縁ゲート型電界効果トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0750420A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7842549B2 (en) | 2003-01-15 | 2010-11-30 | Cree, Inc. | Methods of fabricating silicon carbide devices incorporating multiple floating guard ring edge terminations |
| US9515135B2 (en) | 2003-01-15 | 2016-12-06 | Cree, Inc. | Edge termination structures for silicon carbide devices |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58134476A (ja) * | 1982-02-05 | 1983-08-10 | Mitsubishi Electric Corp | 薄膜トランジスタ |
| JPH02263474A (ja) * | 1983-08-19 | 1990-10-26 | Semiconductor Energy Lab Co Ltd | 絶縁ゲイト型電界効果トランジスタ |
-
1994
- 1994-03-31 JP JP8380394A patent/JPH0750420A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58134476A (ja) * | 1982-02-05 | 1983-08-10 | Mitsubishi Electric Corp | 薄膜トランジスタ |
| JPH02263474A (ja) * | 1983-08-19 | 1990-10-26 | Semiconductor Energy Lab Co Ltd | 絶縁ゲイト型電界効果トランジスタ |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7842549B2 (en) | 2003-01-15 | 2010-11-30 | Cree, Inc. | Methods of fabricating silicon carbide devices incorporating multiple floating guard ring edge terminations |
| US8124480B2 (en) | 2003-01-15 | 2012-02-28 | Cree, Inc. | Methods of fabricating silicon carbide devices incorporating multiple floating guard ring edge terminations |
| US9515135B2 (en) | 2003-01-15 | 2016-12-06 | Cree, Inc. | Edge termination structures for silicon carbide devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5589694A (en) | Semiconductor device having a thin film transistor and thin film diode | |
| US8760593B2 (en) | Thin film transistor and method for manufacturing thereof | |
| KR100547543B1 (ko) | 박막 트랜지스터 | |
| US20050263761A1 (en) | Thin film transistor, flat panel display having the same and a method of fabricating each | |
| JP5797922B2 (ja) | 薄膜トランジスタアレイ基板、その製造方法、および表示装置 | |
| US3906620A (en) | Method of producing multi-layer structure | |
| US3972756A (en) | Method of producing MIS structure | |
| JPS615577A (ja) | 薄膜半導体装置 | |
| JPH0669096B2 (ja) | 絶縁ゲート型電界効果トランジスタ | |
| JPH0750420A (ja) | 絶縁ゲート型電界効果トランジスタの製造方法 | |
| TWI805369B (zh) | 半導體裝置及其製造方法 | |
| US20220254933A1 (en) | Active device substrate and fabrication method of active device substrate | |
| JPS6043869A (ja) | 半導体装置 | |
| JPH08125197A (ja) | 半導体装置の作製方法および半導体装置の作製装置 | |
| JPH07131033A (ja) | 絶縁ゲート型電界効果トランジスタ | |
| JPH0564862B2 (ja) | ||
| JP5332030B2 (ja) | 薄膜トランジスタ基板及びその製造方法 | |
| JPH07120806B2 (ja) | 薄膜電界効果トランジスターの製造方法 | |
| JPH05275702A (ja) | 薄膜トランジスタ | |
| JP2740275B2 (ja) | 薄膜トランジスタ | |
| JPS6364369A (ja) | 半導体装置の製造方法 | |
| KR950003942B1 (ko) | 액정표시장치의 박막트랜지스터의 제조방법 | |
| JPH03185736A (ja) | 半導体装置の製造方法 | |
| CN115101542A (zh) | 半导体装置及其制造方法 | |
| CN112687554A (zh) | 阵列基板制备方法、阵列基板及显示装置 |