JPS6043869A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6043869A
JPS6043869A JP58151405A JP15140583A JPS6043869A JP S6043869 A JPS6043869 A JP S6043869A JP 58151405 A JP58151405 A JP 58151405A JP 15140583 A JP15140583 A JP 15140583A JP S6043869 A JPS6043869 A JP S6043869A
Authority
JP
Japan
Prior art keywords
semiconductor
type
silicon
semiconductor device
prepared
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58151405A
Other languages
English (en)
Other versions
JPH0424878B2 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP58151405A priority Critical patent/JPS6043869A/ja
Publication of JPS6043869A publication Critical patent/JPS6043869A/ja
Priority to JP1274697A priority patent/JPH0669096B2/ja
Publication of JPH0424878B2 publication Critical patent/JPH0424878B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651Silicon transistors
    • H01L29/7866Non-monocrystalline silicon transistors
    • H01L29/78672Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Photovoltaic Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は透光性導電膜とPまたはN型の非単結晶半導
体との界面即ち電極近傍の構造に関する。
この発明はPまたはN型の導電型を有し、かつ透光性を
アモルファス珪素に比べて大きく有する半導体と、この
半導体に密接して導電性を有する透光性導電膜の電極と
を密接させてオーーム接触を有せしめるに際し、この電
極−半導体界面での反応による絶縁物の発生を防ぐため
、その間にアモルファス珪素よりも透光性を有する5i
xC)−x (0〈x〈1)で示される炭化珪素を介在
せしめ、熱化学反応の発生を防ぎ、高信頼性を得たもの
である。
この発明はPI、NIまたはPIN接合を少なくとも1
つ有する光電変換装置く以下PvCという)またN(ソ
ース)I(チャネル形成領域)N(ドレイン)またはP
IF接合を有する絶縁ディト型電界効果半導体(以下F
ETという)上における電極での長期信頼性を有せしめ
んとする構造に関する。
従来、これら半導体装置においてはPまたはN型のアモ
ルファス珪素上にアルミニュームを真空蒸着方法で形成
することが知られていた。しかしかかるアモルファス珪
素とアルミニュームとの電極を100〜150℃で加熱
処理を50時間位行うと、アルミニュームが半導体中に
マイブレイト(異常拡散)して、電気的劣化をおこして
しまう。このため、PIまたはNl接合において、この
アルミニュームがきわめて深<PIまたNl接合にて至
り、接合特性を変質させてしまっていた。
このため、PまたはN型半導体上にはこのような金属を
真空蒸着させるのではなく、酸化物導電膜を形成するこ
とが試みられる。即ちP型アモルファス珪素に対し透光
性導電酸化膜(以下CTOという)の酸化スズを、また
N型アモルファス珪素に対し酸化インジュームを主成分
とするCTO即ちITO(酸化スズを10重量%以下添
加した酸化インジューム)を密接させた。さらに必要に
応じてこのCTO上に反射性金属であるアルミニューム
または銀を形成させる方法が知られている。
かくのごとき構造とすると、150℃で作製しても50
0時間までは電気特性の劣化を10%以内に防ぐことが
できた。しかし500時間〜2000時間たつと、例え
ばPIN接合を有するPvCにおいて、初期の効率が8
.3%(1,05,ff1)であったのが、その変化量
において5%(500時間)〜25%(2000時間)
もの特性劣化(低下)がおこる。
その原因を詳細に検討していくと、PまたはN領域のア
モルファス半導体とCTOとの界面に酸化珪素が薄く形
成されてしまっていることが判明した。特にN型アモル
ファス珪素においては、PSG(リンガラス)2P型ア
モルファス珪素においてはBSG (ホウ素ガラス)が
形成される。これらガラスは最終的に絶縁性を有してお
り、アモルファス珪素は化学的に結晶半導体に比べて不
安定でありかつ反応しやすいため、アモルファス半導体
特有の劣化特性であることが判明した。
本発明はかかる劣化の発生を防止して高信頼性を有せし
めることを目的としている。
さらにPIまたはNl接合においては、またはN型半導
体層がアモルファス珪素においては、その電気伝導度は
10−〜10’(Ωcrn )−’であり、かつその活
性化エネルギも0.3〜0.4eVと大きい。
このため活性状態の真性または実質的に真性(P型用ホ
ウ素またはN型用リンが10” cm−ヨ以下である、
または意図的に■または7価の不純物を添加しない)の
I型半導体との接合の内部電界を、有せしめんとするに
は、かかるアモルファス珪素では不十分であり、さらに
このPまたはN型半導体を透光して光を■型半導体に注
入せんとする時、この半導体層での光吸収損をより少な
くすることがめられている。・ これらのため、本発明においては、1層に接する半導体
は非単結晶半導体であって、特に微結晶または多結晶の
PまたはN型の珪素半導体を用いることを特徴としてい
る。即ち電気伝導度が10−’〜102(Ωc m )
”を有し、さらに光吸収係数も例えば500nmにてア
モルファス珪素の3X10−”(Ωc m >−’であ
るものがI X10! (Ωc m )−’と1/3に
減少させている。かかる5〜200人の粒径の微結晶ま
たは200〜2000人〇粒径の多結晶の珪素を用いて
いる。
か(のごとくに結晶性を有するPまたはN型半導体を用
いることにより、その成分中のアモルファス分は約50
%となっているため、ITOとcToとの反応をアモル
ファス珪素のみの場合に比べて約1/iとすることがで
きる。しかしこれでも本質的には劣化特性を有すること
には変わりなく、さらに抜本的な解決法がめられていた
本発明はかかる目的のため、この微結晶性のPまたはN
型半導体上に同一導電型の5ixC,−4(0〈x〈1
)をきわめて薄く形成せしめている。かくすると、この
炭化珪素が酸素に対しブロック(阻止)効果を有し、C
TOを構成している酸素が珪素中に拡散してPSG、 
BSGを作ることを防ぐことができることが判明した。
5IXCI−1(0〈x 〈1 )において、X =0
.95〜0.8においてはその酸素のブロック作用に十
分であり、かつその厚さもトンネル電流を引き出す程度
の100Å以下(代表的には平均膜厚15〜40人と推
定される)の厚さで十分のブロック作用があった。その
結果、例えばPIN結合を有さない光電変換装置を15
0°Cで保持し、1000〜2000時間をへても、そ
の劣化は0〜2%(1000時間)ないし0〜3%(2
000時間)と熱劣化をまったくなくすことができた。
以下に図面に従って本発明を示す。
実施例1 第1図(A)は基板(1〉、透光性絶縁基板(15)を
通って光(10)が照射されたpvcを示す。
図面において、ガラス基板(1)上に第1OCTO(2
)を形成した。図面ではこれをフッ素のごときハロゲン
元素が添加された酸化スズ(300〜2000人)また
はITO(300〜1500人)土酸化スズ(200〜
400人)の2層構造とした。さらに、このCTO(2
)上にP型の5ixC1−z (0< x < 1 例
えばX=0.8 )をプラズマ気相法(PCVD法)に
よりS+l14とCI+、で実施した。その際、B 、
I+、を0.5濃度%添加して200℃の温度で20W
にて形成させた。その平均厚さは約100人であった。
さらにこの上面にI型部晶質または半非晶質珪素をpc
vo法、光CVD法、光プラズマ気相法またはLT C
VD法(低温気相法>OIOMOCVD法ともいう)ま
たはこれらを組み合わ′せた気相法により0.2〜0.
8μ例えば0.5μの厚さに形成させた。この時同時に
ホウ素を平均濃度が10円cm’以下添加し、かつ濃度
勾配をP型側に大きくして設け、効率の向上を図ること
は有効であった。またこの水素およびハロゲン元素が添
加された珪素半導体中の酸素は少なくとも5 xioI
!ICm−ヨ以下好ましくは5×1018cm’以下に
し、酸素による光照射劣化を防ぎ、かつ酸化珪素絶縁物
の存在による電気的導電性の低下を防いだ。
次にN型の非単結晶半導体層(5)をPJ /SiH。
−1%、 SiI■+/ 1lz−30%として、PC
VD法により10Wの出力で100〜300人例えば2
00人の厚さに形成せしめた。するとこの場合は微結晶
性を含むN型珪素(水素が5〜15原子%添加されてい
る)が形成された。さらにこの上面に円+3/ 5il
ly−1%。
CH,/ (Sil+、十〇11?)−5〜50%とし
、5iXC1*((例えばx−0,95〜0.8 )(
21)として作製した。
この膜厚は100Å以下例えば30人とした。さらにこ
の後1、ITOを裏面電極(19)として公知の電子ビ
ーム蒸着法により形成せしめた。
これに対応したエネルギバンド図を71図(B)に示す
かかる構造において、AMI (100mW /cJ)
にて1.05cII+(3,5cm X 3mm )に
おいて、8.91%(開放電圧0.89V、短絡電流1
8mA / cn! 、曲線因子0.55>を得た。こ
れを150°Cで大気中に放置すると、1000〜20
00時間を経てその劣化は初期に比べて0〜3%(10
00時間)、また0〜5%(2000時間)を試料数3
0にて得ることができ、その劣化は3%以内で従来が2
0%を越えていたことに比べて実用上きわめて著しい信
頼性の向上であった。
実施例2 この実施例は第1図(A)に対し、N型半導体上のIT
O(7)上にさらに反射性電極として銀(500〜10
00人)およびこの上にアルミニューム3000人を電
子ビーム蒸着法により作製した。するとこの反射性電極
により600〜800nmの長波長光を照射してI型半
導体層中に閉じ込めることができるため、初期変換効率
は9.82%(開放電圧0.89V、短絡電流、[,3
mA、曲線因子0.57)を得ることができた。その信
頼性特性に関しても、150℃、1000時間放置の条
件でも初期値に比べて3%以下の劣化しかなかった。
実施例3 第2図はIG FETに本発明を用いた例である。
図面において、石英基板(1)上にN型の珪素よりなる
ゲイト電極(厚さ0.2μ、i] 5μ)を第1のマ入
りにて作製した。さらにゲイト絶縁物をハロゲン元素雰
囲気で1100℃の温度で酸化をして300〜1200
人の厚さに作製した。さらにホウ素が1 PPMの濃度
に注入したP型の真性の半導体(I型珪素)を公知のプ
ラズマ気相法またはLT C’VD法(IlOMOCV
D法ともいう)、光CVO法のとときl、P CV[l
法(減圧気相法)により0.3μの厚さに作製した。
次に酸化珪素をCVD法にて1μの厚さに作製した後、
フォトレジストをコーティングし、下側よりレーザ光を
照射してゲイト電極上方以外のレジストを除去した。さ
らにレジストを除去して、酸化珪素のみを残存させた。
さらにこれら全面にプラズマ気相法により微結晶のNの
珪素半導体を500人の厚さに(21)として形成し、
さらに5ixC+−x(Q<X<l ここではx =0
.9022)を100Å以下の厚さここでは50人の厚
さに同一反応炉により連続して形成した。さらにITO
を500人の厚さに電子ビーム蒸着法により形成した。
この後、酸化珪素をリフトオフ法により除去し、ゲイト
電極の両端とその両端とを概略一致させて、N型半導体
(21)を形成させた。その結果、ソース(12)とド
レイン(14)とをゲイト電極(11)とセルファライ
ンをして形成させた。
この場合、N (12)、I (13)、N (14)
またはN(1’4)、 r <IA>、N (20)の
インバータ集積化構造を構成させることができた。
図面においてはこの後、シランとアンモニアとの水銀励
起法による光CVDにより窒化珪素膜のバンシヘイショ
ン膜(15)を500〜1000人の厚さに形成させた
。さらにポリイミド樹脂例えばPIG(16)を約2μ
の厚さに形成し、電極用穴開けをして、電源(VDD 
>(19)、接地(Vss ><17)、出力(18)
のアノードをアルミニュームにより作製した。
このPIQの穴あけの時、入力(ディト電極(11) 
)。
負荷のゲイト電極(115)にも穴あけを行い(図示せ
ず)インバータ構造を有せしめた。
図面において明らかなごとく、N型半導体は微結晶また
は多結晶構造のN型半導体(21)、 5ixClよ(
0<x<1)半導体(22)、CTO(23)よりなり
、かかるN−N−CTO接合とした場合、このFETま
たICを150℃、1000時間の放置を行っても、F
ET特性の劣化による変化がまったく見られず、従来の
単にN型珪素半導体上に金属を積層した場合に比べてき
わめて高信頼性を有せしめることができた。
本発明において、以上の実施例はN型非単結晶半導体に
ITO等の酸化インジュームを主成分とする電極を作製
した。しかしP型珪素半導体−P型炭化珪素(SixC
2(0< x < 1 )半導体−酸化スズのCTOに
よる電極構造を同時に作ることは有効である。
以上の説明のごとく、本発明は光電変換装置および絶縁
ディト型電界効果トランジスタ等の非単結晶半導体を用
いる半導体装置における電極構造において、I型半導体
に密接した電気伝導度のよい結晶性の非単結晶半導体を
形成し、さらにその上面に化学的にきわめて安定な5i
xC+< (0< x <1)の炭化珪素を設け、この
結果非単結晶珪素半導体とCTOとの反応による絶縁膜
の形成を防ぐことができ、高信頼性の半導体層を作るこ
とが可能となった。
【図面の簡単な説明】 第1図は光電変換装置に本発明を応用した場合の縦断面
図を示す。 第2図は本発明構造を用いた絶縁ゲイト型電界効果トラ
ンジスタの集積化構造の縦断面図である。 特許出願人 品lイコ 1g /z

Claims (1)

  1. 【特許請求の範囲】 1、PまたはN型半導体と透光性電極とが密接して設け
    られた半導体装置において、PまたはN型の珪素非単結
    晶半導体と5ixC,−、(0< x〈1)で示される
    炭化珪素半導体と酸化物透光性導電膜とが密接して設け
    られたことを特徴とする半導体装置。 2、PまたはN型半導体と透光性電極とが密接して設け
    られた半導体装置において、PまたはN型の珪素非単結
    晶半導体と5ixC1−((0< x〈1)で示される
    炭化珪素半導体と酸化物透光性導電膜と該透光性導電膜
    上に反射性金属とが密接して設けられたことを特徴とす
    る半導体装置。 3、特許請求の範囲第1項または第2項において、−゛
     −N型の微結晶性を有す る非単結晶珪素半導体とN型の5ixC1え(0くxく
    1)で示される非晶質炭化珪素半導体と酸化インジュー
    ムを主成分とする透光性導電膜とが密接して設けられた
    ことを特徴とする半導体装置。 4、特許請求の範囲第1項または第2項において、P型
    の微結晶性を有する珪素半導体とP型の5IXCI−K
    (0〈x 〈1 )で示される非晶質炭化珪素半導体と
    酸化スズ透光性導電膜とが密接して設けられたことを特
    徴とする半導体装置。 5、特許請求の範囲第1項または第2項において、5i
    xC,、、c(0<x< 1)で示される炭化珪素は平
    均膜厚において100Å以下であることを特徴とする半
    導体装置。
JP58151405A 1983-08-19 1983-08-19 半導体装置 Granted JPS6043869A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP58151405A JPS6043869A (ja) 1983-08-19 1983-08-19 半導体装置
JP1274697A JPH0669096B2 (ja) 1983-08-19 1989-10-20 絶縁ゲート型電界効果トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58151405A JPS6043869A (ja) 1983-08-19 1983-08-19 半導体装置

Related Child Applications (3)

Application Number Title Priority Date Filing Date
JP1274697A Division JPH0669096B2 (ja) 1983-08-19 1989-10-20 絶縁ゲート型電界効果トランジスタ
JP1274696A Division JPH0340470A (ja) 1989-10-20 1989-10-20 絶縁ゲイト型電界効果トランジスタ
JP3352883A Division JPH05267700A (ja) 1991-12-17 1991-12-17 半導体装置

Publications (2)

Publication Number Publication Date
JPS6043869A true JPS6043869A (ja) 1985-03-08
JPH0424878B2 JPH0424878B2 (ja) 1992-04-28

Family

ID=15517867

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58151405A Granted JPS6043869A (ja) 1983-08-19 1983-08-19 半導体装置

Country Status (1)

Country Link
JP (1) JPS6043869A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4956023A (en) * 1987-03-31 1990-09-11 Kanegafuchi Kagaku Kogyo Kabushiki Kaisha Integrated solar cell device
EP0449539A2 (en) * 1990-03-27 1991-10-02 Kabushiki Kaisha Toshiba Ohmic contact for thin film transistor
JPH05209708A (ja) * 1991-10-17 1993-08-20 Mitsutoyo Corp 直線測定装置
JPH05267700A (ja) * 1991-12-17 1993-10-15 Semiconductor Energy Lab Co Ltd 半導体装置
US5311040A (en) * 1990-03-27 1994-05-10 Kabushiki Kaisha Toshiba Thin film transistor with nitrogen concentration gradient
US5523240A (en) * 1990-05-29 1996-06-04 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor with a halogen doped blocking layer
US6482752B1 (en) * 1993-10-26 2002-11-19 Semiconductor Energy Laboratory Co., Ltd. Substrate processing apparatus and method and a manufacturing method of a thin film semiconductor device
US7301211B2 (en) 1990-02-06 2007-11-27 Semiconductor Energy Laboratory Co. Ltd. Method of forming an oxide film

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5664476A (en) * 1979-08-30 1981-06-01 Plessey Overseas Armophous silicon solar battery

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5664476A (en) * 1979-08-30 1981-06-01 Plessey Overseas Armophous silicon solar battery

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4956023A (en) * 1987-03-31 1990-09-11 Kanegafuchi Kagaku Kogyo Kabushiki Kaisha Integrated solar cell device
US7301211B2 (en) 1990-02-06 2007-11-27 Semiconductor Energy Laboratory Co. Ltd. Method of forming an oxide film
EP0449539A2 (en) * 1990-03-27 1991-10-02 Kabushiki Kaisha Toshiba Ohmic contact for thin film transistor
US5311040A (en) * 1990-03-27 1994-05-10 Kabushiki Kaisha Toshiba Thin film transistor with nitrogen concentration gradient
US5523240A (en) * 1990-05-29 1996-06-04 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor with a halogen doped blocking layer
US7355202B2 (en) 1990-05-29 2008-04-08 Semiconductor Energy Co., Ltd. Thin-film transistor
US6607947B1 (en) 1990-05-29 2003-08-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device with fluorinated layer for blocking alkali ions
JPH05209708A (ja) * 1991-10-17 1993-08-20 Mitsutoyo Corp 直線測定装置
JPH05267700A (ja) * 1991-12-17 1993-10-15 Semiconductor Energy Lab Co Ltd 半導体装置
US7271082B2 (en) 1993-10-26 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6482752B1 (en) * 1993-10-26 2002-11-19 Semiconductor Energy Laboratory Co., Ltd. Substrate processing apparatus and method and a manufacturing method of a thin film semiconductor device
US7452794B2 (en) 1993-10-26 2008-11-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of a thin film semiconductor device
US7691692B2 (en) 1993-10-26 2010-04-06 Semiconductor Energy Laboratory Co., Ltd. Substrate processing apparatus and a manufacturing method of a thin film semiconductor device
US8304350B2 (en) 1993-10-26 2012-11-06 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device

Also Published As

Publication number Publication date
JPH0424878B2 (ja) 1992-04-28

Similar Documents

Publication Publication Date Title
US5066340A (en) Photovoltaic device
JPS6155268B2 (ja)
JPS62142372A (ja) 光電変換装置の作製方法
JPH0147025B2 (ja)
JPS6043869A (ja) 半導体装置
US4903102A (en) Semiconductor photoelectric conversion device and method of making the same
JPH02263474A (ja) 絶縁ゲイト型電界効果トランジスタ
JPH05102504A (ja) 光起電力素子
JPS5910593B2 (ja) 光起電力装置の製造方法
JP2896793B2 (ja) 光起電力装置の製造方法
Mizrah et al. Indium—Tin—Oxide—Silicon heterojunction photovoltaic devices
JP4187328B2 (ja) 光起電力素子の製造方法
JPH05267700A (ja) 半導体装置
JPH0340470A (ja) 絶縁ゲイト型電界効果トランジスタ
JPS5936836B2 (ja) 非晶質薄膜太陽電池
JP2958491B2 (ja) 光電変換装置の製造方法
JPS61244073A (ja) アモルフアスシリコン光電変換素子
JPH044757B2 (ja)
JPS6190476A (ja) 光起電力装置
JPS62165374A (ja) アモルフアス光起電力素子
JPS639757B2 (ja)
JPS5975679A (ja) 光起電力装置
JPH0531314B2 (ja)
JP3061338B2 (ja) 太陽電池およびその製造方法
JPH07131033A (ja) 絶縁ゲート型電界効果トランジスタ