JP4313190B2 - ショットキー整流器 - Google Patents

ショットキー整流器 Download PDF

Info

Publication number
JP4313190B2
JP4313190B2 JP2003502893A JP2003502893A JP4313190B2 JP 4313190 B2 JP4313190 B2 JP 4313190B2 JP 2003502893 A JP2003502893 A JP 2003502893A JP 2003502893 A JP2003502893 A JP 2003502893A JP 4313190 B2 JP4313190 B2 JP 4313190B2
Authority
JP
Japan
Prior art keywords
region
layer
vapor deposition
insulating layer
semiconductor region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003502893A
Other languages
English (en)
Other versions
JP2004529506A5 (ja
JP2004529506A (ja
Inventor
フシエフ、フュー−イウアン
ソー、クーン、チョング
Original Assignee
ゼネラル セミコンダクター，インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ゼネラル セミコンダクター，インク． filed Critical ゼネラル セミコンダクター，インク．
Publication of JP2004529506A publication Critical patent/JP2004529506A/ja
Publication of JP2004529506A5 publication Critical patent/JP2004529506A5/ja
Application granted granted Critical
Publication of JP4313190B2 publication Critical patent/JP4313190B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0817—Thyristors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/095—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being Schottky barrier gate field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、整流器に関し、詳しくは、ショットキーバリア整流器に関する。
整流器は、順方向の電流に対しては比較的低い抵抗を示し、逆方向の電流に対しては高い抵抗を示す。ショットキーバリア整流器は、スイッチングモード電源及び例えばモータ駆動等の他の高速スイッチング電源の出力整流器として採用されている。これらの整流器は、順方向に大きな電流を流すことができ、逆方向には高い阻止電圧（blocking voltage）を維持することができる。
参照により本願に援用されるメヘロートラ(Mehrotra)他に付与された米国特許第５３６５１０２号「ＭＯＳトレンチを有するショットキーバリア整流器（Schottky Barrier Rectifier with MOS Trench）」には、理想的な境目のはっきりした平行平板のｐｎ接合（parallel-plane P-N junction）によって理論的に達成できる降伏電圧よりも高い降伏電圧を有するショットキーバリア整流器が開示されている。このような整流器の断面を図１に示す。図１に示すように、整流器１０は、第１の伝導性タイプ、通常ｎ型伝導性を有し、第１の面１２ａと、この第１の面１２ａの反対面である第２の面１２ｂとを備える半導体基板１２を備えている。半導体基板１２は、第１の面１２ａに隣接する不純物が比較的高濃度にドープされたカソード領域１２ｃ（図では、ｎ＋として示す）を備える。カソード領域１２ｃから第２の面１２ｂには、第１の伝導性タイプ（ｎとして示す）を有するドリフト領域１２ｄが延びている。このように、カソード領域１２ｃの不純物濃度は、ドリフト領域１２ｄの不純物濃度より高い。ドリフト領域１２ｄには、対向する２つの側面１４ａ、１４ｂによって定義される断面幅が「Ｗｍ」のメサ１４が形成されている。メサ１４の形状は、細長状（stripe）であってもく、方形（rectangular）であってもよく、円筒状（cylindrical）であってもよく、他の類似する形状であってもよい。メサ１４が形成された側には、絶縁領域１６ａ、１６ｂ（ＳｉＯ２を材料とする）が設けられている。更に、整流器１０は、絶縁領域１６ａ、１６ｂ上に設けられたアノード電極１８を備える。アノード電極１８は、メサ１４と、第２の面１２ｂにおいてショットキー整流コンタクトを形成している。アノード電極１８とメサ１４の界面で形成されるショットキーバリアの高さは、使用されている電極金属及び半導体（例えば、Ｓｉ、Ｇｅ、ＧａＡｓ及びＳｉＣ）の種類に依存し、及びメサ１４の不純物濃度に依存する。更に、第１の面１２ａ側には、カソード領域１２ｃに隣接してカソード電極２０が設けられている。カソード電極２０は、オーミックコンタクトでカソード領域１２ｃに接続されている。
電力消費を下げ及びエネルギ効率を高めたいという要求に応じて、最新の電源の電圧は低下し続け、電力整流器のオン状態における電圧降下（on-state voltage drop）を低減するとともに、順方向バイアス電流密度のレベル（high forward-biased current density level）を高く維持することは有益である。当業者に周知のように、オン状態電圧降下は、通常、金属／半導体接合に亘る順方向の電圧降下と、半導体領域及びカソードコンタクトにおける直列抵抗とに依存する。
また、通常、電力消費を下げるためには、逆バイアス時の漏れ電流を最少にする必要がある。逆バイアス漏れ電流は、逆バイアス阻止モードの動作における整流器に流れる電流である。逆バイアス阻止電圧を高く維持するとともに、逆バイアス漏れ電流を最少にするために、整流器の半導体部分は、金属／半導体界面における逆バイアス電界が大きくなり過ぎないように、通常、低濃度にドープされ、比較的厚く形成されている。更に、所定の逆バイアス電圧に対する逆バイアス漏れ電流の大きさは、金属領域と半導体領域間のショットキーバリアの高さ（ポテンシャル障壁）に反比例する。したがって、電力消費の削減を実現するためには、順バイアス電圧降下及び逆バイアス漏れ電流の両方を最少にし、逆方向阻止電圧を最大にする必要がある。
米国特許第５６１２５６７号によれば、図１に示す整流器を用いることにより、ドリフト領域１２ｄのメサ形状の部分の電荷の多数キャリアと、絶縁領域１６ａ、１６ｂの反対側の金属アノード電極１８の部分との間の電荷結合により、好ましい効果が得られる。特に、金属−半導体コンタクト（ショットキーコンタクト）の中央の電界が理想的な平行平板の整流器（plane-parallel rectifier）に比してかなり低減される。ショットキーコンタクトの中央の電界が低減されると、ショットキーバリアの高さが低くなり、逆バイアス漏れ電流が著しく減少する。逆バイアス漏れ電流は、逆バイアス（阻止）モードの動作において整流器を流れる電流である。更に、電界プロファイルのピークが、金属−半導体コンタクトから離れて、ドリフト領域１２ｄ内に移動する。このように、電界のピークがショットキーコンタクトから離れて移動するので、メサ１４は、より高い電圧を維持でき、すなわち、理想的な平行平板の整流器よりも高い降伏電圧（逆方向阻止電圧）を実現できる。
図２は、図１に示すショットキー整流器におけるトレンチ酸化層の厚みと降伏電圧との関係を示すグラフであり、上述した特許の図１２を複写したものである。特に、降伏電圧は、酸化層の厚みが少なくとも２２００Åになるまで、単調に増加する。図２に示すグラフは、メサ幅が０．５μｍ、セルピッチが１μｍ、トレンチの深さが３μｍ、ドリフト領域の厚みが４μｍのショットキー整流器について得られたものである。
図２に示すように、高電圧用途に使用されるショットキー整流器では、トレンチ酸化層の厚みを比較的厚くする必要がある。酸化層は、一般的に、熱処理によって成長される。熱処理を採用することにより、酸化層−半導体界面における欠陥密度が低い良好なエピタキシー成長が得られるという利点がある。しかしながら、酸化層を熱によって成長させる場合の成長速度は遅く、したがって２０００Å以上の厚みを有するトレンチ酸化層を形成することは困難である。また、化学気相成長法（chemical vapor deposition：以下、ＣＶＤという。）等の代わりの技術は、蒸着速度は速いが、欠陥密度が高くなり、したがって、酸化層−半導体界面における電荷が多くなるという問題がある。
そこで、当該技術分野では、高い電圧で動作するとともに、比較的容易に製造できるトレンチショットキー整流器の実現が望まれている。
上述及びこの他の課題は、本発明により解決される。すなわち、本発明に係るショットキー整流器は、互いに反対面となる第１及び第２の面と、第１の面に隣接する第１の伝導性タイプを有するカソード領域と、第２の面に隣接し、カソード領域より正味ドープ濃度が低い第１の伝導性タイプを有するドリフト領域とを有する半導体領域と、第２の面から半導体領域内に延び、半導体領域内に１つ以上のメサを画定する１つ以上のトレンチと、１つ以上のトレンチ内の半導体領域に隣接し、半導体領域に接する熱成長絶縁層と、熱成長絶縁層上に蒸着された蒸着成長絶縁層とを有する絶縁領域と、半導体領域に隣接し、第２の面においてショットキー整流コンタクトを形成し、トレンチ内の絶縁領域に隣接するアノード電極とを備える。そして、アノード電極は、チタン層、チタン−タングステン層及びタングステン層を有し、トレンチはカソード領域内まで延びている。また、好ましくは、絶縁領域の熱成長絶縁層は蒸着成長絶縁層より欠陥密度が低い。
半導体領域は、好ましくはシリコンを材料とし、第１の伝導性タイプは、好ましくはｎ型伝導性であり、カソード電極は、好ましくは第１の面に形成される。
トレンチの下部は、好ましくは、トレンチの深さの約２５乃至４０％を占める。幾つかの実施の形態においては、トレンチは、カソード領域内まで延び、絶縁されたトレンチの下部は、カソード領域とドリフト領域の間に延びる。
絶縁領域は、好ましくは、酸化シリコンを材料とし、この酸化シリコンを蒸着させて形成してもよく、熱成長により形成してもよい。
幾つかの実施の形態において、絶縁領域上にアノード電極の一部を構成するポリシリコン領域を設ける。
本発明により、順方向バイアスに時の電圧降下が低く、逆方向バイアス時の漏れ電流が少なく、降伏電圧が高い新たなショットキーバリア整流器を実現できる。
更に、本発明によれば、このようなショットキーバリア整流器を単純な、したがって経済的な製造技術で製造できる。
本発明の他の実施の形態及び利点は、以下の発明の実施の形態の説明、実施の形態及び添付の請求の範囲によって、当業者に明らかとなる。
以下、本発明の好ましい実施の形態を示す図面を参照して、本発明を詳細に説明する。なお、本発明は、以下に説明する実施の形態とは異なる形式でも実現でき、したがって、以下の実施の形態は、本発明を限定するものではない。
図３は、本発明に基づくショットキーバリア整流器の断面図である。整流器１０は、第１の伝導性タイプ、通常ｎ型伝導性を有し、第１の面１２ａと、この第１の面１２ａの反対面である第２の面１２ｂとを備える半導体基板１２を備える。半導体基板１２は、好ましくは、第１の面１２ａに隣接する不純物が比較的高濃度にドープされたカソード領域１２ｃ（図では、ｎ＋として示す）を備える。具体的には、カソード領域１２ｃには、第１の伝導性タイプを有する不純物が約５×１０１９／ｃｍ３の濃度でドープされている。カソード領域１２ｃから第２の面１２ｂには、第１の伝導性タイプ（ｎとして示す）を有するドリフト領域１２ｄが延びている。具体的には、例えば３０Ｖ素子の場合、ドリフト領域１２ｄには、第１の伝導性タイプを有する不純物を約３．３×１０１６／ｃｍ３の濃度でドープするとよい。ドリフト領域１２ｄとカソード領域１２ｃは、非整流ｎ＋／ｎ接合を形成している。
ドリフト領域１２ｄには、断面幅が「Ｗｍ」のメサ１４が形成されている。メサ１４は、２つのトレンチによって画定されている。トレンチ内の、半導体領域に隣接する部分には、絶縁領域１６（この実施の形態では、熱成長酸化層）が形成されている。各絶縁領域１６は、第１の絶縁領域１６ａ及び第２の絶縁領域１６ｂを備える。第１の絶縁領域１６ａは、熱成長層である。第２の絶縁領域１６ｂは、第１の絶縁領域１６ａ上に蒸着法によって成長されている。後述するように、熱成長領域により、酸化層−半導体界面を比較的少ない欠陥で形成し、蒸着領域により、比較的厚いトレンチ酸化層を成長させることができる。絶縁層１６全体の厚さは、代表的には、約７００〜２０００Åである。幅Ｗｍは、代表的には、約１ミクロンである。また、トレンチの深さｄは、代表的には、約３ミクロンである。
メサ１４は、図面の奥方向（third dimension、図示せず）に延びており、細長状（stripe）であってもよく、方形（rectangular）であってもよく、円筒状（cylindrical）であってもよく、他の類似する形状であってもよい。当業者に理解されるように、メサ１４は、様々なトレンチ構成を用いて、半導体基板１２の半導体領域内に形成することができる。
例えば、メサ１４は、図面の奥方向に延びている隣接した直線状のトレンチの複数の対間に形成することができる。別の実施の形態として、環状のトレンチによってメサ１４を形成してもよい。これらのいずれの実施の形態においても、トレンチの横方向の断面は、図３に示す通りとなる。
アノード電極１８は、第２の面に沿って、ドリフト領域１２ｄに隣接するように直接形成されている。アノード電極１８は、絶縁領域１６にも直接隣接している。アノード電極１８は、半導体のドリフト領域１２ｄに接する部分、すなわち第２の面１２ｂに沿って、ショットキーバリア整流接合を形成している。
更に、第１の面１２ａ側には、カソード領域１２ｃに隣接してカソード電極（図示せず）が設けられている。カソード電極は、好ましくは、オーミックコンタクトでカソード領域１２ｃに接続されている。
このような整流器は、逆バイアス降伏電圧が高い。あらゆる特定の動作原理に頼ることなく、この設計により、アノード電極１８とメサ１４との間に電荷結合を生じさせ、メサ構造内の電圧プロファイルに良好に影響し、逆バイアス時の降伏電圧を高くし、漏れ電流を小さくできる絶縁領域１６を実現することができる。第１の絶縁領域１６ａの厚さを第２の絶縁領域１６ｂに対して最適化する技術は、当該技術分野においては周知である。
本発明の別の実施の形態を図４に示す。図４に示す実施の形態は、図３に示す実施の形態に類似しているが、トレンチがドリフト領域１２ｄを越えて、カソード領域１２ｃ内に延びている点が図３に示す実施の形態と異なる。
本発明の更なる実施の形態を図５及び図６に示す。図５に示す実施の形態では、チタン層１８ａと、チタン−タングステン層１８ｂと、タングステン層１８ｃとを備える多層アノード電極を用いることにより、アノード電極１８とドリフト領域１２ｄ間のコンタクトのショットキー整流特性を向上させている。具体的には、チタン−タングステン層１８ｂは、５０％のチタンと、５０％のタングステンとを含む。更に、順方向バイアス時の電圧降下を低減するために、半導体素子内にｐ＋領域を形成する（図６参照）。この具体例では、ｐ＋領域の不純物濃度は、１×１０１９ｃｍ３としている。
図７Ａ〜図７Ｂは、図３に示すトレンチショットキー整流器１０の製造工程を示している。これらの図面に示すように、ｎドープエピタキシャル層（ドリフト領域１２ｄに対応する）を従来のｎ＋ドープ基板（カソード領域１２ｃに対応する）上に成長させる。エピタキシャル層１２ｄの厚さは、代表的には約７μｍとする。次に、フォトレジストマスキングプロセスを用いて、トレンチ２１の位置を画定するマスク部（図示せず）を形成する。これらのマスク部間の開口部を介し、好ましくは反応性イオンエッチングによって、トレンチ２１を、代表的には約３μｍの深さにドライエッチングする。次に、マスク層を除去し、熱酸化と蒸着により、構造体表面全体に酸化層１６ａ、１６ｂをそれぞれ形成する。酸化層１６ａ、１６ｂは、代表的には二酸化シリコン（ＳｉＯ２）のような酸化層である。熱酸化層１６の厚みは、代表的には約７００〜２０００Åとする。
熱酸化による成長は、一般的な手法であり、シリコン酸化層である酸化層１６ａを成長させるために用いることができる。全ての熱処理において、二酸化シリコンは、シリコン（Ｓｉ）から形成される。酸素が存在すると、この反応は、室温でも起こる。なお、妥当な処理時間内で良質な酸化層を形成するためには、高温（通常９００℃〜１２００℃）での処理が必要である。酸素を酸素源として用いる場合、この反応はドライ酸化と呼ばれる。一方、水蒸気を酸素源として用いる場合、この反応はスチーム酸化又はウェット酸化と呼ばれる。スチーム酸化の成長速度は、ドライ酸化の成長速度より速い。シリコン酸化層である酸化層１６ａを成長させるためには、常圧成長技術（atmospheric growth technique）、急速熱酸化法（rapid thermal oxidation）、高圧酸化法（high-pressure oxidation）、陽極酸化法（anodic oxidation）等を含む様々な熱酸化法を用いることができる。熱酸化法は、成長速度が遅いため、欠陥がない層を形成できるという利点がある。
絶縁層１６ｂは、例えば化学気相成長法（chemical vapor deposition：以下、ＣＶＤという。）等の蒸着法によって形成される。ＣＶＤでは、蒸着される材料は、そのままの（intact）ウェーハ表面に蒸着される。ここでは、常圧化学気相成長法（atmospheric pressure chemical vapor deposition：ＡＰＣＶＤ）、低圧化学気相成長法（low-pressure chemical vapor deposition：ＬＰＣＶＤ）、プラズマ増速化学気相成長法（plasma-enhanced chemical vapor deposition：ＰＥＣＶＤ）等を含む様々なＣＶＤを用いることができる。ここで再び、絶縁層１６ｂが二酸化シリコンであると仮定すると、例えばＡＰＣＶＤプロセスにおいては、シラン（ＳｉＨ４）と酸素（Ｏ２）を混合し、成膜チャンバ内において、代表的には約４５０℃の温度で反応させ、ＳｉＯ２を生成する。典型的なＬＰＣＶＤプロセスでは、例えば約９００℃といったより高い温度を用い、ジクロロシラン（ＳｉＣｌ２Ｈ２）を二酸化窒素（ＮＯ２）と反応させてＳｉＯ２を生成する。周知のＰＥＣＶＤでは、典型的には約４００℃のより低い温度を用い、テトラエチルオルソシリケート（tetraethylorthosilicate：ＴＥＯＳ又はＳｉ（ＯＣ２Ｈ５）４）を酸素と反応させて、ＳｉＯ２を生成する。必要であれば、高温アニール工程により、蒸着されたＣＶＤ層を高密度化することもできる。この高密度化の後、蒸着されたシリコン酸化膜は、熱成長された酸化層の構造及び特性に近くなる。蒸着法の熱成長法に対する利点は、成長速度が速いという点である。したがって、比較的厚いトレンチ酸化層を容易に形成することができる。更に、酸化層−半導体界面には、熱成長層が設けられているため、この界面における欠陥密度を過度に高くすることなく、厚い酸化層を実現できる。
そして、図７Ｂに示すように、アノード電極１８を設け、この構造体を完成する。アノード電極１８は、例えば（ａ）Ｔｉ：Ｗ層を設け、次に（ｂ）Ｐｔ：Ｓｉ層を設け、次に（ｃ）Ａｌ層を設けることにより、形成することができる。別の具体例として、（ａ）Ｔｉ：Ｎ層を設け、次に（ｂ）Ｐｔ：Ｓｉ層を設け、次に（ｃ）Ａｌ層を設けることにより、アノード電極１８を形成することができる。
更に、図５に示すような（上述の説明参照）構造のアノード電極１８を形成してもよい。この具体例では、アノード電極１８は、（ａ）Ｔｉ層を設け、次に（ｂ）Ｔｉ：Ｗ層を設け、次に（ｃ）Ｗ層を設けることにより形成される。
図６に示すような構造を形成する場合、上述の工程は、エピタキシャル層１２ｄを成長させた直後ではなく、エピタキシャル層１２ｄの上部に例えばイオン注入及び拡散プロセスによってｐ＋層を形成した後に行われる。
以上のように、本発明は、トレンチショットキー整流器とその製造方法を提供する。本発明に基づくトレンチショットキー整流器は、厚いトレンチ酸化層を有し、したがって降伏電圧を高くできる。本発明を幾つかの実施の形態により説明したが、上述の実施の形態を更に様々に変更できることは、当業者にとって明らかである。これらの変更は、本発明の開示の範囲内にあり、本発明は、添付の請求の範囲によってのみ定義される。
従来のトレンチＭＯＳバリアを用いたショットキー整流器の断面図である。 図１に示すショットキー整流器におけるトレンチ酸化層の厚さと降伏電圧の関係を示すグラフである。 本発明を適用したトレンチショットキー整流器の断面図である。 本発明を適用したトレンチショットキー整流器の断面図である。 本発明を適用したトレンチショットキー整流器の断面図である。 本発明を適用したトレンチショットキー整流器の断面図である。 図３に示す本発明を適用したトレンチショットキー整流器の製造工程を説明する断面図である。 図３に示す本発明を適用したトレンチショットキー整流器の製造工程を説明する断面図である。

Claims (9)

  1. 互いに反対面となる第１及び第２の面と、上記第１の面に隣接する第１の伝導性タイプを有するカソード領域と、上記第２の面に隣接し、上記カソード領域より正味ドープ濃度が低い第１の伝導性タイプを有するドリフト領域とを有する半導体領域と、
    上記第２の面から上記半導体領域内に延び、該半導体領域内に１つ以上のメサを画定する１つ以上のトレンチと、
    上記１つ以上のトレンチ内の上記半導体領域に隣接し、該半導体領域に接する熱成長絶縁層と、該熱成長絶縁層上に蒸着された蒸着成長絶縁層とを有する絶縁領域と、
    上記半導体領域に隣接し、上記第２の面においてショットキー整流コンタクトを形成し、上記トレンチ内の上記絶縁領域に隣接するアノード電極とを備え、
    上記アノード電極は、チタン層、チタン−タングステン層及びタングステン層を有し、上記トレンチは、上記カソード領域内まで延びていることを特徴とするショットキー整流器。
  2. 上記絶縁領域は、酸化物を含むことを特徴とする請求項１記載のショットキー整流器。
  3. 上記絶縁領域は、酸化シリコンを含むことを特徴とする請求項２記載のショットキー整流器。
  4. 上記蒸着成長絶縁層は、化学気相成長法によって成長されていることを特徴とする請求項１記載のショットキー整流器。
  5. 上記蒸着成長絶縁層は、化学気相成長法によって成長されていることを特徴とする請求項２記載のショットキー整流器。
  6. 上記蒸着成長絶縁層は、化学気相成長法によって成長されていることを特徴とする請求項３記載のショットキー整流器。
  7. 上記半導体領域は、シリコンを材料とすることを特徴とする請求項１記載のショットキー整流器。
  8. 上記第１の伝導性タイプは、ｎ型伝導性であることを特徴とする請求項１記載のショットキー整流器。
  9. 互いに反対面となる第１及び第２の面と、上記第１の面に隣接する第１の伝導性タイプを有するカソード領域と、上記第２の面に隣接し、上記カソード領域より正味ドープ濃度が低い第１の伝導性タイプを有するドリフト領域とを有する半導体領域と、
    上記第２の面から上記半導体領域内に延び、該半導体領域内に１つ以上のメサを画定する１つ以上のトレンチと、
    上記１つ以上のトレンチ内の上記半導体領域に隣接し、該半導体領域に接する熱成長絶縁層と、該熱成長絶縁層上に蒸着された蒸着成長絶縁層とを有する絶縁領域と、
    上記半導体領域に隣接し、上記第２の面においてショットキー整流コンタクトを形成し、上記トレンチ内の上記絶縁領域に隣接するアノード電極とを備え、
    上記アノード電極は、チタン層、チタン−タングステン層及びタングステン層を有し、上記絶縁領域の熱成長絶縁層が蒸着成長絶縁層より欠陥密度が低いことを特徴とするショットキー整流器。
JP2003502893A 2001-06-01 2002-05-31 ショットキー整流器 Expired - Lifetime JP4313190B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/872,926 US6580141B2 (en) 2001-06-01 2001-06-01 Trench schottky rectifier
PCT/US2002/017322 WO2002099889A1 (en) 2001-06-01 2002-05-31 Trench schottky rectifier

Publications (3)

Publication Number Publication Date
JP2004529506A JP2004529506A (ja) 2004-09-24
JP2004529506A5 JP2004529506A5 (ja) 2006-01-05
JP4313190B2 true JP4313190B2 (ja) 2009-08-12

Family

ID=25360613

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003502893A Expired - Lifetime JP4313190B2 (ja) 2001-06-01 2002-05-31 ショットキー整流器

Country Status (7)

Country Link
US (2) US6580141B2 (ja)
EP (1) EP1393379B1 (ja)
JP (1) JP4313190B2 (ja)
KR (1) KR100884077B1 (ja)
CN (1) CN1280915C (ja)
TW (1) TW548855B (ja)
WO (1) WO2002099889A1 (ja)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6707127B1 (en) * 2000-08-31 2004-03-16 General Semiconductor, Inc. Trench schottky rectifier
US20060038223A1 (en) * 2001-07-03 2006-02-23 Siliconix Incorporated Trench MOSFET having drain-drift region comprising stack of implanted regions
US7033876B2 (en) * 2001-07-03 2006-04-25 Siliconix Incorporated Trench MIS device having implanted drain-drift region and thick bottom oxide and process for manufacturing the same
US7009247B2 (en) * 2001-07-03 2006-03-07 Siliconix Incorporated Trench MIS device with thick oxide layer in bottom of gate contact trench
US7291884B2 (en) * 2001-07-03 2007-11-06 Siliconix Incorporated Trench MIS device having implanted drain-drift region and thick bottom oxide
US7323402B2 (en) * 2002-07-11 2008-01-29 International Rectifier Corporation Trench Schottky barrier diode with differential oxide thickness
US7084423B2 (en) 2002-08-12 2006-08-01 Acorn Technologies, Inc. Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
US6833556B2 (en) 2002-08-12 2004-12-21 Acorn Technologies, Inc. Insulated gate field effect transistor having passivated schottky barriers to the channel
US7439555B2 (en) * 2003-12-05 2008-10-21 International Rectifier Corporation III-nitride semiconductor device with trench structure
US7098521B2 (en) * 2004-10-01 2006-08-29 International Business Machines Corporation Reduced guard ring in schottky barrier diode structure
DE102004056663A1 (de) * 2004-11-24 2006-06-01 Robert Bosch Gmbh Halbleitereinrichtung und Gleichrichteranordnung
EP1681725A1 (fr) * 2005-01-18 2006-07-19 St Microelectronics S.A. Composant unipolaire vertical à faible courant de fuite
US8039328B2 (en) * 2005-10-18 2011-10-18 International Rectifier Corporation Trench Schottky device with single barrier
EP2762107B1 (en) 2006-01-20 2017-11-29 Zimmer Technology, Inc. Shoulder arthroplasty system
US20090053864A1 (en) * 2007-08-23 2009-02-26 Jinping Liu Method for fabricating a semiconductor structure having heterogeneous crystalline orientations
US7741693B1 (en) 2007-11-16 2010-06-22 National Semiconductor Corporation Method for integrating trench MOS Schottky barrier devices into integrated circuits and related semiconductor devices
US20090309181A1 (en) * 2008-06-12 2009-12-17 Force Mos Technology Co. Ltd. Trench schottky with multiple epi structure
US7750412B2 (en) * 2008-08-06 2010-07-06 Fairchild Semiconductor Corporation Rectifier with PN clamp regions under trenches
TWI455209B (zh) 2009-10-12 2014-10-01 Pfc Device Co 溝渠式金氧半ｐ－ｎ接面蕭基二極體結構及其製作方法
CN101800252B (zh) * 2010-03-04 2012-05-30 无锡新洁能功率半导体有限公司 沟槽型肖特基势垒整流器及其制造方法
CN101853850B (zh) * 2010-03-17 2011-10-26 无锡新洁能功率半导体有限公司 一种超势垒半导体整流器件及其制造方法
DE102010028203A1 (de) * 2010-04-26 2011-10-27 Robert Bosch Gmbh Gleichrichter-Brückenschaltung
BR112013017505A2 (pt) * 2011-01-07 2016-09-27 Infineon Technologies Austria arranjo de dispositivo semicondutor com um primeiro dispositivo semicondutor e com uma pluralidade de segundos dispositivos semicondutores
JP2013030618A (ja) 2011-07-28 2013-02-07 Rohm Co Ltd 半導体装置
US9059329B2 (en) * 2011-08-22 2015-06-16 Monolithic Power Systems, Inc. Power device with integrated Schottky diode and method for making the same
KR101990622B1 (ko) 2011-11-23 2019-06-18 아콘 테크놀로지스 인코포레이티드 계면 원자 단일층의 삽입에 의한 ⅳ족 반도체에 대한 금속 접점의 개선
CN102916055B (zh) * 2012-10-11 2014-12-24 杭州立昂微电子股份有限公司 一种沟槽肖特基势垒二极管及其制造方法
CN103035751A (zh) * 2012-11-23 2013-04-10 上海华虹Nec电子有限公司 肖特基二极管
JP5922014B2 (ja) * 2012-12-27 2016-05-24 新電元工業株式会社 トレンチショットキバリアダイオード及びその製造方法
CN104183485B (zh) * 2013-05-23 2017-11-10 上海宝芯源功率半导体有限公司 一种超级势垒整流器结构及其制作方法
TWI514578B (zh) * 2013-06-21 2015-12-21 Chip Integration Tech Co Ltd 雙溝渠式整流器及其製造方法
US20150017774A1 (en) * 2013-07-10 2015-01-15 Globalfoundries Inc. Method of forming fins with recess shapes
US9620611B1 (en) 2016-06-17 2017-04-11 Acorn Technology, Inc. MIS contact structure with metal oxide conductor
US10170627B2 (en) 2016-11-18 2019-01-01 Acorn Technologies, Inc. Nanowire transistor with source and drain induced by electrical contacts with negative schottky barrier height
JP2017063237A (ja) * 2017-01-13 2017-03-30 ローム株式会社 半導体装置
CN107256886A (zh) * 2017-07-12 2017-10-17 付妮娜 沟槽式肖特基二极管及其制作方法
DE112018007055B4 (de) * 2018-02-09 2024-02-01 Mitsubishi Electric Corporation Leistungshalbleitereinheit

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4822390B1 (ja) * 1969-03-18 1973-07-05
JPS5294773A (en) * 1976-02-05 1977-08-09 Sumitomo Electric Ind Ltd Semiconductor element and its manufacture
US4835580A (en) * 1987-04-30 1989-05-30 Texas Instruments Incorporated Schottky barrier diode and method
US5365102A (en) * 1993-07-06 1994-11-15 North Carolina State University Schottky barrier rectifier with MOS trench
US6078090A (en) * 1997-04-02 2000-06-20 Siliconix Incorporated Trench-gated Schottky diode with integral clamping diode
US5612567A (en) * 1996-05-13 1997-03-18 North Carolina State University Schottky barrier rectifiers and methods of forming same
US5883422A (en) * 1996-06-28 1999-03-16 The Whitaker Corporation Reduced parasitic capacitance semiconductor devices
JP3502531B2 (ja) * 1997-08-28 2004-03-02 株式会社ルネサステクノロジ 半導体装置の製造方法
US6184563B1 (en) * 1998-07-27 2001-02-06 Ho-Yuan Yu Device structure for providing improved Schottky barrier rectifier
US6252258B1 (en) * 1999-08-10 2001-06-26 Rockwell Science Center Llc High power rectifier
JP2001085686A (ja) * 1999-09-13 2001-03-30 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2001094094A (ja) * 1999-09-21 2001-04-06 Hitachi Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
EP1393379A1 (en) 2004-03-03
WO2002099889A1 (en) 2002-12-12
CN1280915C (zh) 2006-10-18
US6770548B2 (en) 2004-08-03
TW548855B (en) 2003-08-21
KR20040005998A (ko) 2004-01-16
US6580141B2 (en) 2003-06-17
US20020179993A1 (en) 2002-12-05
EP1393379A4 (en) 2009-08-12
KR100884077B1 (ko) 2009-02-19
US20030193074A1 (en) 2003-10-16
WO2002099889A9 (en) 2004-04-08
CN1520615A (zh) 2004-08-11
JP2004529506A (ja) 2004-09-24
EP1393379B1 (en) 2011-12-21

Similar Documents

Publication Publication Date Title
JP4313190B2 (ja) ショットキー整流器
JP2004529506A5 (ja)
JP4855636B2 (ja) トレンチショットキー整流器
US7491633B2 (en) High switching speed two mask schottky diode with high field breakdown
US9059284B2 (en) Semiconductor device
TWI441340B (zh) 無需利用附加遮罩來製造的積體有肖特基二極體的平面ｍｏｓｆｅｔ及其佈局方法
US6673662B2 (en) Epitaxial edge termination for silicon carbide Schottky devices and methods of fabricating silicon carbide devices incorporating same
US6998694B2 (en) High switching speed two mask Schottky diode with high field breakdown
US6740951B2 (en) Two-mask trench schottky diode
JP2004521487A (ja) トレンチショットキーバリア整流器
US10797182B2 (en) Trench semiconductor device having shaped gate dielectric and gate electrode structures and method
US20230307556A1 (en) Silicon carbide semiconductor device
US20060131686A1 (en) LOCOS-based junction-pinched schottky rectifier and its manufacturing methods
CN114284348A (zh) 一种终端结构、制作方法以及功率器件
CN114497182A (zh) 一种基于体内多区终端结构的功率器件及制备方法
KR100483074B1 (ko) 쇼트키 다이오드 및 그 제조방법
JP4715324B2 (ja) 整流素子
JP2024011076A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN117038741A (zh) 一种碳化硅肖特基二极管及其制备方法
CN115621300A (zh) 集成超结结构的碳化硅基沟槽型mosfet及其制作方法
CN118800806A (zh) 一种带有突出p阱的umosfet器件及其制备方法
JP2010283403A (ja) 整流素子およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050519

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050519

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080819

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20081119

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20081127

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20081219

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090105

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090119

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090414

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090514

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120522

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4313190

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130522

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term