CN104183485B - 一种超级势垒整流器结构及其制作方法 - Google Patents
一种超级势垒整流器结构及其制作方法 Download PDFInfo
- Publication number
- CN104183485B CN104183485B CN201310195712.9A CN201310195712A CN104183485B CN 104183485 B CN104183485 B CN 104183485B CN 201310195712 A CN201310195712 A CN 201310195712A CN 104183485 B CN104183485 B CN 104183485B
- Authority
- CN
- China
- Prior art keywords
- type
- oxide layer
- rectifier structure
- barrier rectifier
- super barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 41
- 238000002360 preparation method Methods 0.000 title claims abstract description 17
- 239000002184 metal Substances 0.000 claims abstract description 29
- 229910052751 metal Inorganic materials 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims abstract description 19
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 10
- 239000001301 oxygen Substances 0.000 claims abstract description 10
- 230000008569 process Effects 0.000 claims abstract description 9
- 238000000137 annealing Methods 0.000 claims description 11
- 238000005516 engineering process Methods 0.000 claims description 5
- 238000002347 injection Methods 0.000 claims description 5
- 239000007924 injection Substances 0.000 claims description 5
- 230000004913 activation Effects 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- 230000008859 change Effects 0.000 abstract description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 8
- 229920005591 polysilicon Polymers 0.000 abstract description 8
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 238000011084 recovery Methods 0.000 abstract description 4
- 230000015556 catabolic process Effects 0.000 abstract description 3
- 239000000463 material Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000005036 potential barrier Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- OKZIUSOJQLYFSE-UHFFFAOYSA-N difluoroboron Chemical compound F[B]F OKZIUSOJQLYFSE-UHFFFAOYSA-N 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7391—Gated diode structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66356—Gated diodes, e.g. field controlled diodes [FCD], static induction thyristors [SITh], field controlled thyristors [FCTh]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明的提供一种超级势垒整流器结构及其制作方法,所述超级势垒整流器结构,至少包括:N+型衬底;N‑型外延层,结合于所述N+型衬底表面;栅氧层;结合与所述N‑型外延层的部分表面;P‑型体区,形成于所述栅氧层两侧下方的N‑型外延层中;以及金属电极,结合于所述N‑外延层及栅氧层表面。本发明工艺简单,减少多晶硅工艺,大大降低了制作成本;没有改变SBR基本工作原理,保证器件电性能与传统没差别,所以正向压降、开关速度、反向恢复时间、反向击穿电压以及反向漏电等主要电参量不会改变;没有改变影响可靠性的因素,可以保证器件可靠性能与传统没差别。
Description
技术领域
本发明涉及一种半导体器件结构及其制造方法,特别是涉及一种超级势垒整流器结构及其制作方法。
背景技术
2006年10月,V.Rodov等人发表了一篇名为“Super Barrier Rectifier-A NewGeneration of Power Diode”的文章,文章中首次提到超级势垒整流器(SBR:SuperBarrier Rectifier)并对其原理、结构、工艺以及性能做出详细说明。如今国内外一些公司在其基础上成功地开发出一系列产品,电压从几十伏到几百伏,电流从几安培到几十安培等。由于SBR具有效率高和可靠性好等优点而被广泛用于车载电子,电脑适配器等领域。具体来讲,其效率高主要取决于正向导通压降低、开关速度快、关断漏电少以及反向恢复时间短诸因素;可靠性好主要取决于抗冲击强,SBR由PN结来释放冲击能量,而传统的肖特基二极管只能靠肖特基势垒来释放能量。就其工艺而言,超级势垒整流器类似于现有成熟的VDMOS工艺;就其结构而言也和VDMOS类似,区别只在于栅(gate)源(source)连接方法,VDMOS栅源是分离的而SBR把栅源短接称为阳极(anode);就其原理而言,由于栅源短接而引起了一种特殊效应,也就是栅源同时加正电压时,VDMOS中称为沟道的区域会反型,这样便降低了沟道与金属间的势垒高度,从而降低正向压降,超级势垒也由此得名。
纵观现今SBR工艺与结构都是大同小异,如图1所示,包括N+型衬底201作为阴极、N-型外延层202、P-型体区203、栅氧层204、多晶硅层205及金属阳极206。其中,所述多晶硅层与P-型体区通过金属阳极短接。由于这种连接方式的存在,多晶硅层的作用完全可以被金属取代,而多晶硅层在功率器件范畴内不管是成本还是工艺都占据很大比重,所以如果能制作出不带多晶硅层并且性能与之相当的器件,将是一件很有意义的事情。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种超级势垒整流器结构的制作方法,用于解决现有技术中器件结构及工艺步骤复杂导致成本过高等问题。
为实现上述目的及其他相关目的,本发明提供一种超级势垒整流器结构的制作方法,至少包括以下步骤:
1)提供一N+型衬底,于其表面形成N-型外延层;
2)于所述N-型外延层中定义有源区,于所述有源区表面形成预设形状的栅氧层,并通过离子注入工艺及退火工艺于所述栅氧层两侧下方的有源区中形成P-型体区;
3)于所述P-型体区及栅氧层表面制作金属电极。
作为本发明的超级势垒整流器结构的制作方法的一种优选方案,步骤2)之前还包括步骤a),形成环绕于所述有源区的P+型耐压环。
进一步地,步骤a)包括以下步骤:
a-1)于所述N-型外延层表面形成厚度为100nm~2000nm的氧化层,并于所述有源区四周的氧化层中形成环状注入窗口;
a-2)进行P+型离子注入并退火推进激活,于所述有源区四周形成P+型耐压环,其中,注入的能量为20Kev~200Kev,剂量为1e12~1e16,退火推进激活的温度为900℃~1200℃,时间为10min~200min;
a-3)去除所述有源区表面的氧化层。
作为本发明的超级势垒整流器结构的制作方法的一种优选方案,所述栅氧层的厚度为6nm~200nm,P-型体区离子注入的能量为20Kev~200Kev,剂量为1e10~1e15,退火工艺的温度为600℃~1100℃,时间为10min~200min。
作为本发明的超级势垒整流器结构的制作方法的一种优选方案,还包括对所述N+型衬底的背面进行减薄并于该背面形成金属层的步骤。
本发明还提供一种超级势垒整流器结构,至少包括:
N+型衬底;
N-型外延层,结合于所述N+型衬底表面;
栅氧层;结合与所述N-型外延层的部分表面;
P-型体区,形成于所述栅氧层两侧下方的N-型外延层中;
金属电极,结合于所述N-外延层及栅氧层表面。
作为本发明的超级势垒整流器结构的一种优选方案,还包括环绕于所述P-型体区外侧的P+型耐压环。
作为本发明的超级势垒整流器结构的一种优选方案,所述栅氧层的厚度为6nm~200nm。
作为本发明的超级势垒整流器结构的一种优选方案,所述N+型衬底背面还结合有金属层。
作为本发明的超级势垒整流器结构的一种优选方案,所述金属电极的厚度为1μm~5μm。
如上所述,本发明的提供一种超级势垒整流器结构及其制作方法,所述超级势垒整流器结构,至少包括:N+型衬底;N-型外延层,结合于所述N+型衬底表面;栅氧层;结合与所述N-型外延层的部分表面;P-型体区,形成于所述栅氧层两侧下方的N-型外延层中;以及金属电极,结合于所述N-外延层及栅氧层表面。本发明工艺简单,减少多晶硅工艺,大大降低了制作成本;没有改变SBR基本工作原理,保证器件电性能与传统没差别,所以正向压降、开关速度、反向恢复时间、反向击穿电压以及反向漏电等主要电参量不会改变;没有改变影响可靠性的因素,可以保证器件可靠性能与传统没差别。
附图说明
图1显示为现有技术中的一种超级势垒整流器结构的器件结构示意图。
图2显示为本发明的超级势垒整流器结构的器件结构示意图。
图3~图12显示为本发明的超级势垒整流器结构的制作方法各步骤所呈现的结构示意图。
图12显示为本发明的超级势垒整流器结构的器件结构示意图。
元件标号说明
101 N+型衬底
102 N-型外延层
103 氧化层
104 P+型耐压环
105 栅氧层
106 光刻胶图形
107 P-型体区
108 金属电极
109 金属层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
请参阅图2~图12。需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
实施例1
如图3~图12所示,本实施例提供一种超级势垒整流器结构的制作方法,至少包括以下步骤:
如图3所示,首先进行步骤1),提供一N+型衬底101,于其表面形成N-型外延层102。
作为示例,所述N+型衬底101及N-型外延层102的材料均为硅材料。
如图4~6所示,然后进行步骤a),形成环绕于所述有源区的P+型耐压环104。
在本实施例中,步骤a)包括以下步骤:
如图4所示,首先进行步骤a-1),于所述N-型外延层102表面形成厚度为100nm~2000nm的氧化层103,并于所述有源区四周的氧化层103中形成环状注入窗口。
如图5所示,然后进行步骤a-2),进行P+型离子注入并退火推进激活,于所述有源区四周形成P+型耐压环104,其中,注入的能量为20Kev~200Kev,剂量为1e12~1e16,退火推进激活的温度为900℃~1200℃,时间为10min~200min。
作为示例,P+型离子注入采用的离子为硼B或二氟化硼BF2等。
如图6所示,最后进行步骤a-3),去除所述有源区表面的氧化层103。
如图7~图10所示,接着进行步骤2),于所述N-型外延层102中定义有源区,于所述有源区表面形成预设形状的栅氧层105,并通过离子注入工艺及退火工艺于所述栅氧层105两侧下方的有源区中形成P-型体区107。
具体地,先于所述N-型外延层102表面形成一层栅氧层105,所述栅氧层105的厚度为6nm~200nm,然后制作光刻胶图形106并刻蚀所述栅氧层105形成预设形状的栅氧层105;P-型体区107离子注入的能量为20Kev~200Kev,剂量为1e10~1e15,退火工艺的温度为600℃~1100℃,时间为10min~200min。
作为示例,所述栅氧层105的形状为长条矩形,当然,在其它的实施例中,所述栅氧层105的形状可以根据需求进行任意改变。
作为示例,P+型离子注入采用的离子为硼B或二氟化硼BF2等。
如图11所示,接着进行步骤3),于所述P-型体区107及栅氧层105表面制作金属电极108。
作为示例,先于所述P-型体区107及栅氧层105形成一层厚度为1μm~5μm的金属,然后通过光刻形成金属阳极。
作为示例,所述金属阳极的材料为Al、Cu等。
如图12所示,步骤3)以后还包括对所述N+型衬底101的背面进行减薄并于该背面形成金属层109的步骤。
作为示例,所述金属层109的材料为Al、Cu等。
实施例2
如图2所示,本实施例提供一种超级势垒整流器结构,至少包括:
N+型衬底101;
N-型外延层102,结合于所述N+型衬底101表面;
栅氧层105;结合与所述N-型外延层102的部分表面;
P-型体区107,形成于所述栅氧层105两侧下方的N-型外延层102中;
金属电极108,结合于所述N-外延层及栅氧层105表面。
作为示例,所述栅氧层105的形状为长条矩形,当然,在其它的实施例中,所述栅氧层105的形状可以根据需求进行任意改变。
作为示例,所述N+型衬底101及N-型外延层102的材料均为硅材料。
作为示例,所述栅氧层105的厚度为6nm~200nm。
作为示例,所述金属电极108的厚度为1μm~5μm,在本实施例中,所述金属电极108的材料为Al或Cu等。
作为示例,所述N+型衬底101背面还结合有金属层109,在本实施例中,所述金属层109的材料为Al或Cu等。
实施例3
如图12所示,本实施例提供一种超级势垒整流器结构,其基本结构如实施例2,其中,所述超级势垒整流器结构还包括环绕于所述P-型体区107外侧的P+型耐压环104。
综上所述,本发明的提供一种超级势垒整流器结构及其制作方法,所述超级势垒整流器结构,至少包括:N+型衬底101;N-型外延层102,结合于所述N+型衬底101表面;栅氧层105;结合与所述N-型外延层102的部分表面;P-型体区107,形成于所述栅氧层105两侧下方的N-型外延层102中;以及金属电极108,结合于所述N-外延层及栅氧层105表面。本发明工艺简单,减少多晶硅工艺,大大降低了制作成本;没有改变SBR基本工作原理,保证器件电性能与传统没差别,所以正向压降、开关速度、反向恢复时间、反向击穿电压以及反向漏电等主要电参量不会改变;没有改变影响可靠性的因素,可以保证器件可靠性能与传统没差别。所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种超级势垒整流器结构的制作方法,其特征在于,至少包括以下步骤:
1)提供一N+型衬底,于其表面形成N-型外延层;
2)于所述N-型外延层中定义有源区,于所述有源区表面形成栅氧层,其中,所述栅氧层的厚度为6nm~200nm,然后于所述栅氧层表面制作光刻胶图形以刻蚀所述栅氧层形成预设形状的栅氧层,并通过离子注入工艺及退火工艺于所述栅氧层两侧下方的有源区中形成P-型体区;
3)于所述P-型体区及栅氧层表面制作金属电极。
2.根据权利要求1所述的超级势垒整流器结构的制作方法,其特征在于:步骤2)之前还包括步骤a),形成环绕于所述有源区的P+型耐压环。
3.根据权利要求2所述的超级势垒整流器结构的制作方法,其特征在于:步骤a)包括以下步骤:
a-1)于所述N-型外延层表面形成厚度为100nm~2000nm的氧化层,并于所述有源区四周的氧化层中形成环状注入窗口;
a-2)进行P+型离子注入并退火推进激活,于所述有源区四周形成P+型耐压环,其中,注入的能量为20Kev~200kev,剂量为1e12~1e16,退火推进激活的温度为900℃~1200℃,时间为10min~200min;
a-3)去除所述有源区表面的氧化层。
4.根据权利要求1所述的超级势垒整流器结构的制作方法,其特征在于:所述栅氧层的厚度为6nm~200nm,P-型体区离子注入的能量为20Kev~200kev,剂量为1e10~1e15,退火工艺的温度为600℃~1100℃,时间为10min~200min。
5.根据权利要求1所述的超级势垒整流器结构的制作方法,其特征在于:还包括对所述N+型衬底的背面进行减薄并于该背面形成金属层的步骤。
6.一种超级势垒整流器结构,其特征在于,至少包括:
N+型衬底;
N-型外延层,结合于所述N+型衬底表面;
栅氧层;结合与所述N-型外延层的部分表面;
P-型体区,形成于所述栅氧层两侧下方的N-型外延层中;
金属电极,结合于所述N-外延层及栅氧层表面。
7.根据权利要求6所述的超级势垒整流器结构,其特征在于:还包括环绕于所述P-型体区外侧的P+型耐压环。
8.根据权利要求6所述的超级势垒整流器结构,其特征在于:所述栅氧层的厚度为6nm~200nm。
9.根据权利要求6所述的超级势垒整流器结构,其特征在于:所述N+型衬底背面还结合有金属层。
10.根据权利要求6所述的超级势垒整流器结构,其特征在于:所述金属电极的厚度为1μm~5μm。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310195712.9A CN104183485B (zh) | 2013-05-23 | 2013-05-23 | 一种超级势垒整流器结构及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310195712.9A CN104183485B (zh) | 2013-05-23 | 2013-05-23 | 一种超级势垒整流器结构及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104183485A CN104183485A (zh) | 2014-12-03 |
CN104183485B true CN104183485B (zh) | 2017-11-10 |
Family
ID=51964443
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310195712.9A Active CN104183485B (zh) | 2013-05-23 | 2013-05-23 | 一种超级势垒整流器结构及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104183485B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106298774A (zh) * | 2015-06-10 | 2017-01-04 | 北大方正集团有限公司 | 一种mps二极管及其制造方法 |
CN110061067A (zh) * | 2019-04-30 | 2019-07-26 | 苏州固锝电子股份有限公司 | 一种可并联组合的整流二极管芯片的制造工艺 |
CN116190458A (zh) * | 2023-02-28 | 2023-05-30 | 重庆大学 | 一种包含肖特基二极管的肖特基接触超势垒整流器 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5897355A (en) * | 1994-08-03 | 1999-04-27 | National Semiconductor Corporation | Method of manufacturing insulated gate semiconductor device to improve ruggedness |
CN1520615A (zh) * | 2001-06-01 | 2004-08-11 | ͨ�ð뵼�幫˾ | 沟槽肖特基整流器 |
CN1599041A (zh) * | 2003-09-17 | 2005-03-23 | 吴协霖 | 具高崩溃电压及低逆向漏电流的萧特基二极管及制造方法 |
CN101789400A (zh) * | 2010-02-12 | 2010-07-28 | 苏州硅能半导体科技股份有限公司 | 一种半导体整流器件的制造方法及所得器件 |
-
2013
- 2013-05-23 CN CN201310195712.9A patent/CN104183485B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5897355A (en) * | 1994-08-03 | 1999-04-27 | National Semiconductor Corporation | Method of manufacturing insulated gate semiconductor device to improve ruggedness |
CN1520615A (zh) * | 2001-06-01 | 2004-08-11 | ͨ�ð뵼�幫˾ | 沟槽肖特基整流器 |
CN1599041A (zh) * | 2003-09-17 | 2005-03-23 | 吴协霖 | 具高崩溃电压及低逆向漏电流的萧特基二极管及制造方法 |
CN101789400A (zh) * | 2010-02-12 | 2010-07-28 | 苏州硅能半导体科技股份有限公司 | 一种半导体整流器件的制造方法及所得器件 |
Also Published As
Publication number | Publication date |
---|---|
CN104183485A (zh) | 2014-12-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9252209B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
CN101452967B (zh) | 肖特基势垒二极管器件及其制作方法 | |
CN103618006B (zh) | 一种快恢复二极管及其制造方法 | |
CN104051547A (zh) | 一种高压快速软恢复二极管及其制备方法 | |
CN102820225B (zh) | 具有扩散缓冲层的高压快速软恢复二极管的制造方法 | |
CN104904020A (zh) | 二极管、电力变换装置 | |
CN1529363A (zh) | 横向低侧高压器件及高侧高压器件 | |
CN106601826A (zh) | 一种快恢复二极管及其制作方法 | |
EP2706576A2 (en) | Diode and power conversion system | |
CN113241377A (zh) | 一种提升耐高温和抗辐照能力的igbt结构及其制备方法 | |
CN102969245A (zh) | 一种逆导型集成门极换流晶闸管制作方法 | |
CN104183485B (zh) | 一种超级势垒整流器结构及其制作方法 | |
CN101859703B (zh) | 低开启电压二极管的制备方法 | |
CN107221561A (zh) | 一种叠层电场调制高压mosfet结构及其制作方法 | |
CN103137679B (zh) | 绝缘栅双极型晶体管器件结构及其制作方法 | |
CN104701355B (zh) | 逆导型igbt半导体器件及制造方法 | |
CN103915489B (zh) | 绝缘栅双极型晶体管 | |
CN109087866A (zh) | 一种外延前硼注入复合双层外延的n-MOSFET制备方法 | |
CN103943671A (zh) | 一种功率半导体器件及其形成方法 | |
CN104617094B (zh) | 宽范围大电流高维持电压的双端esd集成保护器件及其制备方法 | |
CN113964197B (zh) | 一种低泄漏电流的igbt器件及其制备方法 | |
CN205177857U (zh) | 一种快恢复二极管 | |
CN103177958A (zh) | 一种集成式肖特基二极管及其制造方法 | |
CN107359125A (zh) | 一种优化体二极管反向恢复特性的方法及装置 | |
CN111415984B (zh) | 逆导型igbt器件的制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right | ||
TR01 | Transfer of patent right |
Effective date of registration: 20200629 Address after: No. 2999, building 3159, Ningbo, No. 908, beishanbao District, Zhejiang Province Patentee after: Ningbo Baoxinyuan Power Semiconductor Co.,Ltd. Address before: 201203, room 560, 219, midsummer Road, Shanghai, Pudong New Area Patentee before: SHANGHAI BAOXIN SOURCE POWER SEMICONDUCTOR Co.,Ltd. |