CN117476447A - 碳化硅mos器件及其终端缓变结的制造方法 - Google Patents

碳化硅mos器件及其终端缓变结的制造方法 Download PDF

Info

Publication number
CN117476447A
CN117476447A CN202311824310.0A CN202311824310A CN117476447A CN 117476447 A CN117476447 A CN 117476447A CN 202311824310 A CN202311824310 A CN 202311824310A CN 117476447 A CN117476447 A CN 117476447A
Authority
CN
China
Prior art keywords
window
junction
implantation
injection
depth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311824310.0A
Other languages
English (en)
Inventor
斯海国
王鹏
李翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Tengrui Microelectronics Technology Co ltd
Original Assignee
Shenzhen Tengrui Microelectronics Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Tengrui Microelectronics Technology Co ltd filed Critical Shenzhen Tengrui Microelectronics Technology Co ltd
Priority to CN202311824310.0A priority Critical patent/CN117476447A/zh
Publication of CN117476447A publication Critical patent/CN117476447A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

本发明提供一种碳化硅MOS器件及其终端缓变结的制造方法。终端缓变结制造方法包括：在碳化硅衬底上淀积第一掩蔽层，光刻和刻蚀定义第一注入窗口，注入离子形成第一注入结；在第一注入窗口的边缘处进行光刻和刻蚀形成第二注入窗口，注入离子形成第二注入结；淀积第二掩蔽层，各向异性刻蚀形成侧墙结构，侧墙结构围成第三注入窗口，注入离子形成第三注入结。三次离子注入中，注入深度不同、注入窗口长度不同，使得第一注入结、第三注入结及第二注入结依次连接为台阶式的缓变结构，利用较深的第一注入结，有利于分散场强；通过较浅且长度较大的第二注入结及过渡式的第三注入结构，能够扩展终端缓变结的长度，提高终端耐压能力。

Description

碳化硅MOS器件及其终端缓变结的制造方法
技术领域
本发明涉及半导体器件领域，特别涉及一种碳化硅MOS器件及其终端缓变结的制造方法。
背景技术
随着新能源汽车，轨道交通，智能电网，太阳能风能储能及充电桩等热门领域的快速发展，市场对大功率电流控制器件有越来越旺盛的需求。大功率控制器件越来越朝着低损耗，低导通压降，高耐压，高的开关频率等方向发展。以IGBT（Insulate-Gate BipolarTransistor，绝缘栅双极晶体管）为代表的硅基传统大功率器件在高端应用上面对越来越高的要求因为材料限制逐渐显得有心无力，很难进一步提升。而具有宽禁带，击穿场强高，热稳定性好，高载流子饱和漂移速度，热导性好的碳化硅在高压大功率半导体器件上显示出很强的潜力。碳化硅MOS相对于传统IGBT具有更高的耐压能力和更低的损耗。其中，MOS是MOSFET（Metal-Oxide-Semiconductor Field-Effect Transistor, 金属-氧化物半导体场效应晶体管，简称金氧半场效晶体管）的缩写。碳化硅MOS耐压强所以可以把drift（漂移）区域做的更浓，从而得到更低的导通压降。不过碳化硅的击穿来自垂直和水平两个方向，体区drift做浓做薄的同时，还要保证水平方向终端不被击穿。因此，提高碳化硅MOS终端的耐压能力具有重要意义。碳化硅MOS终端结构与硅基IGBT类似，通常由厚介质层、导电场板、终端扩展结组成。IGBT的终端扩展结因为杂质原子在硅中容易推进扩展，通常都是深的缓变结，有利于分散场强。碳化硅因为碳硅键键能高，杂质原子在碳化硅中难以扩散，高温炉管难以推进，通常都是高温高压离子注入形成的柱面结，炉管无法扩展。同等深度下，柱面结的耐压小于缓变结和平面结。所以，需要将碳化硅MOS的终端柱状扩展结做成深的缓变结，以提高终端耐压能力。
发明内容
本发明提供一种碳化硅MOS器件及其终端缓变结的制造方法，能够提高终端耐压能力。
本发明实施例提供一种碳化硅MOS器件的终端缓变结制造方法，包括：
提供碳化硅衬底，在所述碳化硅衬底上淀积第一掩蔽层；
在所述第一掩蔽层上光刻和刻蚀定义第一注入窗口，通过所述第一注入窗口注入离子，形成第一深度的第一注入结；
在所述第一注入窗口的边缘处进行光刻和刻蚀形成第二注入窗口，通过所述第二注入窗口注入离子，形成第二深度的第二注入结；
淀积第二掩蔽层，各向异性刻蚀，在所述第二注入窗口边缘形成侧墙结构，侧墙结构围成的区域为第三注入窗口，通过所述第三注入窗口注入离子，形成第三深度的第三注入结；
其中，所述第一注入窗口的长度＜所述第三注入窗口的长度＜所述第二注入窗口的长度，所述第一深度＞所述第三深度＞所述第二深度，所述第一注入结、第三注入结及第二注入结组合形成终端缓变结。
其中，基于所述第一注入窗口的长度与所述第二注入窗口的长度来确定所述第三注入窗口的长度，基于所述第二注入窗口的长度和所述第三注入窗口的长度确定所述第二掩蔽层的厚度。
其中，所述第三注入窗口的长度等于所述第一注入窗口的长度与所述第二注入窗口的长度的均值，所述第二掩蔽层的厚度等于所述第二注入窗口的长度与所述第三注入窗口的长度差值的1/2。
其中，所述第三深度等于所述第一深度与所述第二深度的均值。
其中，所述第一掩蔽层为依次设置的LPTEOS及LPSiN，所述第二掩蔽层为LPTEOS。
其中，在形成第三注入结之后，还包括：
淀积第三掩蔽层，各向异性刻蚀，在所述第三注入窗口边缘处形成二重侧墙结构，所述二重侧墙结构围成的区域为第四注入窗口，通过所述第四注入窗口注入离子，形成第四深度的第四注入结；
其中，所述第一注入窗口的长度＜所述第四注入窗口的长度＜所述第三注入窗口的长度，所述第一深度＞所述第四深度＞所述第三深度。
其中，所述第二掩蔽层与所述第三掩蔽层的厚度相同，且均为所述第一注入窗口与所述第二注入窗口二者长度差值的1/6。
其中，在形成第一注入结之后、形成第二注入窗口之前，还包括：
淀积第四掩蔽层，各向异性刻蚀，在所述第一注入窗口的边缘处形成内层侧墙结构，所述内层侧墙结构围成的区域为第五注入窗口；通过所述第五注入窗口注入离子，形成第五深度的第五注入结；
其中，所述第五注入窗口的长度小于所述第一注入窗口的长度，所述第五深度大于所述第一深度。
其中，所述第四掩蔽层的厚度与所述第二掩蔽层的厚度相同。
另一方面，本发明提供一种碳化硅MOS器件的制造方法，包括以下步骤：
通过前述的碳化硅MOS器件的终端缓变结制造方法制作终端缓变结；
定义有源区；
在有源区制备第二导电类型重掺区、第一导电类型浓掺区及第二导电类型深阱区；
制作栅氧、多晶硅控制栅、及发射极金属层；
碳化硅衬底的背面制作集电极。
本发明提供的碳化硅MOS器件及其终端缓变结的制造方法，三次离子注入中，注入深度不同、注入窗口长度不同，使得第一注入结、第三注入结及第二注入结依次连接为台阶式结构，利用较深的第一注入结，有利于分散场强；通过较浅且长度较大的第二注入结及过渡式的第三注入结构，能够扩展终端缓变结的长度，提高终端耐压能力；第一注入窗口和第二注入窗口均通过光刻与刻蚀形成，能够保证二者尺寸的准确性，保证第一注入结合第二注入结的长度达到预定要求。第三注入窗口通过侧墙结构形成，无需光刻与刻蚀，降低成本。
附图说明
图1为本发明的碳化硅MOS器件制造方法的实施例的流程图；
图2为本发明的碳化硅MOS器件的终端缓变结制造方法的第一实施例的流程图；
图3A-图3F为本发明第一实施例的碳化硅MOS器件的制作流程示意图。
图4为本发明第一实施例的碳化硅MOS器件的结构示意图；
图5A-图5C为本发明第二实施例的终端缓变结的部分制作流程示意图；
图6A-图6C为本发明第三实施例的终端缓变结的部分制作流程示意图；
图7为本发明第三实施例的终端缓变结的结构示意图；
图8为本发明第四实施例的终端缓变结的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在图中，结构相似的单元是以相同标号表示。
请参照图1，图1为本发明的碳化硅MOS器件制造方法的实施例的流程图。本发明优选实施例提供的碳化硅MOS器件制造方法包括以下步骤。
步骤S100，制备碳化硅MOS器件的终端缓变结。碳化硅MOS器件的终端缓变结制造方法具体包括以下步骤。请参照图2，图2为本发明的碳化硅MOS器件的终端缓变结制造方法的实施例的流程图。
步骤S110，提供碳化硅衬底10，在所述碳化硅衬底上淀积第一掩蔽层11。
本步骤中，碳化硅衬底为第一导电类型碳化硅衬底。碳化硅衬底上淀积8000埃第一掩蔽层。此处，第一掩蔽层的厚度可以根据需要进行设定，并不局限于8000埃。作为优选，第一掩蔽层为依次设置的LPTEOS（Low Pressure Tetraethyl Orthosilicate，低压淀积四乙氧基硅烷）和LPSiN（Low Pressure SiN，低压淀积氮化硅）。
步骤S120，结合图3A所示，在第一掩蔽层11上光刻和刻蚀定义第一注入窗口21，通过第一注入窗口21注入离子，形成第一深度D1的第一注入结31。如图3A所示，图3A为本发明中第一注入结31制备完成后的结构图。
本步骤中，具体地，在第一掩蔽层11上进行第一次涂胶，进行第一次光刻及刻蚀，去胶，从而形成第一注入窗口21。
通过第一注入窗口21，高温高能注入第二导电类型离子，形成第一深度D1的第一注入结31。
本实施例中，第一导电类型为N型，第二导电类型为P型，即提供N型碳化硅衬底10，注入的离子为P型离子。当然，在其他实施例中，也可以是，第一导电类型为N型，第二导电类型为P型。
通过P型离子高温高能注入，可以使得P型离子注入深度较大，形成较深的第一注入结。
步骤S130，在第一注入窗口的边缘处进行光刻和刻蚀形成第二注入窗口22，通过所述第二注入窗口22注入离子，形成第二深度D2的第二注入结32。如图3B所示，图3B为本发明中第二注入结32制备完成后的结构图。
本步骤中包括以下子步骤。
步骤S131，安排第二次光刻与刻蚀。即进行第二次涂胶、光刻及刻蚀，去胶。
步骤S132，第一注入窗口边缘处的第一掩蔽层结构经第二次光刻与刻蚀去除，从而扩大第一注入窗口21以形成长度较大的第二注入窗口22。
步骤S133，通过第二注入窗口低能量注入第二导电类型离子即P型离子。由于注入能量较低，故注入深度较浅，即第二深度D2小于第一深度D1。第二注入窗口的长度L22大于第一注入窗口的长度L21，通过第二次离子注入，可以形成更大长度、较浅的第二注入结。
通过以上步骤，可以形成第二深度D2的第二注入结32，如图3B所示。
步骤S140，结合图3C及图3D所示，淀积第二掩蔽层12，各向异性刻蚀，在第二注入窗口边缘形成侧墙结构19，侧墙结构19围成的区域为第三注入窗口23，通过第三注入窗口23注入离子，形成第三深度D3的第三注入结33。其中，第一注入窗口的长度L21＜第三注入窗口的长度L23＜第二注入窗口的长度L22，第一深度D1＞第三深度D3＞第二深度D2，第一注入结、第三注入结及第二注入结组合形成第二导电类型掺杂区，即终端缓变结30。
本步骤中包括以下子步骤。
步骤S141，淀积6000埃LPTEOS作为第二掩蔽层12。如图3C所示，为第二掩蔽层12淀积完成后的结构图。
这里可基于第一注入窗口的长度与所述第二注入窗口的长度来确定所述第三注入窗口的长度的范围取值，基于第二注入窗口与第三注入窗口的长度差异来确定第二掩蔽层12的厚度，第二掩蔽层12的厚度约等于第二注入窗口的长度减去第三注入窗口的长度的二分之一，可使用第二掩蔽层的厚度来控制第三注入窗口的长度。
步骤S142，各向异性（anisotropic spacer）刻蚀第二掩蔽层12，在第二注入窗口边缘形成侧墙结构19，利用侧墙结构19可以缩小注入窗口，侧墙结构围合形成的区域为第三注入窗口23，第三注入窗口的长度L23小于第二注入窗口的长度L22，且大于第一注入窗口的长度L21。三次注入窗口的长度关系即为：第一注入窗口的长度L21＜第三注入窗口的长度L23＜第二注入窗口的长度L22。
步骤S143，通过第三注入窗口23高温中能量注入离子，形成第三深度D3的第三注入结33。
本步骤中注入离子为第二导电类型离子即P型离子，由于高温中能量注入，使得本次注入深度位于前两次注入深度之间，即，所述第一深度＞所述第三深度＞所述第二深度。
上述三次离子注入，注入深度不同、注入窗口长度不同，使得第一注入结、第三注入结及第二注入结依次连接为台阶式结构，从而形成终端缓变结。
通过本实施例的终端缓变结，能够改善碳化硅MOS器件边缘电场分布，显著提高碳化硅MOS器件的终端耐压能力，并提高碳化硅MOS器件的反向阻断能力和可靠性。
利用较深的第一注入结，有利于分散场强；通过较浅且长度较大的第二注入结及过渡式的第三注入结构，能够扩展终端缓变结的长度，提高终端耐压能力。
第一注入窗口和第二注入窗口均通过光刻与刻蚀形成，能够保证二者尺寸的准确性，保证第一注入结合第二注入结的长度达到预定要求。第三注入窗口通过侧墙结构形成，无需光刻与刻蚀，降低成本，第三注入结无需精准尺寸即可达到第一、第二注入结之间缓冲过渡效果。
在上述三次离子注入中，通过控制注入离子能量来控制离子的注入深度，第一注入结、第二注入结、第三注入结三次注入离子的能量依次为高、低、中，从而使得第一深度、第二深度、第三深度具有不同深度。
在步骤S140中，侧墙结构的长度能够确定出第一注入窗口与第三注入窗口的长度差值。侧墙结构的长度是指侧墙结构在各注入窗口的长度方向上的尺寸，即本实施例中各结构的长度均是指图示中左右方向上的尺寸。
侧墙结构的长度与第二掩蔽层的厚度一致，故第二掩蔽层的厚度等于第二注入窗口的长度与第三注入窗口的长度差值的1/2。因此，可以通过淀积不同厚度的第二掩蔽层来形成不同长度的第三注入窗口，即通过控制第二掩蔽层的厚度即可控制第三注入窗口的长度，而不需要设置额外的光刻板，从而降低了成本。
在制备过程中，可以根据需要制备的第一注入窗口与第三注入窗口的长度来确定侧墙结构的长度，进而确定即第二掩蔽层的厚度。根据该方法淀积出合适厚度的第二掩蔽层，能使得第三注入窗口的长度控制在预定范围内。
作为优选，第三注入窗口的长度等于第一注入窗口的长度与第二注入窗口的长度的均值，以使得第三注入结的长度等于第一注入结的长度与第二注入结的长度的均值，进而使得第一注入结与第二注入结之间平缓过渡。根据上述确定的第三注入窗口的长度，基于第二掩蔽层的厚度等于第二注入窗口的长度与第三注入窗口的长度差值的1/2，从而得出第二掩蔽层的厚度为第一注入窗口的长度与第二注入窗口的长度的1/4，第二掩蔽层经各向异性刻蚀后形成的侧墙结构的长度即为第一注入窗口的长度与第二注入窗口的长度差值的1/4，侧墙结构围成的第三注入窗口的长度即为第一注入窗口与第二注入窗口的均值。
第二注入窗口的长度为所述第一注入窗口的长度的1.5-2.5倍，以使得二者长度差值适中，降低第二掩蔽层的厚度，进而降低工艺难度。
作为优选，第一深度D1为第一注入结的长度（即第一注入窗口的长度L21）的1-1.5倍，使得第一注入结具有较大深度的同时，可以具有足够的底表面积，提高终端耐压能力。
第一深度为第二深度的2.5-3.5倍，第二注入结的长度（即第二注入窗口的长度L22）为第一注入结的长度（即第一注入窗口的长度L21）的1.5-2.5倍，以使得终端缓变结的侧边为较缓的坡度，利于提高终端耐压能力。
本实施例中，通过三次离子注入形成终端缓变结，第三次注入离子形成的第三注入结，其第三深度D3等于第一深度D1与第二深度D2的均值，第三注入结的长度等于第一注入结的长度与第二注入结的长度的均值，使得第一注入结与第二注入结能够通过第三注入结形成较为平缓的过渡。此处，需要理解的是，由于第三次离子注入的尺寸精准度并非非常高，因此本实施例中各处的“等于”允许存在一定幅度的误差，并非精准的“等于”。
在本实施例中，第一掩蔽层为依次设置的LPTEOS和LPSiN，第二掩蔽层为LPTEOS，利用LPSiN使得在同向异性刻蚀形成侧墙结构的过程中，第一掩蔽层不会有腐蚀减薄，但仍能保证有效阻挡离子注入。利用LPTEOS和LPSiN的配合，可以使得第一掩蔽层的厚度可以较薄，降低工艺难度。此处，在其他实施例中，也可以是第一掩蔽层的厚度大于第二掩蔽层的厚度，第一掩蔽层与第二掩蔽层可以均采用LPTEOS，在利用同向异性刻蚀形成侧墙结构的过程中，即使第一掩蔽层有腐蚀，第一掩蔽层也仍能够有效阻挡离子注入。
在前述步骤S100中，可以同时制备形成多个第二导电类型掺杂区，即多个终端缓变结30，终端缓变结的数量可以根据器件需要进行确定。
步骤S200，结合图3E所示，定义有源区。该步骤具体包括以下子步骤。
步骤S210，去除碳化硅衬底表面的全部氧化层及掩蔽层。通过该步骤可以去除前述的侧墙结构及第一掩蔽层，可以根据前述掩蔽层的材质选择合适材料进行刻蚀。
步骤S220，淀积15000埃的氧化层。
步骤S230，进行有源区的光刻和刻蚀，以形成有源区，如图3E所示，即在终端第二导电类型掺杂区110及其间隔区域和截止区上形成场氧化层（Field oxide）101，而未覆盖场氧化层的区域即为有源区。此处，依次进行涂胶、曝光和显影，然后，湿法刻蚀和去胶等。
通过步骤S200，清洗后淀积15000Å Field oxide，Active（有源）层次涂胶和光刻，湿法腐蚀，定义出有源区（cell区），去胶及清洗。
步骤S300，在有源区制备第二导电类型重掺区（PP浓掺区）41、第一导电类型浓掺区（NP源区）42及第二导电类型深阱区（Pbody深阱区）43。
在该步骤中，淀积掩蔽层，涂胶和光刻显影，刻蚀掩蔽层形成注入窗口并去胶，高温高能离子注入。重复以上类似注入步骤，分别形成PP浓掺区，NP源区，Pbody深阱区三种掺杂区，在有源区（cell区）形成初步器件结构，该结构如图3F所示。
本步骤的具体制备过程可以与现有技术相同，此处不再赘述。
步骤S400，制作栅氧、多晶硅控制栅、及发射极金属层，其具体包括如下步骤。如图4所示，为栅氧54、多晶硅控制栅53、及发射极金属层51等制备完成后的结构图。
步骤S410，氧化形成栅氧（Gate oxide）。
步骤S420，Poly淀积、Poly光刻及回刻（etch back），通过该步骤可以制备形成多晶硅控制栅53。
步骤S430，ILD(Inter Layer Dielectric，层间介质层)淀积及回流（reflow）。
步骤S440，清洁处理。本步骤中，可以采用氟化氢清洗处理（HF dip）。
步骤S450，Ti/TiN（钛/氮化钛）淀积，淀积一层比较薄的钛与氮化钛复合结构的薄膜来缓释钨的应力并阻挡钨的扩散 ，由于这层薄膜最终是要留在接触窗的底部并形成低电阻的金属硅化物。
步骤S450，快速热退火（简称RTA， Rapid Thermal Annealing）。在本步骤中，采用650℃ RTA。
步骤S460，钨（W）淀积及回刻（etch back）。钨气态的化合物在反应中容易控制且具有良好的孔洞填充能力，同时钨具有很有抗电迁移能力及非常低的电阻率，因此将钨（W）作为层间互联金属的应用变得越来越广泛。
步骤S470，淀积发射极金属层。金属层为AlCu（铝铜）金属层，以提高抗电迁移能力。金属层的厚度优选为4um。对金属层进行光刻和刻蚀，去除多余的金属材料。
步骤S480，钝化层淀积、光刻及刻蚀。
步骤S490，退火。在该步骤中，具体地，通过炉管400℃退火。
通过以上步骤可以完成栅氧、多晶硅控制栅、及发射极金属层的制作。发射极金属完全覆盖整个有源区。终端区域设置Al注入及终端缓变结，和15000埃厚field oxide（场氧化层），以提高终端耐压。栅极金属（Gate金属）设置在终端区域，绕有源区（Cell区）一周，尽可能减少电流路径以减少Rg。
多晶硅控制栅53在器件外围处与终端多晶硅连接，便于接受栅极电压信号和驱动器件的开启和关闭。
如图4所示，栅氧54及多晶硅控制栅53仅覆盖部分第一导电类型浓掺区（又称发射区或源区）42和第二导电类型深阱区43，其余部分第一导电类型浓掺区42和第二导电类型深阱区43裸露，裸露的第一导电类型浓掺区42和第二导电类型深阱区43、以及第二导电类型重掺区41的上方处形成接触孔，使得发射极金属层51填充在接触孔并同时接触浓掺的第一导电类型浓掺区42和第二导电类型重掺区41，以抑制闩锁效应。
步骤S500，在碳化硅衬底10的背面制作集电极60。
具体地，对碳化硅衬底10的背面进行贴膜，磨片机减薄至180um，激光退火及背面发射极金属淀积，作为集电极。
其中步骤S300、S400、S500的制备过程并不局限于上述具体实施方式，也可以直接采用其他现有技术的方法进行制备。
这样即完成了本实施例的碳化硅MOS器件制造流程。
相应地，本发明还提供一种碳化硅MOS器件，利用前述的碳化硅MOS器件制造方法制备。
在上述实施例中，通过三次离子注入，作为另外实施例，还可以经过更多次离子注入，如本发明第二、第三实施例提供的碳化硅MOS器件的终端缓变结制造方法。
本发明第二实施例提供的碳化硅MOS器件的终端缓变结制造方法中，前三次离子注入的步骤与第一实施例相同，不同之处在于：
1、步骤S140中，第三次离子注入的深度与长度不同，即第三深度相对于第一实施例更小、第三注入窗口的长度相对于第一实施例更大；2，离子注入次数不同。
以下对不同指出详细说明。
在步骤S140中，可以控制降低第二掩蔽层12的厚度来减小侧墙结构的长度，从而使得第三注入窗口的长度更大。
本实施例中，第二掩蔽层的厚度为4000埃，各向异性刻蚀形成侧墙结构并注入离子形成第三注入结后的结构如图5A所示。
本实施例中增加一次离子注入，具体地，在步骤S140之后，还包括步骤S150。
步骤S150，结合图5B及图5C所示，淀积第三掩蔽层111，各向异性刻蚀，在第三注入窗口边缘处形成二重侧墙结构192，二重侧墙结构192围成的区域为第四注入窗口24，通过第四注入窗口24注入离子，形成第四深度D4的第四注入结34。
图5B为淀积第三掩蔽层111后的结构图，图5C为离子注入后形成第四注入结34的结构图。
其中，第一注入窗口的长度L21＜第四注入窗口的长度L24＜第三注入窗口的长度L23，第一深度D1＞第四深度D4＞第三深度D3，第一注入结31、第四注入结34、第三注入结33及第二注入结32组合形成终端缓变结30。
通过步骤S150,可以在第三注入结33与第一注入结31之间增加第四注入结34，即增加台阶，使得第一注入结31与第二注入结32之间的过渡更加缓变。
作为优选，第一注入窗口、第四注入窗口、第三注入窗口、第二注入窗口四者的长度等差设置，使得四个注入窗口的长度形成等差数列，进而可以使得四个注入结的长度为等差数列，四个注入结均匀过渡变化。
由于第三掩蔽层111的厚度等于二重侧墙结构192的长度，且等于第三注入窗口的长度L23与第四注入窗口的长度L24的差值的1/2，第三注入窗口与第四注入窗口的长度差值即为前述等差数列的公差，该公差为第一注入窗口的长度与第二注入窗口的长度的差值的1/3。故第三掩蔽层的厚度等于第一注入窗口的长度与第二注入窗口的长度的差值的1/6。
由于四个注入窗口的长度为等差数列，故侧墙结构的长度等于二重侧墙结构的长度，第三掩蔽层与第二掩蔽层二者厚度相等。
因此，在步骤S140和步骤150中，第二掩蔽层12与第三掩蔽层111的淀积厚度相同，且均为第一注入窗口与第二注入窗口二者长度差值的1/6，即可形成均匀布置在第一注入结31和第二注入结32之间的第三注入结33和第四注入结34。
本实施例中，第二掩蔽层与第三掩蔽层的淀积厚度均为4000埃，且均为LPTEOS。
第一深度D1、第四深度D4、第三深度D3及第二深度D2等差设置，使得四个深度形成等差数列，进而可以使得四个注入结的深度为等差数列，进一步使得四个注入结均匀过渡变化。
本发明第三实施例提供的碳化硅MOS器件的终端缓变结制造方法中，与第一实施例不同之处在于：
在形成第一注入结之后、形成第二注入窗口之前，即步骤S120与步骤S130之间，还包括如下步骤。
如图6A所示，淀积第四掩蔽层114，第四掩蔽层114可以为LPTEOS，其厚度可以根据第五注入窗口的长度确定。
如图6B所示，各向异性刻蚀，在第一注入窗口的边缘处形成内层侧墙结构115，内层侧墙结构115围成的区域为第五注入窗口25。
如图6C所示，通过第五注入窗口25注入离子，形成第五深度D5的第五注入结35。本次注入离子的能量高于第一次离子注入的能量，以使得第五注入接的深度大于第一注入结的深度。
其中，第五注入窗口的长度L25小于第一注入窗口的长度L21，第五深度D5大于第一深度D1。
通过增加设置第五注入结35，能够增大终端缓变结的整体深度，进一步利于分散场强。
本实施例是基于第一实施例进行的进一步改进，如图7所示，第二注入结32、第三注入结33、第一注入结31及第五注入结35组合形成终端缓变结30。
作为优选，第四掩蔽层114与第二掩蔽层二者的淀积厚度相同，以使得内层侧墙结构的长度与前述侧墙结构的长度相同，即使得第五注入窗口与第一注入窗口的长度差值等于第三注入窗口与第二注入窗口的长度差值，进而使得第二注入结、第三注入结、第一注入结及第五注入结的长度为等差数列，以使得整个缓变结的各个注入结之间缓变。
进一步，第二深度、第三深度、第一深度及第五深度为等差数列，以使得各注入结的深度也为逐渐过渡变化，从而使得终端缓变结的深度亦为缓变结构。
作为另外实施方式，本第三实施例中的技术方案也可以应用于第二实施例中，即如图8所示，本发明第四实施例的终端缓变结，第二注入结32、第三注入结33、第四注入结34、第一注入结31及第五注入结35组合形成终端缓变结30。第四掩蔽层、第二掩蔽层、第三掩蔽层的淀积厚度均相同，以使得各注入结的长度逐渐等差变化。进一步，第二深度、第三深度、第四深度、第一深度、及第五深度亦可以为等差数列，以使得整个终端缓变结的结构更加缓变。
综上，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (10)

1.一种碳化硅MOS器件的终端缓变结制造方法，其特征在于，包括：
提供碳化硅衬底，在所述碳化硅衬底上淀积第一掩蔽层；
在所述第一掩蔽层上光刻和刻蚀定义第一注入窗口，通过所述第一注入窗口注入离子，形成第一深度的第一注入结；
在所述第一注入窗口的边缘处进行光刻和刻蚀形成第二注入窗口，通过所述第二注入窗口注入离子，形成第二深度的第二注入结；
淀积第二掩蔽层，各向异性刻蚀，在所述第二注入窗口边缘形成侧墙结构，侧墙结构围成的区域为第三注入窗口，通过所述第三注入窗口注入离子，形成第三深度的第三注入结；
其中，所述第一注入窗口的长度＜所述第三注入窗口的长度＜所述第二注入窗口的长度，所述第一深度＞所述第三深度＞所述第二深度，所述第一注入结、第三注入结及第二注入结组合形成终端缓变结。
2.根据权利要求1所述的碳化硅MOS器件的终端缓变结制造方法，其特征在于，基于所述第一注入窗口的长度与所述第二注入窗口的长度来确定所述第三注入窗口的长度，基于所述第二注入窗口的长度和所述第三注入窗口的长度确定所述第二掩蔽层的厚度。
3.根据权利要求2所述的碳化硅MOS器件的终端缓变结制造方法，其特征在于，所述第三注入窗口的长度等于所述第一注入窗口的长度与所述第二注入窗口的长度的均值，所述第二掩蔽层的厚度等于所述第二注入窗口的长度与所述第三注入窗口的长度差值的1/2。
4.根据权利要求3所述的碳化硅MOS器件的终端缓变结制造方法，其特征在于，所述第三深度等于所述第一深度与所述第二深度的均值。
5.根据权利要求1所述的碳化硅MOS器件的终端缓变结制造方法，其特征在于，所述第一掩蔽层为依次设置的LPTEOS及LPSiN，所述第二掩蔽层为LPTEOS。
6.根据权利要求1所述的碳化硅MOS器件的终端缓变结制造方法，其特征在于，在形成第三注入结之后，还包括：
淀积第三掩蔽层，各向异性刻蚀，在所述第三注入窗口边缘处形成二重侧墙结构，所述二重侧墙结构围成的区域为第四注入窗口，通过所述第四注入窗口注入离子，形成第四深度的第四注入结；
其中，所述第一注入窗口的长度＜所述第四注入窗口的长度＜所述第三注入窗口的长度，所述第一深度＞所述第四深度＞所述第三深度。
7.根据权利要求6所述的碳化硅MOS器件的终端缓变结制造方法，其特征在于，所述第二掩蔽层与所述第三掩蔽层的厚度相同，且均为所述第一注入窗口与所述第二注入窗口二者长度差值的1/6。
8.根据权利要求1-7任一项所述的碳化硅MOS器件的终端缓变结制造方法，其特征在于，在形成第一注入结之后、形成第二注入窗口之前，还包括：
淀积第四掩蔽层，各向异性刻蚀，在所述第一注入窗口的边缘处形成内层侧墙结构，所述内层侧墙结构围成的区域为第五注入窗口；通过所述第五注入窗口注入离子，形成第五深度的第五注入结；
其中，所述第五注入窗口的长度小于所述第一注入窗口的长度，所述第五深度大于所述第一深度。
9.根据权利要求8所述的碳化硅MOS器件的终端缓变结制造方法，其特征在于，所述第四掩蔽层的厚度与所述第二掩蔽层的厚度相同。
10.一种碳化硅MOS器件的制造方法，其特征在于，包括以下步骤：
通过权利要求1至9任一项所述的碳化硅MOS器件的终端缓变结制造方法制作终端缓变结；
定义有源区；
在有源区制备第二导电类型重掺区、第一导电类型浓掺区及第二导电类型深阱区；
制作栅氧、多晶硅控制栅、及发射极金属层；
碳化硅衬底的背面制作集电极。
CN202311824310.0A 2023-12-28 2023-12-28 碳化硅mos器件及其终端缓变结的制造方法 Pending CN117476447A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311824310.0A CN117476447A (zh) 2023-12-28 2023-12-28 碳化硅mos器件及其终端缓变结的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311824310.0A CN117476447A (zh) 2023-12-28 2023-12-28 碳化硅mos器件及其终端缓变结的制造方法

Publications (1)

Publication Number Publication Date
CN117476447A true CN117476447A (zh) 2024-01-30

Family

ID=89624173

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311824310.0A Pending CN117476447A (zh) 2023-12-28 2023-12-28 碳化硅mos器件及其终端缓变结的制造方法

Country Status (1)

Country Link
CN (1) CN117476447A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9893170B1 (en) * 2016-11-18 2018-02-13 Monolithic Power Systems, Inc. Manufacturing method of selectively etched DMOS body pickup
CN108447896A (zh) * 2018-04-08 2018-08-24 深圳市太赫兹科技创新研究院 碳化硅功率器件终端结构的制造方法
CN109449083A (zh) * 2018-10-24 2019-03-08 武汉新芯集成电路制造有限公司 缓变结、高压器件和半导体器件及其制造方法
CN111987166A (zh) * 2020-09-07 2020-11-24 杰华特微电子（杭州）有限公司 横向双扩散晶体管的制造方法
CN112701151A (zh) * 2019-10-23 2021-04-23 株洲中车时代电气股份有限公司 SiC MOSFET器件的制造方法及SiC MOSFET器件
CN114122150A (zh) * 2020-08-25 2022-03-01 珠海格力电器股份有限公司 一种碳化硅功率二极管的制备方法及其应用

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9893170B1 (en) * 2016-11-18 2018-02-13 Monolithic Power Systems, Inc. Manufacturing method of selectively etched DMOS body pickup
CN108447896A (zh) * 2018-04-08 2018-08-24 深圳市太赫兹科技创新研究院 碳化硅功率器件终端结构的制造方法
CN109449083A (zh) * 2018-10-24 2019-03-08 武汉新芯集成电路制造有限公司 缓变结、高压器件和半导体器件及其制造方法
CN112701151A (zh) * 2019-10-23 2021-04-23 株洲中车时代电气股份有限公司 SiC MOSFET器件的制造方法及SiC MOSFET器件
CN114122150A (zh) * 2020-08-25 2022-03-01 珠海格力电器股份有限公司 一种碳化硅功率二极管的制备方法及其应用
CN111987166A (zh) * 2020-09-07 2020-11-24 杰华特微电子（杭州）有限公司 横向双扩散晶体管的制造方法

Similar Documents

Publication Publication Date Title
US9911840B2 (en) Self aligned trench MOSFET with integrated diode
US9385202B2 (en) Semiconductor device having a patterned gate dielectric
US9245963B2 (en) Insulated gate semiconductor device structure
US20050191818A1 (en) Integrated circuit with a strongly-conductive buried layer
US9276107B2 (en) Semiconductor device having buried gate electrode structures
KR20070118626A (ko) 고전압 요소를 갖는 트렌치 절연 집적 ｓｏｉ 회로에서의캐리어 웨이퍼 콘택 형성방법
US5969393A (en) Semiconductor device and method of manufacture of the same
CN109244123B (zh) 耗尽型mosfet器件及其制造方法
CN113519054B (zh) 制造屏蔽栅极沟槽mosfet装置的方法
US6841440B2 (en) Semiconductor device including impurity layer having continuous portions formed at different depths and method of manufacturing the same
JPH1197629A (ja) 半導体装置およびその製造方法
CN117410347A (zh) 低终端面积的超结功率器件及制备方法
CN117476447A (zh) 碳化硅mos器件及其终端缓变结的制造方法
CN113809148B (zh) 功率元件及其制造方法
CN111261702A (zh) 沟槽型功率器件及其形成方法
CN114883244A (zh) 半导体结构及其形成方法
JPH0311765A (ja) 半導体装置の製造方法
KR100418849B1 (ko) 서로절연된적어도2개의소자를갖는집적회로장치및그제조방법
CN116406164B (zh) 半导体结构及其制备方法
CN109980009B (zh) 一种半导体器件的制造方法和集成半导体器件
CN117393432A (zh) 碳化硅mos器件的制造方法
CN107644815B (zh) 一种半导体器件及其制造方法和电子装置
CN117457493A (zh) 碳化硅mos器件的制造方法
CN117711939A (zh) 沟槽型终端igbt器件及其制造方法
CN117878156A (zh) 一种负反馈镇流晶体管及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination