CN117457493A - 碳化硅mos器件的制造方法 - Google Patents

碳化硅mos器件的制造方法 Download PDF

Info

Publication number
CN117457493A
CN117457493A CN202311801896.9A CN202311801896A CN117457493A CN 117457493 A CN117457493 A CN 117457493A CN 202311801896 A CN202311801896 A CN 202311801896A CN 117457493 A CN117457493 A CN 117457493A
Authority
CN
China
Prior art keywords
mask
silicon carbide
region
conductivity type
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311801896.9A
Other languages
English (en)
Inventor
斯海国
王鹏
李翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Tengrui Microelectronics Technology Co ltd
Original Assignee
Shenzhen Tengrui Microelectronics Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Tengrui Microelectronics Technology Co ltd filed Critical Shenzhen Tengrui Microelectronics Technology Co ltd
Priority to CN202311801896.9A priority Critical patent/CN117457493A/zh
Publication of CN117457493A publication Critical patent/CN117457493A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thyristors (AREA)

Abstract

本发明提供一种碳化硅MOS器件的制造方法，其包括：在碳化硅衬底上制作有源区及第二导电类型重掺区；依次淀积保护层及掩膜，在保护层及掩膜上光刻和刻蚀定义与第一导电类型发射区相对应的窗口，注入第一导电类型离子，以形成第一导电类型发射区；对掩膜进行各向同性刻蚀，扩大窗口在掩膜上的长度，以露出部分保护层；其中基于第二导电类型深阱区的窗口长度与第一导电类型发射区的窗口长度的差值确定对掩膜进行各向同性刻蚀的刻蚀厚度；对裸露的保护层进行各向异性刻蚀，去除裸露的保护层，注入第二导电类型离子，以形成第二导电类型深阱区。第二导电类型深阱区与第一导电类型发射区共用一块光刻板，减少了工艺步骤和光刻板，降低了成本。

Description

碳化硅MOS器件的制造方法
技术领域
本发明涉及半导体器件领域，特别涉及一种碳化硅MOS器件的制造方法。
背景技术
在大功率电流控制领域，以IGBT（Insulate-Gate Bipolar Transistor，绝缘栅双极晶体管）为代表的硅基器件一直以来得到最广泛的应用。随着市场对高功率、高电压器件的需求越来越大，对半导体材料的禁带宽度、击穿电场强度、热导率、载流子迁移速率的要求也越来越高，凸显具有临界击穿电压高，热稳定性好，热导性好，导通压降低的碳化硅是制作高压大功率半导体器件的更理想材料，但碳化硅本身的特性也带来了制造工艺较复杂，成本较高的问题。例如，碳化硅碳键键能高，杂质原子在碳化硅中难以扩散，高温炉管难以推进。若采用常规硅基IGBT的Pbody（P型深阱区）的自对准方法无法达到Pbody横向扩散的目的。如果每一个层次都制版，分别高能高温注入，也可以达到目的，但是工步较多，成本较高。
发明内容
本发明提供一种碳化硅MOS器件的制造方法，能够减少工艺工步和光刻板，降低制造成本。
本发明实施例提供碳化硅MOS器件的制造方法，包括：
提供碳化硅衬底，在所述碳化硅衬底上制作形成有源区及第二导电类型重掺区；
依次淀积保护层及掩膜，在所述保护层及掩膜上光刻和刻蚀定义与第一导电类型发射区相对应的窗口，注入第一导电类型离子，以形成第一导电类型发射区；
对所述掩膜进行各向同性刻蚀，扩大窗口在掩膜上的长度，以露出部分保护层；其中基于第二导电类型深阱区的窗口长度与所述第一导电类型发射区的窗口长度的差值确定对所述掩膜进行各向同性刻蚀的刻蚀厚度；
对裸露的保护层进行各向异性刻蚀，去除裸露的保护层，注入第二导电类型离子，以形成第二导电类型深阱区。
其中，在对所述掩膜进行各向同性刻蚀的步骤中，对所述掩膜的刻蚀厚度等于第二导电类型深阱区的窗口长度与第一导电类型发射区的窗口长度的差值的1/2。
其中，对所述掩膜的刻蚀厚度为所述掩膜的淀积厚度的1/3-2/3。
其中，所述掩膜的淀积厚度为所述第二导电类型深阱区的窗口长度与所述第一导电类型发射区的敞口长度的差值。
其中，所述掩膜的淀积厚度大于所述保护层的厚度。
其中，所述掩膜的淀积厚度为所述保护层的厚度的1.2-1.5倍。
其中，所述保护层为多晶硅层，所述掩膜为TEOS。
其中，在提供碳化硅衬底、在所述碳化硅衬底上制作形成有源区及第二导电类型重掺区的步骤中，包括：
提供第一导电类型的碳化硅衬底，制备终端第二导电类型掺杂区；
定义有源区；
在有源区制备第二导电类型重掺区。
其中，在形成第一导电类型发射区之后，还包括：
去除掩膜及保护层；
制作栅氧、多晶硅控制栅及发射极金属层；
对碳化硅衬底的背面进行处理。
其中，所述第一导电类型发射区和第二导电类型深阱区、以及第二导电类型重掺区的上方处形成接触孔，所述发射极金属层填充所述接触孔并同时接触所述第一导电类型发射区和所述第二导电类型重掺区。
本发明提供的碳化硅MOS器件的制造方法，在保护层及掩膜上通过光刻和刻蚀定义与第一导电类型发射区相对应的窗口，然后对掩膜各向同性刻蚀，通过控制对掩膜各向同性刻蚀的深度限定对掩膜在窗口边缘向内刻蚀的长度，从而定义第二导电类型深阱区的窗口；再对保护层进行各向异性刻蚀，即可形成第二导电类型深阱区的窗口，第二导电类型深阱区与第一导电类型发射区共用一块光刻板，减少了工艺步骤和光刻板，降低了成本。
附图说明
图1为本发明的碳化硅MOS器件的制造方法的实施例的流程图；
图2A-图2H为本发明的碳化硅MOS器件的制作流程示意图。
图3为本发明的碳化硅MOS器件的实施例的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在图中，结构相似的单元是以相同标号表示。
请参照图1，图1为本发明的碳化硅MOS器件的制造方法的实施例的流程图。其中，MOS，是MOSFET（Metal-Oxide-Semiconductor Field-Effect Transistor, 金属-氧化物半导体场效应晶体管，简称金氧半场效晶体管）的缩写。
本发明优选实施例提供的碳化硅MOS器件的制造方法包括以下步骤。
步骤S100，提供碳化硅衬底10，在碳化硅衬底10上制作形成有源区100及第二导电类型重掺区17。通过该步骤可以在碳化硅衬底10上设定有源区100，并在有源区100上制备第二导电类型重掺区17，如图2A所示，图2A仅示意出碳化硅MOS器件在边缘处的部分结构。该步骤具体包括以下步骤。
步骤S110，提供第一导电类型的碳化硅衬底10，制备终端第二导电类型掺杂区。
本实施例中，第一导电类型为N型，第二导电类型为P型，即提供N型碳化硅衬底10，制备终端P型掺杂区。当然，在其他实施例中，也可以是，第一导电类型为N型，第二导电类型为P型。
步骤S110具体如下。
步骤S111，在N型的碳化硅衬底10上淀积8000埃的第一氧化层（oxide）。此处，第一氧化层的厚度可以根据需要进行设定，并不局限于8000埃。
步骤S112，在第一氧化层上进行终端第二导电类型掺杂区的光刻和刻蚀，形成注入窗口，即依次进行涂胶、曝光和显影，然后，湿法刻蚀和去胶等，光刻与刻蚀过程可以与现有技术相同，此处不再详细描述。
步骤S113，往注入窗口中注入第二导电类型离子即P型离子。本实施例中，高温高压注入P型离子。
通过以上步骤即可在碳化硅衬底10上制备形成终端第二导电类型掺杂区110。
步骤S120，定义有源区100，具体如下。
步骤S121，去除所有氧化层，即去除前述的第一氧化层，此处通过湿法去除以上所有氧化层。
步骤S122，淀积15000埃的场氧化层，以制备形成场氧化层。
步骤S123，进行有源区100的光刻和刻蚀，以形成有源区100（即在终端第二导电类型掺杂区110及其间隔区域和截止区上形成氧化层，而未覆盖氧化层的区域即为有源区）。此处，依次进行涂胶、曝光和显影，然后，湿法刻蚀和去胶等。
通过上述步骤完成有源区100的定义，然后进一步在有源区100制作第二导电类型重掺区17（元胞区）。
步骤S130，在有源区100制备第二导电类型重掺区17。具体如下。
步骤S131，淀积第二导电类型浓掺层次的控制栅硬掩膜。该步骤中，通过依次淀积1000埃thermal oxide（热氧化层）及7000埃LPTEOS（Low Pressure TetraethylOrthosilicate，低压淀积四乙氧基硅烷）作为第二导电类型浓掺层次的硬掩膜（hardmark）。
步骤S132，进行第二导电类型浓掺层次的光刻与刻蚀，即依次进行涂胶、曝光和显影，然后，各向同性刻蚀和去胶等，露出第二导电类型重掺区17的注入区域。利用各向同性刻蚀可以避免对前述场氧化层造成影响。
步骤S133，注入第二导电类型离子。本步骤中，大剂量P型离子高温高能注入。
步骤S134，完成第二导电类型重掺区17的制备，第二导电类型浓掺区即为P型离子重掺区（元胞区）。
步骤S135，去除第二导电类型浓掺层次的控制栅掩膜，炉前清洗。本步骤中，可以通过各向同性去除掩膜氧化层，去除后如图2A所示，图2A即为碳化硅衬底10上制作形成有源区100及第二导电类型重掺区17后的结构图。
步骤S200，依次淀积保护层101及掩膜102，在保护层及掩膜上光刻和刻蚀定义与第一导电类型发射区相对应的窗口，注入第一导电类型离子，以形成第一导电类型发射区15。该步骤具体如下。
步骤S210，淀积保护层101。本实施例中，保护层为多晶硅层，其淀积厚度D1为12000埃，作为第一导电类型发射区（NP源区）的第一层遮挡层。
步骤S220，淀积掩膜102。本实施例中，掩膜为TEOS（Tetraethyl Orthosilicate四乙氧基硅烷，又名硅酸乙酯、正硅酸乙酯），其淀积厚度D2为15000埃，作为第一导电类型发射区的第二层遮挡层。
如图2B所示，图2B即为淀积保护层101及掩膜102后的结构图。通过步骤S210及S220，依次淀积12000Å的Poly（多晶硅）和15000Å的TEOS，作为NP源区的遮挡层，以使得N型离子能够注入到衬底的指定区域。由于采用保护层及掩膜两层遮挡，可以有效保证在非NP源区注入区域阻挡高能离子注入，保证器件的精准度；且保护层及掩膜各自均可以采用较薄的厚度，降低工艺难度。
此处，保护层及掩膜的厚度并不局限于上述具体数值，作为优选，掩膜102的淀积厚度D2为保护层101的厚度D1的1.2-1.5倍，保护层采用相对较薄的厚度即可实现对相应区域保护的目的，掩膜的厚度较大，可以便于对掩膜进行各向同性刻蚀以进行减薄。
步骤S230，在保护层及掩膜上光刻和刻蚀定义与第一导电类型发射区相对应的窗口。
该步骤中，根据第一导电类型发射区的范围，设置相应的光刻板进行光刻与刻蚀，定义相对应的窗口，对掩膜及保护层进行刻蚀，从而打开窗口，如图2C所示，图2C即为完成第一导电类型发射区的窗口光刻与刻蚀后的结构图。这样可以有效的保证第一导电类型发射区对应的窗口尺寸。
步骤S240，通过窗口注入第一导电类型离子，以形成第一导电类型发射区15。
该步骤中，N离子高能注入，从而制备形成第一导电类型发射区15即NP源区，如图2D所示，该图为离子注入完成、形成第一导电类型发射区15后的结构图，该图仅示意出图2C中部分区域离子注入完成后的结构。
步骤S300，如图2E所示，对掩膜102进行各向同性刻蚀，扩大窗口在掩膜102上的长度，以露出部分保护层101。
本步骤中，可以通过对掩膜102的各向同性刻蚀，使得掩膜102在横向及纵向上的尺寸均减小，即掩膜102的厚度减薄，同时在窗口边缘处的部分掩膜刻蚀，从而扩大窗口在掩膜上的长度。本发明中，各结构的长度均是指横向上即图示中左右方向的尺寸，厚度均是指在纵向上即图示中上下方向的尺寸。
掩膜102与保护层101由于材质相异，所用刻蚀剂相异，对掩膜的刻蚀不会对保护层起到作用，进而保护层会对第二导电类型深阱区之间的碳化硅衬底10进行有效保护，避免后续流程中第二导电类型离子进入到第二导电类型深阱区之间的碳化硅衬底10中。
通过各向同性刻蚀，掩膜在横向及纵向上减小的尺寸相同，掩膜减薄的厚度D22等于掩膜在窗口边缘处减小的长度L22。因此，通过控制对掩膜的各向同性刻蚀厚度D22，能够限定对掩膜在敞口边缘向内刻蚀的长度即窗口在掩膜上扩大的长度，进而控制与第二导电类型深阱区相对应的窗口长度L2，从而定义第二导电类型深阱区的窗口。
在制备过程中，可以根据需要制备的第二导电类型深阱区的长度来确定其对应的窗口长度，根据第二导电类型深阱区的窗口长度L2与第一导电类型发射区的窗口长度L1的差值可以确定对掩膜进行各向同性刻蚀的刻蚀厚度D22，即掩膜的刻蚀厚度D22等于第二导电类型深阱区的窗口长度L2与第一导电类型发射区的窗口长度L1的差值的1/2。
作为优选，对掩膜的刻蚀厚度D22等于掩膜的淀积厚度D2的1/3-2/3，以便于对掩膜的刻蚀程度进行控制，且不会露出非窗口边缘处的保护层，同时方便对剩余掩膜的去除。
本步骤中，对掩膜的刻蚀厚度D22为掩膜的淀积厚度D2的一半，以更加方便对掩膜的刻蚀控制，同时方便确定步骤S220中掩膜的厚度，即掩膜的淀积厚度D2等于第二导电类型深阱区的窗口长度L2与第一导电类型发射区的窗口长度L1的差值。
步骤S400，对裸露的保护层进行各向异性刻蚀，去除裸露的保护层，注入第二导电类型离子，以形成第二导电类型深阱区。该步骤具体包括以下子步骤。
步骤S410，对裸露的保护层进行各向异性刻蚀，去除裸露的保护层。如图2F所示，为裸露的保护层去除后的结构图。
通过各向异性刻蚀，未被掩膜覆盖的保护层被刻蚀掉，使得窗口在保护层处的长度亦被扩大，且窗口在掩膜及保护层处的长度均一致，此时可以形成较长尺寸的窗口，该窗口大小与第二导电类型深阱区相对应，注入第二导电类型离子后可以形成第二导电类型深阱区。
步骤S420，注入第二导电类型离子，形成第二导电类型深阱区。
高温高能P离子注入后，形成Pbody掺杂区即第二导电类型深阱区。如图2G所示，为第二导电类型深阱区形成后的结构图。
通过以上步骤，可以完成第一导电类型发射区与第二导电类型深阱区的制备。
步骤S430，去除掩膜及保护层。该步骤中，可以通过各向同性刻蚀依次去除掩膜及保护层。如图2H所示，为掩膜及保护层去除后的结构图。
通过步骤S300和步骤S400，在保护层及掩膜上光刻和刻蚀定义与第一导电类型发射区相对应的窗口，然后对掩膜各向同性刻蚀，通过控制对掩膜各向同性刻蚀的深度限定对掩膜在窗口边缘向内刻蚀的长度，从而定义第二导电类型深阱区的窗口，再对保护层进行各向异性刻蚀，即可形成第二导电类型深阱区的窗口，第二导电类型深阱区与第一导电类型发射区共用一块光刻板，省去一块光刻板和一个层次的工步，优化了SiC MOS器件的制造工艺，通过SiC MOS的Pbody的自对准减少工步和降低成本。
步骤S500，制作栅氧、多晶硅控制栅、及发射极金属层，其具体包括如下步骤。如图3所示，为栅氧14、多晶硅控制栅13、及发射极金属层11等制备完成后的结构图。
步骤S510，氧化形成栅氧（Gate oxide）。
步骤S520，Poly淀积、Poly光刻及回刻（etch back），通过该步骤可以制备形成多晶硅控制栅13。
步骤S530，ILD(Inter Layer Dielectric，层间介质层)淀积及回流（reflow）。
步骤S540，清洁处理。本步骤中，可以采用氟化氢清洗处理（HF dip）。
步骤S550，Ti/TiN（钛/氮化钛）淀积，淀积一层比较薄的钛与氮化钛复合结构的薄膜来缓释钨的应力并阻挡钨的扩散 ，由于这层薄膜最终是要留在接触窗的底部并形成低电阻的金属硅化物。
步骤S550，快速热退火（简称RTA， Rapid Thermal Annealing）。在本步骤中，采用650℃ RTA。
步骤S560，钨（W）淀积及回刻（etch back）。钨气态的化合物在反应中容易控制且具有良好的孔洞填充能力，同时钨具有很有抗电迁移能力及非常低的电阻率，因此将钨（W）作为层间互联金属的应用变得越来越广泛。
步骤S570，淀积发射极金属层。金属层为AlCu金属层，以提高抗电迁移能力。金属层的厚度优选为4um。对金属层进行光刻和刻蚀，去除多余的金属材料。
步骤S580，钝化层淀积、光刻及刻蚀。
步骤S590，退火。在该步骤中，具体地，通过炉管400℃退火。
通过以上步骤可以完成栅氧14、多晶硅控制栅13、及发射极金属层11的制作。发射极金属完全覆盖整个有源区100。终端区域设置深Boron注入区和15000埃厚field oxide，以提高终端耐压。栅极金属（Gate金属）设置在终端区域，绕有源区（Cell区）一周，尽可能减少电流路径以减少Rg。
多晶硅控制栅13在器件外围处与终端多晶硅 19 连接，用于驱动器件的开启和关闭。
如图3所示，栅氧14及多晶硅控制栅13仅覆盖部分第一导电类型发射区15和第二导电类型深阱区16，其余部分第一导电类型发射区15和第二导电类型深阱区16裸露，裸露的第一导电类型发射区15和第二导电类型深阱区16、以及第二导电类型重掺区17的上方处形成接触孔111，使得发射极金属层11填充在接触孔111并同时接触浓掺的第一导电类型发射区15和第二导电类型重掺区17，以抑制闩锁效应。
步骤S600，在碳化硅衬底10的背面制作集电极113。
具体地，对碳化硅衬底10的背面进行贴膜，磨片机减薄至180um，激光退火及背面发射极金属淀积，作为集电极。
其中步骤S100、步骤S500与步骤S600的制备过程并不局限于上述具体实施方式，也可以直接采用其他现有技术的方法进行制备。
这样即完成了本实施例的碳化硅MOS器件的制造流程。
相应地，本发明还提供一种碳化硅MOS器件，利用前述的碳化硅MOS器件的制造方法制备。
如图3所述，该碳化硅MOS器件具有第一导电类型的SiC衬底，其正面设置有终端区域和有源区（发射区），终端区域环绕有源区一周。图3中仅示出碳化硅MOS器件的部分结构。终端区域设置有终端第二导电类型掺杂区（DP掺杂区）110，终端第二导电类型掺杂区110上设置有终端场氧（即终端厚介质层）18，终端场氧18上设置有终端多晶硅19。栅极金属12（Gate金属）设置在终端区域，连接终端多晶硅19，并绕Cell区一周，尽可能减少电流路径以减少Rg。与终端区域相邻的第一导电类型发射区15的一部分由绝缘介质层保护，另一部分连接发射极金属层11。
有源区（cell区）设置有第一导电类型发射区15，第二导电类型深阱区16和第二导电类型浓掺区，第二导电类型浓掺区即第二导电类型重掺区17。接触孔同时接触浓掺的第一导电类型发射区15和第二导电类型浓掺区，以抑制闩锁效应；有源区100（Cell区）的SiC衬底之上分别为Gate oxide，多晶硅Poly，ILD和发射极金属层，金属完全覆盖整个Cell区。终端设置深Boron注入区和15000埃厚field oxide，以提高终端耐压。背面常规减薄至180um，进行金属淀积，作为集电极。
本发明的制备过程省去一块光刻板和一个层次的工步，优化了SiC MOS器件的制造工艺，通过SiC MOS的Pbody的自对准减少工步和降低成本。
综上，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (10)

1.一种碳化硅MOS器件的制造方法，其特征在于，包括：
提供碳化硅衬底，在所述碳化硅衬底上制作形成有源区及第二导电类型重掺区；
依次淀积保护层及掩膜，在所述保护层及掩膜上光刻和刻蚀定义与第一导电类型发射区相对应的窗口，注入第一导电类型离子，以形成第一导电类型发射区；
对所述掩膜进行各向同性刻蚀，扩大窗口在掩膜上的长度，以露出部分保护层；其中基于第二导电类型深阱区的窗口长度与所述第一导电类型发射区的窗口长度的差值确定对所述掩膜进行各向同性刻蚀的刻蚀厚度；
对裸露的保护层进行各向异性刻蚀，去除裸露的保护层，注入第二导电类型离子，以形成第二导电类型深阱区。
2.根据权利要求1所述的碳化硅MOS器件的制造方法，其特征在于，在对所述掩膜进行各向同性刻蚀的步骤中，对所述掩膜的刻蚀厚度等于第二导电类型深阱区的窗口长度与第一导电类型发射区的窗口长度的差值的1/2。
3.根据权利要求2所述的碳化硅MOS器件的制造方法，其特征在于，对所述掩膜的刻蚀厚度为所述掩膜的淀积厚度的1/3-2/3。
4.根据权利要求2所述的碳化硅MOS器件的制造方法，其特征在于，所述掩膜的淀积厚度为所述第二导电类型深阱区的窗口长度与所述第一导电类型发射区的敞口长度的差值。
5.根据权利要求1-4任一项所述的碳化硅MOS器件的制造方法，其特征在于，所述掩膜的淀积厚度大于所述保护层的厚度。
6.根据权利要求5所述的碳化硅MOS器件的制造方法，其特征在于，所述掩膜的淀积厚度为所述保护层的厚度的1.2-1.5倍。
7.根据权利要求1所述的碳化硅MOS器件的制造方法，其特征在于，所述保护层为多晶硅层，所述掩膜为TEOS。
8.根据权利要求1所述碳化硅MOS器件的制造方法，其特征在于，在提供碳化硅衬底、在所述碳化硅衬底上制作形成有源区及第二导电类型重掺区的步骤中，包括：
提供第一导电类型的碳化硅衬底，制备终端第二导电类型掺杂区；
定义有源区；
在有源区制备第二导电类型重掺区。
9.根据权利要求1所述碳化硅MOS器件的制造方法，其特征在于，在形成第一导电类型发射区之后，还包括：
去除掩膜及保护层；
制作栅氧、多晶硅控制栅及发射极金属层；
对碳化硅衬底的背面进行处理。
10.根据权利要求9所述碳化硅MOS器件的制造方法，其特征在于，所述第一导电类型发射区和第二导电类型深阱区、以及第二导电类型重掺区的上方处形成接触孔，所述发射极金属层填充所述接触孔并同时接触所述第一导电类型发射区和所述第二导电类型重掺区。
CN202311801896.9A 2023-12-26 2023-12-26 碳化硅mos器件的制造方法 Pending CN117457493A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311801896.9A CN117457493A (zh) 2023-12-26 2023-12-26 碳化硅mos器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311801896.9A CN117457493A (zh) 2023-12-26 2023-12-26 碳化硅mos器件的制造方法

Publications (1)

Publication Number Publication Date
CN117457493A true CN117457493A (zh) 2024-01-26

Family

ID=89593380

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311801896.9A Pending CN117457493A (zh) 2023-12-26 2023-12-26 碳化硅mos器件的制造方法

Country Status (1)

Country Link
CN (1) CN117457493A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090117722A1 (en) * 2006-07-26 2009-05-07 General Electric Company Methods for fabricating semiconductor structures
CN104576361A (zh) * 2013-10-23 2015-04-29 无锡华润上华半导体有限公司 功率二极管的制备方法
CN115938944A (zh) * 2022-11-18 2023-04-07 无锡美偌科微电子有限公司 适用于平面型SiC MOSFET器件的自对准工艺

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090117722A1 (en) * 2006-07-26 2009-05-07 General Electric Company Methods for fabricating semiconductor structures
CN104576361A (zh) * 2013-10-23 2015-04-29 无锡华润上华半导体有限公司 功率二极管的制备方法
CN115938944A (zh) * 2022-11-18 2023-04-07 无锡美偌科微电子有限公司 适用于平面型SiC MOSFET器件的自对准工艺

Similar Documents

Publication Publication Date Title
US6894357B2 (en) Gate stack for high performance sub-micron CMOS devices
US8872276B2 (en) Electronic device including a transistor and a vertical conductive structure
US8471331B2 (en) Method of making an insulated gate semiconductor device with source-substrate connection and structure
KR20110065320A (ko) 차폐 전극 구조를 가진 절연된 게이트 전계 효과 트랜지스터 디바이스를 형성하는 방법
TW201301366A (zh) 製造絕緣閘極半導體裝置之方法及結構
KR20110065379A (ko) 차폐 전극 구조를 가진 절연된 게이트 전계 효과 트랜지스터 디바이스를 형성하는 방법
TWI521604B (zh) 半導體元件及製備方法
CN113519054B (zh) 制造屏蔽栅极沟槽mosfet装置的方法
JP2004064063A (ja) 高電圧縦型ｄｍｏｓトランジスタ及びその製造方法
US6528355B2 (en) Method for fabricating a trench MOS power transistor
US6838326B2 (en) Semiconductor device, and method for manufacturing the same
JP2003158178A (ja) 半導体装置およびその製造方法
US6160288A (en) Vertical type misfet having improved pressure resistance
EP1138058B1 (en) Method of manufacturing a semiconductor device having a gate with a varying work function
EP1162665A2 (en) Trench gate MIS device and method of fabricating the same
JP2002539638A (ja) Ｍｉｓ電界効果型トランジスタの製造方法
CN112820645B (zh) 一种功率半导体器件及其制备方法
JP3281844B2 (ja) 半導体装置の製造方法
CN111200025A (zh) 超结器件及其制造方法
JPH09115923A (ja) 半導体装置及びその製造方法
TWI588991B (zh) 溝槽式功率半導體元件
CN110875246B (zh) 半导体装置的制造方法及半导体装置
WO2011035727A1 (en) Method for fabricating trench dmos transistor
CN117457493A (zh) 碳化硅mos器件的制造方法
JP2007287813A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination