JP3791854B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP3791854B2 JP3791854B2 JP03265196A JP3265196A JP3791854B2 JP 3791854 B2 JP3791854 B2 JP 3791854B2 JP 03265196 A JP03265196 A JP 03265196A JP 3265196 A JP3265196 A JP 3265196A JP 3791854 B2 JP3791854 B2 JP 3791854B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- junction
- impurity concentration
- conductivity type
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【産業上の利用分野】
本発明は,スイッチング半導体素子を含む回路に用いるのに最適な高速リカバリで低損失のソフトリカバリダイオードに関する。
【0002】
【従来の技術】
一般にスイッチング電源のスイッチング半導体素子には図5に示すようにフライホイールダイオードとして逆並列にダイオードDUが接続されることが多い。例えばあるスイッチング半導体素子TR2がオン状態からオフ状態に移行するとき、負荷インダクタンスなど回路に存在するインダクタンスLIに蓄積されたエネルギを放出するためダイオードDUは導通する。次にスイッチング半導体素子TR2がオフ状態からオン状態に移行するとき、導通状態にあるダイオードDUは逆バイアス状態になるが、その蓄積されていた電荷が吐き出されるまで導通しているので、その逆回復時間中は負荷に流れる電流に加えて、ダイオードDUの逆回復電流がを流れ、したがってスイッチング半導体素子TR2のターンオン初期には電源から大きな電流が流れる。このとき、ダイオードDUの逆回復電流が減少するときの電流の時間変化と回路の浮遊インダクタンスにより電圧ノイズが発生し、スイッチング半導体素子TR1とダイオードDUには電源電圧に前記電圧ノイズが重畳された高い電圧が印加される。この電圧は半導体素子の破壊の原因になったり、回路動作を誤動作させる原因になる。
【0003】
このような電圧のノイズをダイオードの特性によってできるだけ小さな値に抑制するには、逆回復電流の時間変化を小さく、つまりソフトリカバリにすれば良いことが知られている。しかし、単にソフトリカバリにするだけでは逆回復時間が長くなるので、損失が大きくなり好ましくない。したがって、ダイオードの逆回復時間が短くて、ソフトリカバリであり、かつ逆回復電流のピーク値が小さければ、ダイオードの逆回復時における問題を解決できる。次に現在提案されている幾つかのソフトリカバリ特性を有するダイオードについて説明を行う。
【0004】
先ず特開昭60ー140768号公報に開示されたソフトリカバリ特性を有する整流素子は、図6に示すように、n導電型の不純物濃度の低いn- 半導体層21、n導電型の不純物濃度の高いn+ 半導体層22、n- 半導体層21とpn接合24を形成するp導電型の不純物濃度の高いp+ 半導体層23、二つの電極層25と26、n- 半導体層21とn+ 半導体層22により囲まれるように形成されるp導電型のp半導体層27、及び酸化膜や絶縁樹脂などからなる電気絶縁層28を備えている。
【0005】
この半導体構造においては、p半導体層27と電気絶縁層28がn+ 半導体層22に並設され、p半導体層27がn+ 半導体層22の側面と共にn- 半導体層21の主面と接合を形成しており、p半導体層27とこのp半導体層27直下のn- 半導体層21部分をキャリアの蓄積領域に、又はキャリア源として用いている。つまり、電気絶縁層28により電極層25から電気絶縁されたp半導体層27とこのp半導体層27直下のn- 半導体層21部分が、整流素子の順方向導通時にp+ 半導体層23とn+ 半導体層22から注入されたキャリアの蓄積領域として作用し、逆方向回復時にはキャリア源としてキャリア消滅時間を長くするよう作用する。このようにしてソフトリカバリ特性が得られる。
【0006】
次に図7は、高耐圧のpnダイオードとショットキバリアダイオードの構造をまとめた高速ソフトリカバリダイオードを示している。これはn導電型の不純物濃度の低いn- 半導体層21、n導電型の不純物濃度の高いn+ 半導体層22、n- 半導体層21により囲まれるように形成される複数のp導電型の不純物濃度の高いp+ 半導体層23、複数のp+ 半導体層23間のn- 半導体層21の非常に浅い位置に形成された不純物濃度の低いp導電型のp半導体層27、及びショットキ接合を形成するショットキ金属29からなる。
【0007】
このダイオードはpn接合付近の正孔濃度が低く、特にショットキ接合からの注入はほとんど無い。したがって、pn接合付近の過剰キャリアが少ないことから逆バイアスが加わり始めるとき生じる逆回復電流は小さくなる。一方、n- /n+ 接合近傍ではpnダイオードと同等な過剰キャリアが存在するため、逆回復電流はpnダイオードとほぼ同じ時刻まで流れ続ける。つまり、逆回復電流は小さくなる一方で、流れる時間はpnダイオードとほとんど変わらないため、逆回復電流の時間変化率は小さくなり、ソフトリカバリ特性となる。
【0008】
【発明が解決しようとする課題】
しかし、前者の半導体装置の場合には、逆回復電流のピーク値は勿論小さくならず、逆回復電流の流れる時間を長くして徐々に小さくするような構造になっているので、ソフトリカバリ特性とはなるが、逆回復時間が長くなり、動作時間が遅いという大きな欠点が存在する。
【0009】
次に前記後者の半導体装置は高速でソフトリカバリという点では申し分ないが、しかしp層27の不純物濃度を低くし、かつその厚みを十分に薄くする構造であるために、逆耐圧の高いダイオードを得ることが出来ないという問題がある。また、p層27の不純物濃度を低くするので、順方向ドロップが多少大きくならざるを得ないと言う問題もある。
【0010】
したがって、本発明はこのような従来の半導体装置の問題点を解決し、逆耐圧を高くできる半導体構造で、高速動作を行い、しかもソフトリカバリ特性を有するスイッチング電力損失の小さい半導体装置及び製造方法を提供することを主目的とする。
【0011】
【課題を解決するための手段】
前記課題を解決するために、この第1の発明は、不純物濃度の高い第1の導電型の第1の半導体層と該第1の半導体層に隣接する不純物濃度の低い第1の導電型の第2の半導体層とからなる第1の導電型の半導体層と、前記第1の半導体層に形成された第1の電極と、前記第2の半導体層に周囲が囲まれて湾曲部をもつpn接合を形成する不純物濃度の高い第2の導電型の半導体領域とからなり、ライフタイムキラーとして白金がドープされた高速リカバリの半導体装置において、前記湾曲部をもつpn接合が前記不純物濃度の高い第2の導電型の半導体領域の表面からほぼ1乃至10μmの範囲に存在するように、前記第2の導電型の半導体領域を、前記pn接合に沿って表面から設定深さまで除去して形成された凹面を有し、その凹面には第2の電極が形成され、前記不純物濃度の低い第2の半導体層における前記pn接合の近傍の部分では、前記第2の半導体層における前記pn接合から離れた部分よりも白金の濃度勾配が大きくなり、前記pn接合の近傍の部分に存在する少数キャリアのライフタイムが前記第2の半導体層における前記pn接合から離れた部分に存在する少数キャリアのライフタイムに比べて短くなることによって、高速性を維持しながらソフトリカバリとなることを特徴とする半導体装置を提供する。
【0012】
また、この第2の発明は、前記pn接合の外周には、不純物濃度の高い第2の導電型の半導体環状領域が前記pn接合よりも深く形成されていることを特徴とする請求項1に記載の半導体装置を提供する。
【0013】
また、この第3の発明は、不純物濃度の高い第1の導電型の第1の半導体層と、該第1の半導体層に隣接する不純物濃度の低い第1の導電型の第2の半導体層とからなる第1の導電型の半導体層と、前記第1の半導体層に形成された第1の電極層と、前記第2の半導体層に周囲が囲まれて湾曲部をもつpn接合を形成する不純物濃度の高い第2の導電型の半導体領域とからなり、ライフタイムキラーとして白金がドープされた高速動作のプレーナ形の半導体装置の製造方法において、前記pn接合が前記不純物濃度の高い第2の導電型の半導体領域の表面からほぼ1乃至10μmの範囲に存在するように、前記第2の導電型の半導体領域を前記第2の半導体層との間に形成された湾曲部をもつpn接合に沿って表面から設定深さまで除去して薄くすることにより、前記pn接合に沿う凹面を形成し、しかる後に、前記第2の半導体層における前記pn接合から離れた部分よりも白金の濃度勾配が大きくなり、前記pn接合の近傍の部分に存在する少数キャリアのライフタイムが前記第2の半導体層における前記pn接合から離れた部分に存在する少数キャリアのライフタイムに比べて短くなるように、白金を拡散し、さらに、その後に前記薄くされた凹面に第2の電極層を形成することを特徴とする半導体装置の製造方法を提供する。
【0015】
【発明の実施の形態】
図1により本発明の原理について説明する。図1(A)は半導体基板である不純物濃度の高いn導電型の第1の半導体層1と、この第1の半導体層1に隣接する不純物濃度の低いn導電型の第2の半導体層2とからなるn導電型の半導体層と、第2の半導体層2にp導電型の不純物を拡散して形成された不純物濃度の高いp導電型の半導体領域3と、半導体層2と半導体領域3との間に形成されたpn接合4と、カソード電極5と、アノード電極6とを備えたダイオードチップを示す。
【0016】
図1(B)は、図1(A)に示したようなダイオードチップを備えたダイオードの逆回復電流について説明するための図であって、逆回復電流Irのピーク値に達するまでの時間の長さをt1とし、その時刻から逆回復電流Irがゼロになるまでの時間の長さをt2とする。また、時間t1の電荷量をQ1とし、時間t2の電荷量をQ2とする。
【0017】
順方向に導通しているダイオードに逆バイアス電圧を印加すると、図1(B)に示すように順方向電流Ifはその電流路のインダクタンスなどによる傾斜で減少し、やがてゼロに至る。順方向導通時に不純物濃度の低い第1の導電型の第1の半導体層1に注入されたキャリアの内、pn接合4近傍側における少数キャリア(正孔)とn+ n接合近傍のキャリア(電子)が先ず外部へ引き抜かれ、pn接合4の少数キャリア濃度がゼロになるときに逆回復電流Irがピーク値に達する。ここで、ソフトネスファクタSは、S=t2/t1=Q2/Q1である。ソフトネスファクタSを大きくするには、pn接合4の近傍に存在する少数キャリアよりも内部側に存在する少数キャリアが多いか、あるいはpn接合4の近傍に存在する少数キャリアが内部側に存在する少数キャリアに比べて再結合が速ければ、ソフトネスファクタSは大きくなる。
【0018】
次に白金のドープについて説明を行う。白金を一方の主面からシリコン中に熱拡散すると、シリコンの両主面近傍には内部に比べて空孔が多数存在し、格子間シリコンが少なくなるために、図1(C)に示すように双方の表面で白金の濃度が最も高く、ほぼ50μm深さ近辺までほぼ指数関数的に濃度が低くなり、100μmよりも深い内部ではほぼ一定の濃度になることが報告されている。熱拡散温度が異なると、白金の濃度は異なるものの、シリコンの深さに対する白金の濃度は図1(C)に示すような傾向を呈する。
【0019】
本発明は、上述したようなソフトネスファクタSを大きくするには、pn接合4の近傍に存在する少数キャリアよりも内部側に存在する少数キャリアが多いか、あるいはpn接合4近傍に存在する少数キャリアは内部側に存在する少数キャリアに比べて再結合が速ければ良いという知見と、上述のような白金のドープ特性についての報告とを組み合わせることにより、高速でソフトリカバリ特性を持ち、かつ高耐圧にも適する半導体装置及びその製造方法を提供するものである。
【0020】
【実施例】
図2により本発明の一実施例について説明を行う。この半導体装置の構造は、図2(A)に示すように、n導電型の第1の半導体層1は高不純物濃度を有する半導体基板であり、300〜500μm程度の厚みを有する。不純物濃度の低いn導電型の第2の半導体層2は、通常のエピタキシアル成長によって第1の半導体層1上に、約35μm以上、好ましくは60μm以上の厚みで堆積されたものであり、その不純物濃度は7.5×1014原子/cm3 以下、好ましくは3.0×1014原子/cm3 以下である。第2の半導体層2の上に、第1の酸化膜Aとして熱酸化法で二酸化珪素膜を形成する。
【0021】
次に図2(B)に示すように、酸化膜Aを選択的にエッチングして部分的に第2の半導体層2の表面を露出する。
【0022】
しかる後に、図2(C)に示すように選択的に窓の開けられた酸化膜Aだけを第2の半導体層2上に残し、その窓を利用してp導電型の不純物であるボロンをイオン注入する。
【0023】
その注入されたボロンを不純物濃度の低いn導電型の第2の半導体層2内へ拡散するため、熱処理が行われる。この結果、図2(D)に示すように,2.0×1016原子/cm3 以上の不純物濃度、好ましくは1.0×1018原子/cm3 以上の高い不純物濃度を有するp導電型の半導体領域3及びこれを囲む環状のガードリング半導体領域B,Cが10μm程度の深さで形成される。このとき第2の酸化膜A’が形成される。
【0024】
図2(E)に示すように,p導電型の半導体領域3上の酸化膜A’を選択的にエッチングする。
【0025】
次に第2の酸化膜A’の窓部に、p導電型の半導体領域3の厚みがほぼ1〜10μm、好ましくは1〜8μmの範囲になるように、pn接合4の少なくとも一部分にほぼ沿って凹所がエッチングにより形成される。したがって、この実施例ではpn接合4が表面から10μmよりも浅い位置にある。
【0026】
このようにpn接合4が表面から10μmよりも浅い位置に存在するように処理した後に、白金を半導体中に拡散して、図1(C)に示すような白金拡散のプロファイルを得る。
【0027】
ここで、p導電型の半導体領域3が10μmを越えると、つまりpn接合4が10μmを超える深いレベルに位置すると、図1(C)に示すように白金の拡散深さに対する濃度からpn接合4近傍の半導体層2における少数キャリアと内部の少数キャリアの濃度に差が無くなり、これに伴い再結合速度の差がなくなってくるため、ソフトネスファクタSが0.7以上になりにくくなる。p導電型の半導体領域3が10μm以下の厚みの場合には、製造プロセスのバラツキなどを入れても、好ましいソフトリカバリ特性を得ることができる。
【0028】
p導電型の半導体領域3が1μm程度以下、つまりpn接合4が1μm程度よりも浅いレベルに位置すると、半導体層2と半導体領域3との不純物濃度の間には大きな差があるといっても、半導体層2を延びる空乏層に比べて僅かであるが半導体領域3内をも空乏層が延びること、また、pn接合4の湾曲部にかかる電界集中が大きくなるため、実際上、数百V程度以上の高耐圧の電力用ダイオードを製作するのはかなり難しくなる。特に、電流容量が数十A以上で、600V以上の高耐圧、高速リカバリの電力用ダイオードを得ることは極めて難しい。
【0029】
この電力用ダイオードの逆回復時には、不純物濃度の低いn導電型の第2の半導体層2におけるpn接合4の近傍、つまり表面から10数μm以内に存在する少数キャリアのライフタイムτJ は、白金の濃度が高いためそれよりも深い内部の少数キャリアのライフタイムτB に比べて短いので、再結合によって消滅する少数キャリアの量は多くなる。一方、内部に存在する少数キャリアは、図1(C)に示すように白金の濃度が低いため、ライフタイムτB が長いので、再結合で消滅する少数キャリアの量は少ない。
【0030】
したがって、順方向導通状態において、表面から10数μm以内に存在する少数キャリアは、それよりもかなり深い内部の少数キャリアよりも少なくなる。
【0031】
時間t1おいて、上述のようにpn接合4の近傍に存在する少数キャリアがそれよりも深い内部に存在する少数キャリアよりも少ないこと、及び再結合により減少する少数キャリアの量が多いことから、時間t1は短くなる。逆に時間t2は長くなる。したがって、高速性を維持しながら、ソフトリカバリ特性を得ることができる。
【0032】
最後に、不純物濃度の高いn導電型の第1の半導体層1の表面にカソード電極5が、また不純物濃度の高いp導電型の半導体領域3の凹所3A面にアノード電極6がそれぞれ形成される。
【0033】
この実施例では、p導電型の半導体領域3の拡散深さが10数μm程度で、その厚みがほぼ1〜10μmの範囲にあり、この状態で白金を拡散しているので、不純物濃度の低いn導電型の第2の半導体層2におけるpn接合4の近傍部分とそれよりも離れた領域部分間では、白金の不純物濃度勾配の傾斜が急になり、したがって、高耐圧で高速リカバリ、かつソフトリカバリ特性を得ることができる。
【0034】
図3により本発明の別の一実施例について説明を行う。この実施例の製造プロセスは途中まで前記実施例のものと類似しているので、半導体領域3の形成以降の製造プロセスについて説明する。
【0035】
この実施例では、図3(A)に示すように、ガードリング半導体領域B,C,B’を形成した後、p導電型の半導体領域3を形成するために、前述のような選択エッチングにより酸化膜A’に窓を明けて、不純物濃度の低いn導電型の第2の半導体層2の一部分を露出させる。このとき、その第2の半導体層2の露出部分は最内側のガードリング半導体領域B’の表面の一部分を含む囲まれた面域となる。そして、その露出した面域からp導電型不純物であるボロンをイオン注入する。
【0036】
その注入されたボロンを不純物濃度の低いn導電型の第2の半導体層2内へ拡散するため、熱処理が行われる。この結果、図3(B)に示すように,2.0×1016原子/cm3 以上の不純物濃度、好ましくは1.0×1018原子/cm3 以上の高い不純物濃度を有するp導電型の半導体領域3がほぼ1〜10μm、好ましくは1〜8μmの範囲の厚みで形成される。半導体領域3の外周部は、それよりも拡散深さが深く、その厚みが厚いp導電型のガードリング半導体領域B’と接しており、その半導体領域B’が本来であればpn接合4の湾曲部にかかるであろう電界集中を緩和させる働きを行う。なお、p導電型のガードリング半導体領域B,Cは、ガードリング半導体領域B’と同様にp導電型の半導体領域3の拡散深さよりも深く形成される。
【0037】
図3(C)に示すように,前の工程で形成された第2の酸化膜A''の所定領域に窓を開けるため、選択的にエッチングする。
【0038】
次に、白金を半導体中に拡散して図1(C)に示すような白金拡散のプロファイルを得る。この実施例においても逆回復時には、不純物濃度の低いn導電型の第2の半導体層2におけるpn接合4の近傍、つまり表面から10数μm以内に存在する少数キャリアのライフタイムτJ は、白金の濃度が高いためそれよりも深い内部の少数キャリアのライフタイムτB に比べて短いので、再結合によって消滅する少数キャリアの量は多くなる。一方、内部に存在する少数キャリアは、図1(C)に示すように白金の濃度が低いため、ライフタイムτB が長いので、再結合で消滅する少数キャリアの量は少ない。
【0039】
したがって、順方向導通状態において、表面から約10数μm以内に存在する少数キャリアは、それよりも深い内部の少数キャリアよりも少なくなる。
【0040】
時間t1おいて、上述のようにpn接合4の近傍に存在する少数キャリアがそれよりも深い内部に存在する少数キャリアよりも少ないこと、及び再結合により減少する少数キャリアの量が多いことから、時間t1は短くなる。逆に時間t2は長くなる。したがって、高速性を維持しながら、ソフトリカバリ特性を得ることができる。
【0041】
最後に、不純物濃度の高いn導電型の第1の半導体層1の表面にカソード電極5が、また不純物濃度の高いp導電型の半導体領域3の表面にアノード電極6がそれぞれ形成される。
【0042】
次に、第2の半導体層2におけるpn接合4の近傍のライフタイムτJ と、それよりも深い内部のライフタイムτB との値をパラメータとし、順方向電流Ifを200A/cm2 ,そのdi/dtを2000A/cm2 /μsに固定してシミュレーションした結果を下表1に示す。
【0043】
表 1
【0044】
ライフタイムτB を100nsに固定し、ライフタイムτJ を従来ダイオードAの100nsに対して、50ns、30nsとそれぞれ減少させた本発明のダイオードB,Cの場合、ピーク逆電流Irpは約1/2まで減少し、逆回復電流Ir の単位時間当たりの変化、dIr /dtも3/4以下まで減少する。このことは、リカバリー特性がソフト化することを表している。
【0045】
また、逆回復時間trrがほぼ等しいτJ /τB =30ns/100nsのダイオードCと、τJ /τB =50ns/50nsの従来ダイオードDを比較した場合でも、Irp、dIr /dtとも本発明のダイオードCの方が小さく、高速でありながらソフトなリカバリー特性を示している。
【0046】
つまりこの発明では、pn接合が存在する半導体領域における白金の濃度勾配が急傾斜になるように拡散させているので、換言すれば、拡散された白金の濃度勾配の急傾斜の領域にpn接合が存在するので、白金のライフタイムキラー作用によって、不純物濃度の低いn導電型の第2の半導体層2におけるpn接合4の近傍に存在する少数キャリアのライフタイムτJ は、白金の濃度が高いためそれよりも深い内部の少数キャリアのライフタイムτB に比べて短くなる。したがって、この発明ではτJ /τB の値を小さくし、かつライフタイムτJ を小さくして過剰キャリアの消滅を速くしているので、この発明に係るダイオードは高速でありながらソフトなリカバリー特性を呈する。
【0047】
次に本発明に係る1000VクラスのダイオードDと、従来構造の市販されている1000VクラスのダイオードD1、D2、D3、D4を、図4(A)に示すような3相電力コンバータにそれぞれ用いた場合の各ダイオードのスイッチング電力損失を図4(B)に示す。
【0048】
図4(A)において、RCはそれぞれダイオードが逆並列に接続された6個のIGBTを3相ブリッジ構成にしてなる3相全波スイッチング型整流回路、LIは入力側インダクタ、DUはフィルタ用コンデンサCAの充電電荷の逆流を防ぐための逆流防止用ダイオードである。このダイオードDUとして、ダイオードD,そのダイオードDとほぼ同じ特性をもつ一般のダイオードD1、D2、D3、D4をそれぞれ用いた場合のスイッチング電力損失を測定し、その結果を示したのが図4(B)である。この図から、本発明に係るダイオードのスイッチング電力損失が、他の4種類のダイードに比べて小さいことが分かる。
【0049】
【発明の効果】
以上述べたように,この発明によれば、高速リカバリ特性を損なうことなく、スイッチング電力損失の小さいソフトリカバリの優れた高耐圧ダイオードを容易に得ることができる。
【図面の簡単な説明】
【図1】 この発明の原理を説明するための図である。
【図2】 この発明の一実施例を説明するための図である。
【図3】 この発明の他の一実施例を示す図である。
【図4】 (A)はダイオードのスイッチング電力損失を測定するための回路を示し、(B)は各ダイオードのスイッチング電力損失を示す図である。
【図5】 逆回復電流を説明するための回路を示す図である。
【図6】 従来の高速ソフトリカバリダイオードの一例を説明するための図である。
【図7】 従来の高速ソフトリカバリダイオードの一例を説明するための図である。
【符号の説明】
1・・・第1の導電型の第1の半導体層
2・・・第1の導電型の第2の半導体層
3・・・第2の導電型の半導体領域
4・・・pn接合
5・・・カソード電極
6・・・アノード電極
A,A’、A''・・酸化膜
B,B’,C・・・ガードリング半導体領域
Claims (3)
- 不純物濃度の高い第1の導電型の第1の半導体層と該第1の半導体層に隣接する不純物濃度の低い第1の導電型の第2の半導体層とからなる第1の導電型の半導体層と、前記第1の半導体層に形成された第1の電極と、前記第2の半導体層に周囲が囲まれて湾曲部をもつpn接合を形成する不純物濃度の高い第2の導電型の半導体領域とからなり、ライフタイムキラーとして白金がドープされた高速リカバリの半導体装置において、
前記湾曲部をもつpn接合が前記不純物濃度の高い第2の導電型の半導体領域の表面からほぼ1乃至10μmの範囲に存在するように、前記第2の導電型の半導体領域を、前記pn接合に沿って表面から設定深さまで除去して形成された凹面を有し、
該凹面には第2の電極が形成され、
前記不純物濃度の低い第2の半導体層における前記pn接合の近傍の部分では、前記第2の半導体層における前記pn接合から離れた部分よりも白金の濃度勾配が大きくなり、前記pn接合の近傍の部分に存在する少数キャリアのライフタイムが前記第2の半導体層における前記pn接合から離れた部分に存在する少数キャリアのライフタイムに比べて短くなることによって、高速性を維持しながらソフトリカバリとなることを特徴とする半導体装置。 - 前記pn接合の外周には、不純物濃度の高い第2の導電型の半導体環状領域が前記pn接合よりも深く形成されていることを特徴とする請求項1に記載の半導体装置。
- 不純物濃度の高い第1の導電型の第1の半導体層と、該第1の半導体層に隣接する不純物濃度の低い第1の導電型の第2の半導体層とからなる第1の導電型の半導体層と、前記第1の半導体層に形成された第1の電極層と、前記第2の半導体層に周囲が囲まれて湾曲部をもつpn接合を形成する不純物濃度の高い第2の導電型の半導体領域とからなり、ライフタイムキラーとして白金がドープされた高速動作のプレーナ形の半導体装置の製造方法において、
前記pn接合が前記不純物濃度の高い第2の導電型の半導体領域の表面からほぼ1乃至10μmの範囲に存在するように、前記第2の導電型の半導体領域を前記第2の半導体層との間に形成された湾曲部をもつpn接合に沿って表面から設定深さまで除去して薄くすることにより、前記pn接合に沿う凹面を形成し、
しかる後に、前記第2の半導体層における前記pn接合から離れた部分よりも白金の濃度勾配が大きくなり、前記pn接合の近傍の部分に存在する少数キャリアのライフタイムが前記第2の半導体層における前記pn接合から離れた部分に存在する少数キャリアのライフタイムに比べて短くなるように、白金を拡散し、
さらに、その後に前記薄くされた凹面に第2の電極層を形成することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03265196A JP3791854B2 (ja) | 1996-01-26 | 1996-01-26 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03265196A JP3791854B2 (ja) | 1996-01-26 | 1996-01-26 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09205217A JPH09205217A (ja) | 1997-08-05 |
JP3791854B2 true JP3791854B2 (ja) | 2006-06-28 |
Family
ID=12364773
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03265196A Expired - Lifetime JP3791854B2 (ja) | 1996-01-26 | 1996-01-26 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3791854B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5061407B2 (ja) | 2001-01-31 | 2012-10-31 | 富士電機株式会社 | 半導体装置およびその製造方法 |
JP5671867B2 (ja) * | 2010-08-04 | 2015-02-18 | 富士電機株式会社 | 半導体装置およびその製造方法 |
CN115775836B (zh) * | 2022-12-19 | 2023-09-05 | 扬州国宇电子有限公司 | 一种台面结构快恢复二极管及其制备方法 |
-
1996
- 1996-01-26 JP JP03265196A patent/JP3791854B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH09205217A (ja) | 1997-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7572683B2 (en) | Semiconductor device, the method of manufacturing the same, and two-way switching device using the semiconductor devices | |
JP2590284B2 (ja) | 半導体装置及びその製造方法 | |
US6426541B2 (en) | Schottky diode having increased forward current with improved reverse bias characteristics and method of fabrication | |
US6221688B1 (en) | Diode and method for manufacturing the same | |
US6404033B1 (en) | Schottky diode having increased active surface area with improved reverse bias characteristics and method of fabrication | |
JP2689047B2 (ja) | 絶縁ゲート型バイポーラトランジスタとその製造方法 | |
KR101196647B1 (ko) | 적은 누설전류를 가지는 고속 스위칭 다이오드 | |
US9679892B2 (en) | Method of manufacturing a reverse blocking semiconductor device | |
JPH0734479B2 (ja) | 半導体デバイス | |
JP4123913B2 (ja) | 半導体装置の製造方法 | |
US7820473B2 (en) | Schottky diode and method of manufacture | |
EP0103138A2 (en) | Semiconductor rectifier diode | |
JP2002261281A (ja) | 絶縁ゲートバイポーラトランジスタの製造方法 | |
JPH023266A (ja) | 導電性再結合層を有するバイポーラ半導体デバイス | |
JP3072753B2 (ja) | 半導体装置及び製造方法 | |
JP2004247593A (ja) | 半導体装置及びその製造方法 | |
US6707131B2 (en) | Semiconductor device and manufacturing method for the same | |
JP2002246609A (ja) | 半導体装置 | |
JP3791854B2 (ja) | 半導体装置及びその製造方法 | |
KR20070064426A (ko) | 전압 제한용 반도체 장치 | |
JP4096722B2 (ja) | 半導体装置の製造方法 | |
JP2934606B2 (ja) | 半導体装置 | |
EP1047135A2 (en) | Fast turn-off power semiconductor devices | |
US6683328B2 (en) | Power semiconductor and fabrication method | |
JP2005079233A (ja) | ショットキーダイオードとその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040602 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040730 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040730 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060328 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060403 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100414 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100414 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110414 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110414 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120414 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120414 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130414 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130414 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130414 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140414 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |