JP2740208B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2740208B2
JP2740208B2 JP63290408A JP29040888A JP2740208B2 JP 2740208 B2 JP2740208 B2 JP 2740208B2 JP 63290408 A JP63290408 A JP 63290408A JP 29040888 A JP29040888 A JP 29040888A JP 2740208 B2 JP2740208 B2 JP 2740208B2
Authority
JP
Japan
Prior art keywords
platinum
diffusion
forming
substrate
lifetime
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63290408A
Other languages
English (en)
Other versions
JPH02135737A (ja
Inventor
邦夫 矢嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP63290408A priority Critical patent/JP2740208B2/ja
Publication of JPH02135737A publication Critical patent/JPH02135737A/ja
Application granted granted Critical
Publication of JP2740208B2 publication Critical patent/JP2740208B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)
  • Thyristors (AREA)

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明はライフタイムキラーとしての重金属を安価に
且つ容易に導入することのできるライフタイムキラーの
導入方法と半導体装置の製造方法に関する。
(ロ)従来の技術 第4図に示すNPNトランジスタ等の半導体装置を高速
スイッチング動作させる場合、そのスイッチング時間短
縮を図る為、トランジスタの製造工程においてサブスト
レート(1)上にコレクタ領域(2)、ベース領域
(3)およびエミッタ領域(4)から成る半導体素子を
形成した後、少数キャリアのライフタイムを短くする物
質として金(Au)、白金(Pt)等の重金属(ライフタイ
ムキラー)を各領域(2)(3)(4)に拡散させる手
法が例えば特開昭62−73730号公報(HO1L 21/322)に記
載されている。拡散の手段としては、各領域(2)
(3)(4)表面を露出してその表面に膜厚500〜1000
Åの重金属薄膜を蒸着し、この薄膜から重金属を導入す
る手法や、各領域(2)(3)(4)表面を露出してサ
ブストレート(1)の裏面側からイオン注入することに
より重金属を導入する手法がある。
(ハ)発明が解決しようとする課題 しかしながら、従来の手法はいずれも重金属導入の為
の専用工程を要するので工程が複雑になる欠点があっ
た。また、前者は重金属の拡散係数が大きいので過剰拡
散し易く、その制御か困難である他、後者はサブストレ
ート(1)裏面が表面側よりは表面処理が成されていな
いことと、PN接合形成に伴うシリコン表面の結晶歪、汚
染等により、ライフタイムキラー効果が変化しやはり制
御が困難である欠点があった。
(ニ)課題を解決するための手段 本発明の手段は、ベース拡散の不純物としてボロンを
含む塗布液に、ライフタイムキラー物質として白金を混
入し、この塗布液からボロンと白金とを同時に拡散する
ものである。
(ホ)作用 本発明によれば、不純物拡散と同時にライフタイムキ
ラーとしての白金を導入するので、工程を共通化でき、
ライフタイムキラー専用の工程を省略できる。また、PN
接合形成と同時的に行うので、清浄なシリコン表面に重
金属を導入でき、さらには塗布液中の白金濃度により簡
単にライフタイムの制御が行える。
(ヘ)実施例 以下に本発明を図面を参照しながら詳細に説明する。
第1図は本発明の一実施例を工程順に示す断面図であ
る。
先ず第1図Aに示す様に、ρ=50Ω・cm程度のN+−N-
型シリコン単結晶基板(11)の表面を熱酸化して酸化膜
(12)を形成し、この酸化膜(12)をホトレジスト処理
によりパターニングして開孔する。
第1図Bに示す様に、基板(11)表面にP型不純物と
してのボロン(B)とライフタイムキラー物質としての
白金(Pt)の両者を含む液体ソースを例えば3.000rpm・
20secの条件でスピンオン塗布し、基板(11)表面に拡
散源膜(13)を形成する。前記液体ソースは例えばPBF
(Poly Boron Film:東京応化(株)商品名)等、有機性
高分子にホウ素化合物を反応させたポリマーを、アルコ
ール系溶媒に溶解させた塗布液であり、この塗布液にラ
イフタイムキラー物質としての白金が塩化白金酸として
0.0001〜0.1重量%含有するものである。そして、N2+O
2雰囲気中で600〜900℃の炉中焼成を行うことにより、
拡散源膜(13)をB2O3被膜に焼成する。
第1図Cに示す様に、非酸化性雰囲気中での1000〜10
50℃の熱処理を加えることにより、拡散源膜(13)から
ボロン(B)を導入してシリコン基板(11)表面に初期
拡散層(14)を形成(デポジット)し、同時に拡散源膜
(13)から白金(Pt)を導入する。白金(Pt)は拡散係
数が大きいので、本工程で白金(Pt)はシリコン基板
(11)中に略一様に拡散される。
第1図Dに示す様に、10%HF溶液によって拡散源膜
(13)をエッチング除去し、 第1図Eに示す様に、スチーム酸化による酸化膜(1
2)形成と、1200℃前後の引き延ばし拡散により、初期
拡散層(14)をドライブインしてP型拡散層(15)を形
成する。
その後、P型拡散層(15)をベース領域とすれば、第
1図Fに示す様に、再度ベース領域(16)表面にリン
(P)等のN型不純物を選択拡散することによりN+型エ
ミッタ領域(17)を形成し、各領域(16)(17)上に電
極(18)を配設してNPNトランジスタとする。
第2図は本発明の他の実施例を工程順に示す断面図で
あり、 先ず第2図Aに示す様に、シリコン基板(11)表面に
選択拡散又はイオン注入法により初期拡散層(14)を形
成し、 第2図Bに示す様に、酸化膜(12)形成と1200℃前後
の引き延ばし各酸によりP型拡散層(15)を形成し、 第2図Cに示す様に、再度酸化膜(12)を開孔してボ
ロン(B)と白金(Pt)の両者を含む拡散源膜(13)を
形成し、第1図B〜第1図Cのステップと同様に白金
(Pt)が導入され得る900℃以上の熱処理によって第2
の初期拡散層(20)の形成と白金(Pt)拡散を行う。第
2の初期拡散層(20)はP型拡散層(15)の表面濃度低
下を補うものである。
第2図Dに示す様に、950℃程度のスチーム酸化によ
る酸化膜(12)形成により、第2の初期拡散層(20)を
拡散してP型拡散層(15)と一体化する。第2の初期拡
散層(20)は、上述した如く濃度補償が目的なので、1
回目の拡散よりは短時間で且つ950℃程度の1回目より
は低い温度での熱処理となる。本実施例では2回目に白
金(Pt)の導入を行うので、1回目に導入するよりはそ
の後の引き延ばし拡散が少なく、その為結晶歪等が少な
くライフタイムコントロールが容易になる。
第2図Eに示す様に、エミッタ領域(17)の形成と電
極(18)の配設によりNPNトランジスタを形成する。
これらの構成によれば、第3図に示す如く、塗布液中
に含まれる白金(Pt)の添加量によりライフタイムをコ
ントロールできる。その為、従来のライフタイムコント
ロールをしないトランジスタの製造条件にそのまま適用
できる。
以上に説明した本発明の方法によれば、白金(Pt)を
添加した塗布液から拡散用不純物と共に導入を行い、不
純物のデポジット熱処理により白金(Pt)の拡散を行う
ので、ライフタイムキラー特質を導入・拡散制御する専
用工程が不要となり、それを拡散領域形成と同時に行う
ことができる。従って、ベース領域(16)形成と同時に
ライフタイムキラー拡散を行うことにより、ライフタイ
ムを制御した高速NPNトランジスタを工程数を増すこと
無く製造できる。また、ミラーポリッシュ等による清浄
な基板(11)表面からの拡散であり且つPN接合形成と同
時に導入するので、シリコン結晶表面の結晶歪や汚染等
の影響が少ない。しかも白金(Pt)の添加量により基板
(11)への導入量をコントロールできるので、過剰拡散
が少ない。従って、白金(Pt)の添加量をコントロール
することによりライフタイムを正確に且つ容易に制御で
きる。
(ト)発明の効果 以上説明した如く、本発明によれば拡散領域形成と同
時にライフタイムキラー物質としての白金(Pt)を導入
できるので、工程を簡略化できる利点を有する。従っ
て、ベース領域(16)形成と同時にライフタイム制御を
行うことにより、高速スイッチング用トランジスタを安
価に提供できる利点を有する。
また、ライフタイムキラー物質としての白金(Pt)の
添加量によりライフタイムコントロールができるので、
その制御が容易である利点をも有する。
【図面の簡単な説明】
第1図A乃至第1図Fは夫々本発明を説明する為の断面
図、第2図A乃至第2図Eは夫々本発明の他の実施例を
説明する為の断面図、第3図は本発明を説明する為の特
性図、第4図は従来例を説明する為の断面図である。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】コレクタとなる一導電型半導体基板の表面
    に選択マスクを形成する工程、 前記基板表面に、逆導電型のベース領域を形成するボロ
    ンと、ライフタイムキラーとしての白金との両方を含む
    ドーパント溶液のスピンオンにより拡散源膜を形成する
    工程、 前記基板全体に熱処理を加えることにより、前記ボロン
    と白金とを同時に前記基板内へ導入する工程、 前記ベース領域の表面に一導電型のエミッタ領域を形成
    する工程とを具備することを特徴とする半導体装置の製
    造方法。
JP63290408A 1988-11-16 1988-11-16 半導体装置の製造方法 Expired - Lifetime JP2740208B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63290408A JP2740208B2 (ja) 1988-11-16 1988-11-16 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63290408A JP2740208B2 (ja) 1988-11-16 1988-11-16 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH02135737A JPH02135737A (ja) 1990-05-24
JP2740208B2 true JP2740208B2 (ja) 1998-04-15

Family

ID=17755630

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63290408A Expired - Lifetime JP2740208B2 (ja) 1988-11-16 1988-11-16 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2740208B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0485934A (ja) * 1990-07-30 1992-03-18 Sanyo Electric Co Ltd 半導体装置の製造方法
JP5061407B2 (ja) * 2001-01-31 2012-10-31 富士電機株式会社 半導体装置およびその製造方法
JP5367940B2 (ja) * 2006-07-28 2013-12-11 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 横型pnpトランジスタ及びその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53143162A (en) * 1977-05-20 1978-12-13 Nec Corp Production of semiconductor device

Also Published As

Publication number Publication date
JPH02135737A (ja) 1990-05-24

Similar Documents

Publication Publication Date Title
US3664896A (en) Deposited silicon diffusion sources
EP0090940B1 (en) Method of forming emitter and intrinsic base regions of a bipolar transistor
US4710241A (en) Method of making a bipolar semiconductor device
US4301588A (en) Consumable amorphous or polysilicon emitter process
US3951702A (en) Method of manufacturing a junction field effect transistor
JP2740208B2 (ja) 半導体装置の製造方法
JPS62290173A (ja) 半導体集積回路装置の製造方法
US3575742A (en) Method of making a semiconductor device
JP3039646B1 (ja) 半導体装置の製造方法
JPS6237818B2 (ja)
JP2583962B2 (ja) 半導体装置の製造方法
JP2519207B2 (ja) 半導体装置の製造方法
US4105476A (en) Method of manufacturing semiconductors
JP2820284B2 (ja) 半導体装置の製造方法
JPS62221122A (ja) 半導体装置の製造方法
JPH01283821A (ja) 半導体装置の製造方法
JPS5850411B2 (ja) 不純物拡散法
JP2918248B2 (ja) 半導体集積回路装置の製造方法
JPS55153344A (en) Manufacture of semiconductor device
JPH06105695B2 (ja) 半導体装置の製造方法
JPH10190040A (ja) 半導体装置の製造方法および半導体装置
JPH02151061A (ja) 半導体装置
JPH0590398A (ja) 半導体装置の製造方法
JPH02181929A (ja) バイポーラ型半導体集積回路装置の製造方法
JP2002100636A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090123

Year of fee payment: 11

EXPY Cancellation because of completion of term