CN115732565A - 提高栅氧耐压性能的mos结构及其制造方法 - Google Patents
提高栅氧耐压性能的mos结构及其制造方法 Download PDFInfo
- Publication number
- CN115732565A CN115732565A CN202211524507.8A CN202211524507A CN115732565A CN 115732565 A CN115732565 A CN 115732565A CN 202211524507 A CN202211524507 A CN 202211524507A CN 115732565 A CN115732565 A CN 115732565A
- Authority
- CN
- China
- Prior art keywords
- epitaxial layer
- substrate
- groove
- gate oxide
- mos structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种提高栅氧耐压性能的MOS结构，包括衬底，衬底上形成有外延层，外延层上形成有阱和掺杂漏；在阱上形成有第一沟槽以及位于第一沟槽两侧的第二沟槽，第二沟槽的深度大于第一沟槽，第一、二沟槽的底部延伸至阱下方的外延层，第一、二沟槽中形成有填充层；第一、二沟槽的底部的外延层上形成有掺杂区，掺杂区的掺杂类型与外延层的掺杂类型相反；在外延层的表面上形成有要制造的器件的导电接触结构，其中导电接触结构分别电接触不同的填充层。本发明形成的MOS结构在器件反向时，第一、二沟槽底部的掺杂区屏蔽掉对第一、二沟槽底部的电场，尤其加强了对第一沟槽底部拐角处的保护，提高了器件的栅氧耐压性能。
Description
技术领域
本发明涉及半导体技术领域，特别是涉及一种提高栅氧耐压性能的MOS结构及其制造方法。
背景技术
碳化硅器件作为第三代半导体材料中的代表，已经逐渐成为电力电子领域中不可或缺的主流产品，其宽禁带、高导热性等特性对降低功率器件Ron、提升击穿电压、增加器件电流密度都有着重要的作用。
碳化硅器件主要应用在高压大功率领域，可以在车用主驱逆变器、车用充电等领域中很用的应用，能提升系统效率、降低电池成本。
然而，在制作沟槽MOS结构的时候，更强的击穿场强，会带来沟槽底部栅氧耐压性能降低，并且，SiC形成氧化膜的过程本身要比在Si中更难，易产生杂质，极易造成栅氧耐压失效。
为解决上述问题，需要提出一种新型的提高栅氧耐压性能的MOS结构及其制造方法。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种提高栅氧耐压性能的MOS结构及其制造方法，用于解决现有技术中制作沟槽MOS结构的时候，更强的击穿场强，会带来沟槽底部栅氧耐压性能降低，并且，SiC形成氧化膜的过程本身要比在Si中更难，易产生杂质，极易造成栅氧耐压失效的问题。
为实现上述目的及其他相关目的，本发明提供一种提高栅氧耐压性能的MOS结构，包括：
衬底，所述衬底上形成有外延层，所述外延层上形成有阱和掺杂漏；
在所述阱上形成有第一沟槽以及位于所述第一沟槽两侧的第二沟槽，所述第二沟槽的深度大于所述第一沟槽，所述第一、二沟槽的底部延伸至所述阱下方的所述外延层，所述第一、二沟槽中形成有填充层；
所述第一、二沟槽的底部的所述外延层上形成有掺杂区，所述掺杂区的掺杂类型与所述外延层的掺杂类型相反；
在所述外延层的表面上形成有所述要制造的器件的导电接触结构，其中所述导电接触结构分别电接触不同的所述填充层。
优选地，所述衬底为碳化硅衬底。
优选地，所述外延层为碳化硅外延层。
优选地，所述衬底为P型衬底，所述外延层为N型外延层，所述阱为P阱，所述掺杂漏为N型掺杂漏。
优选地，所述填充层的材料包括栅极多晶硅和栅氧化层。
优选地，所述掺杂区为横跨所述第一、二沟槽底部的P型掺杂区。
优选地，所述导电接触结构包括形成于所述衬底正面的与所述填充层电接触的金属互连层、形成于所述衬底背面的金属层。
本发明还提供一种提高栅氧耐压性能的MOS结构的制造方法，包括：
步骤一、提供衬底，所述衬底上形成有外延层，所述外延层上形成有阱和掺杂漏，在所述阱上形成有第一沟槽以及位于所述第一沟槽两侧的第二沟槽，所述第二沟槽的深度大于所述第一沟槽，所述第一、二沟槽的底部延伸至所述阱下方的所述外延层，之后通过淀积、研磨形成填充所述第一、二沟槽的填充层；
步骤二、以与所述外延层掺杂类型相反的离子掺杂，之后利用退火工艺使得与所述外延层掺杂类型相反的离子扩散至所述第一沟槽的底部；
步骤三、在所述外延层的表面上，形成有所述要制造的器件的导电接触结构，其中所述导电接触结构分别电接触不同的所述填充层。
优选地，步骤一中的所述衬底为碳化硅衬底。
优选地，步骤一中的所述外延层为碳化硅外延层。
优选地，步骤一中的所述衬底为P型衬底，所述外延层为N型外延层，所述阱为P阱，所述掺杂漏为N型掺杂漏。
优选地，步骤一中的所述填充层的材料包括栅极多晶硅和栅氧化层。
优选地，步骤二中以P型离子掺杂所述第二沟槽底端的所述外延层。
优选地，步骤三中的所述导电接触结构包括形成于所述衬底正面的与所述填充层电接触的金属互连层、形成于所述衬底背面的金属层。
如上所述，本发明的提高栅氧耐压性能的MOS结构及其制造方法，具有以下有益效果：
本发明形成的MOS结构在器件反向时，第一、二沟槽底部的掺杂区屏蔽掉对第一、二沟槽底部的电场，尤其加强了对第一沟槽底部拐角处的保护，提高了器件的栅氧耐压性能。
附图说明
图1显示为本发明的形成第一、二沟槽底部的掺杂区示意图；
图2显示为本发明的形成金属互连结构示意图；
图3显示为本发明的工艺流程示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图2，本发明提供一种提高栅氧耐压性能的MOS结构，包括：
衬底101，衬底101上形成有外延层102，外延层102上形成有阱106和掺杂漏107；
优选地，衬底101为碳化硅衬底101。
优选地，外延层102为碳化硅外延层102。
优选地，衬底101和外延层102可通过P型离子或N型离子注入形成为P型衬底101或N型衬底101，N型离子包括磷离子或者砷离子；P型离子包括:硼离子、铟离子或者bf2+，衬底101为P型衬底101，外延层102为N型外延层102，阱106为P阱106，掺杂漏107为N型掺杂漏107。
在阱106上形成有第一沟槽103以及位于第一沟槽103两侧的第二沟槽104，第一沟槽103为栅极沟槽，第二沟槽104为源极沟槽，第二沟槽104的深度大于第一沟槽103，第一、二沟槽的底部延伸至阱106下方的外延层102，第一、二沟槽中形成有填充层；
优选地，填充层的材料包括栅极多晶硅和栅氧化层。
第一、二沟槽的底部的外延层102上形成有掺杂区105，掺杂区105的掺杂类型与外延层102的掺杂类型相反，即在器件反向时，第一、二沟槽底部的掺杂区105屏蔽掉对第一、二沟槽底部的电场，尤其加强了对第一沟槽103底部拐角处的保护；
优选地，掺杂区105为横跨第一、二沟槽底部的P型掺杂区105。
在外延层102的表面上形成有要制造的器件的导电接触结构，其中导电接触结构分别电接触不同的填充层。
优选地，导电接触结构包括形成于衬底101正面的与填充层电接触的金属互连层、形成于衬底101背面的金属层，金属互连层可采用铜后段金属互连工艺或铝后段金属互连工艺形成。
请参阅图3，本发明还提供一种提高栅氧耐压性能的MOS结构的制造方法，包括：
步骤一、提供衬底101，衬底101上形成有外延层102，外延层102上形成有阱106和掺杂漏107，在阱106上形成有第一沟槽103以及位于第一沟槽103两侧的第二沟槽104，第一沟槽103为栅极沟槽，第二沟槽104为源极沟槽，可以通过光刻、刻蚀的方法形成第一、二沟槽，第二沟槽104的深度大于第一沟槽103，第一、二沟槽的底部延伸至阱106下方的外延层102，之后通过淀积、研磨形成填充第一、二沟槽的填充层；
优选地，步骤一中的衬底101为碳化硅衬底101。
优选地，步骤一中的外延层102为碳化硅外延层102。
优选地，衬底101和外延层102可通过P型离子或N型离子注入形成为P型衬底101或N型衬底101，N型离子包括磷离子或者砷离子；P型离子包括:硼离子、铟离子或者bf2+，步骤一中的衬底101为P型衬底101，外延层102为N型外延层102，阱106为P阱106，掺杂漏107为N型掺杂漏107。
优选地，步骤一中的填充层的材料包括栅极多晶硅和栅氧化层，通常在第一沟槽103上形成栅氧化层后再形成栅极多晶硅层。
步骤二、以与外延层102掺杂类型相反的离子掺杂，之后利用退火工艺使得与外延层102掺杂类型相反的离子扩散至第一沟槽103的底部，即在器件反向时，第一、二沟槽底部的掺杂区105屏蔽掉对第一、二沟槽底部的电场，尤其加强了对第一沟槽103底部拐角处的保护，形成如图1所示的结构；
优选地，步骤二中以P型离子掺杂第二沟槽104底端的外延层102。
步骤三、在外延层102的表面上，形成有要制造的器件的导电接触结构，其中导电接触结构分别电接触不同的填充层，形成如图2所示的结构。
优选地，步骤三中的导电接触结构包括形成于衬底101正面的与填充层电接触的金属互连层、形成于衬底101背面的金属层，金属互连层可采用铜后段金属互连工艺或铝后段金属互连工艺形成。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
综上所述，本发明形成的MOS结构在器件反向时，第一、二沟槽底部的掺杂区屏蔽掉对第一、二沟槽底部的电场，尤其加强了对第一沟槽底部拐角处的保护，提高了器件的栅氧耐压性能。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (14)
1.一种提高栅氧耐压性能的MOS结构，其特征在于，包括：
衬底，所述衬底上形成有外延层，所述外延层上形成有阱和掺杂漏；
在所述阱上形成有第一沟槽以及位于所述第一沟槽两侧的第二沟槽，所述第二沟槽的深度大于所述第一沟槽，所述第一、二沟槽的底部延伸至所述阱下方的所述外延层，所述第一、二沟槽中形成有填充层；
所述第一、二沟槽的底部的所述外延层上形成有掺杂区，所述掺杂区的掺杂类型与所述外延层的掺杂类型相反；
在所述外延层的表面上形成有所述要制造的器件的导电接触结构，其中所述导电接触结构分别电接触不同的所述填充层。
2.根据权利要求1所述的提高栅氧耐压性能的MOS结构，其特征在于：所述衬底为碳化硅衬底。
3.根据权利要求1所述的提高栅氧耐压性能的MOS结构，其特征在于：所述外延层为碳化硅外延层。
4.根据权利要求1所述的提高栅氧耐压性能的MOS结构，其特征在于：所述衬底为P型衬底，所述外延层为N型外延层，所述阱为P阱，所述掺杂漏为N型掺杂漏。
5.根据权利要求1所述的提高栅氧耐压性能的MOS结构，其特征在于：所述填充层的材料包括栅极多晶硅和栅氧化层。
6.根据权利要求4所述的提高栅氧耐压性能的MOS结构，其特征在于：所述掺杂区为横跨所述第一、二沟槽底部的P型掺杂区。
7.根据权利要求1所述的提高栅氧耐压性能的MOS结构，其特征在于：所述导电接触结构包括形成于所述衬底正面的与所述填充层电接触的金属互连层、形成于所述衬底背面的金属层。
8.根据权利要求1至7任意一项所述的提高栅氧耐压性能的MOS结构的制造方法，至少包括：
步骤一、提供衬底，所述衬底上形成有外延层，所述外延层上形成有阱和掺杂漏，在所述阱上形成有第一沟槽以及位于所述第一沟槽两侧的第二沟槽，所述第二沟槽的深度大于所述第一沟槽，所述第一、二沟槽的底部延伸至所述阱下方的所述外延层，以与所述外延层掺杂类型相反的离子掺杂所述第二沟槽底端的所述外延层，之后通过淀积、研磨形成填充所述第一、二沟槽的填充层；
步骤二、利用退火工艺使得与所述外延层掺杂类型相反的离子扩散至所述第一沟槽的底部；
步骤三、在所述外延层的表面上，形成有所述要制造的器件的导电接触结构，其中所述导电接触结构分别电接触不同的所述填充层。
9.根据权利要求8所述的提高栅氧耐压性能的MOS结构的制造方法，其特征在于：步骤一中的所述衬底为碳化硅衬底。
10.根据权利要求8所述的提高栅氧耐压性能的MOS结构的制造方法，其特征在于：步骤一中的所述外延层为碳化硅外延层。
11.根据权利要求8所述的提高栅氧耐压性能的MOS结构的制造方法，其特征在于：步骤一中的所述衬底为P型衬底，所述外延层为N型外延层，所述阱为P阱，所述掺杂漏为N型掺杂漏。
12.根据权利要求8所述的提高栅氧耐压性能的MOS结构的制造方法，其特征在于：步骤一中的所述填充层的材料包括栅极多晶硅和栅氧化层。
13.根据权利要求11所述的提高栅氧耐压性能的MOS结构的制造方法，其特征在于：步骤一中以P型离子掺杂所述第二沟槽底端的所述外延层。
14.根据权利要求8所述的提高栅氧耐压性能的MOS结构的制造方法，其特征在于：步骤三中的所述导电接触结构包括形成于所述衬底正面的与所述填充层电接触的金属互连层、形成于所述衬底背面的金属层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211524507.8A CN115732565A (zh) | 2022-11-30 | 2022-11-30 | 提高栅氧耐压性能的mos结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211524507.8A CN115732565A (zh) | 2022-11-30 | 2022-11-30 | 提高栅氧耐压性能的mos结构及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115732565A true CN115732565A (zh) | 2023-03-03 |
Family
ID=85299567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211524507.8A Pending CN115732565A (zh) | 2022-11-30 | 2022-11-30 | 提高栅氧耐压性能的mos结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115732565A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116454117A (zh) * | 2023-06-01 | 2023-07-18 | 苏州华太电子技术股份有限公司 | 沟槽型mosfet器件 |
-
2022
- 2022-11-30 CN CN202211524507.8A patent/CN115732565A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116454117A (zh) * | 2023-06-01 | 2023-07-18 | 苏州华太电子技术股份有限公司 | 沟槽型mosfet器件 |
| CN116454117B (zh) * | 2023-06-01 | 2023-09-12 | 苏州华太电子技术股份有限公司 | 沟槽型mosfet器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103311121B (zh) | 纵型沟槽igbt及其制造方法 | |
| CN110459539A (zh) | 集成esd保护的屏蔽栅沟槽mosfet及制造方法 | |
| CN109037206B (zh) | 一种功率器件保护芯片及其制作方法 | |
| CN113035714A (zh) | 一种沟槽型功率器件及其制作方法 | |
| CN113035931B (zh) | 沟槽式金属氧化物半导体场效应管器件及其制造方法 | |
| CN115732565A (zh) | 提高栅氧耐压性能的mos结构及其制造方法 | |
| CN103199119B (zh) | 一种具有超结结构的沟槽肖特基半导体装置及其制备方法 | |
| TWI485780B (zh) | 高崩潰電壓二極體及其形成方法 | |
| CN103367396B (zh) | 一种超级结肖特基半导体装置及其制备方法 | |
| CN103378171A (zh) | 一种沟槽肖特基半导体装置及其制备方法 | |
| CN106384718B (zh) | 一种中高压沟槽型mosfet器件的制作方法及结构 | |
| CN103177958A (zh) | 一种集成式肖特基二极管及其制造方法 | |
| CN115692507A (zh) | 改善沟槽底部栅氧耐压性能的mos结构及其制造方法 | |
| CN111509044A (zh) | 半导体结构及其形成方法 | |
| CN103378170A (zh) | 一种具有超级结肖特基半导体装置及其制备方法 | |
| CN109360854A (zh) | 一种功率器件终端结构及其制作方法 | |
| CN109713046A (zh) | 一种沟槽肖特基二极管及其制造方法 | |
| CN103515450A (zh) | 一种沟槽电荷补偿肖特基半导体装置及其制造方法 | |
| CN117276348B (zh) | 一种高耐压超结mosfet及其制作方法 | |
| CN103367462A (zh) | 一种具有绝缘层隔离超结结构肖特基半导体装置及其制备方法 | |
| CN108987461B (zh) | 一种瞬间电压抑制器及其制作方法 | |
| WO2022123026A1 (en) | Semiconductor device | |
| CN116093160A (zh) | 改善沟槽底部栅氧耐压性能的mos结构及其制造方法 | |
| JP2023544308A (ja) | パワーデバイスの終端構造及びその製造方法、並びにパワーデバイス | |
| CN103378131A (zh) | 一种电荷补偿肖特基半导体装置及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |