CN212571004U - 一种tvs保护器件 - Google Patents
一种tvs保护器件 Download PDFInfo
- Publication number
- CN212571004U CN212571004U CN202020852306.0U CN202020852306U CN212571004U CN 212571004 U CN212571004 U CN 212571004U CN 202020852306 U CN202020852306 U CN 202020852306U CN 212571004 U CN212571004 U CN 212571004U
- Authority
- CN
- China
- Prior art keywords
- protection device
- junction
- tvs
- type
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Thyristors (AREA)
Abstract
本实用新型揭示一种TVS保护器件,在所述的TVS的掺杂区内引入空隙,形成多个规律排布的PN结,使增加的PN结侧面面积远大于减少的底面面积。该器件在不改变原本尺寸和工艺的情况下提高了抗浪涌能力。本实用新型无需增加额外成本和工艺复杂度,只需改变掩模版的图形,实际可提高30%的抗浪涌能力,就可以有效地提高器件性能。
Description
技术领域
本实用新型涉及二极管形式的高效能保护器件技术领域,特别涉及一种双向瞬态电压抑制器。
背景技术
瞬态电压抑制器(Transient Voltage Suppressors,简称TVS)是一种箝位过压保护器件。当其两极受到反向瞬态高能量冲击时,能够以10-12秒量级的速度将两极间的高阻抗变为低阻抗,吸收高达数千瓦的浪涌功率,将浪涌电压箝位在一个比较低的电压水平,使后端集成电路免受过静电放电或浪涌电压的损伤。其主要应用于各类接口电路中,如手机、电脑、路由器中均存在大量的TVS保护器件。
传统双向TVS器件结构,如图9、10所示,包含P型衬底101’、氧化层102’、N型掺杂区103’和金属电极104’。
电子产品的不断迭代对TVS保护器件的浪涌电压保护能力提出了更高的要求。增大芯片面积是目前提高TVS器件的浪涌保护能力的主要方法,这不仅增加制造成本,而且违背电子产品便携和微型化的发展趋势。因此,迫切需要开发出一种能够浪涌保护能力强,芯片尺寸较小的TVS保护器件。
发明内容
本实用新型所要解决的技术问题是:提出一种TVS保护器件,在有限的芯片面积内,尽可能的提高产品的浪涌保护能力,降低器件的箝位电压。
本实用新型通过下述方案解决所述的技术问题:一种TVS保护器件,包含P型衬底、氧化层、N型掺杂区、金属电极,在所述的N型掺杂区内引入空隙,使其形成多个规律排布的PN结,使增加的PN结侧面面积远大于减少的N型掺杂区的底面面积。
间隙的具体尺寸需结合相应的结深和掺杂杂质横向扩散距离来确定,以保证掺杂杂质扩散完成之后空隙依然存在,即:保证有效地增加PN结的结面积。
进一步的,在上述方案基础上,所述器件上、下表面均掺杂,且上下两面的N型掺杂区内的空隙形状对称,使形成的上下表面的各PN结对称,构成双向TVS器件。
在上述方案基础上,所述的空隙上方留有氧化层,避免金属电极与P型衬底接触,同时,金属电极直接与掺杂区域接触。
接触孔的版须做出相应的调整,即:空隙上方留有氧化层,避免金属电极与硅衬底接触,保证金属电极直接与掺杂区域接触。
优选的,在P型衬底的N型掺杂区内空隙形状为同心矩形环,各个矩形环之间的间距相同。
优选的,所述的P型衬底电阻率ρ约为0.046Ω·cm。
优选的,所述的PN结的结深约为25μm,该PN结的深结区电压20V。
本实用新型一种双向TVS器件的制备方法,包括下述步骤:
第1步:准备P型衬底硅片;
第2步:在P型衬底硅片双面研磨、抛光;
第3步:P型衬底硅片高温长时间湿氧氧化,形成氧化层;
第4步:双面光刻,除去杂质掺杂区上方的氧化层;
第5步:双面磷预沉积;
第6步:双面光刻,去除氧化层;
第7步:磷再分布;
第8步:双面光刻引线窗口;
第9步:双面生长金属电极;
第10步:双面反刻金属并合金;
第11步:封装测试。双向TVS器件的浪涌保护能力提高了30%(8-20波形 2Ω内阻测试)。
本实用新型最明显的优势就是无需增加额外成本和器件尺寸,利用现有成熟工艺,只需改变掩模版的图形,就可以提高器件性能。
附图说明
图1本实施例的双向TVS器件的剖面示意图;
图2是本实用新型双向TVS器件制备完成第3步后结构示意图;
图3是本实用新型双向TVS器件制备完成第4步后结构示意图,其中,图3A为硅片表面示意图,图3B为硅片剖面示意图;
图4是本实用新型双向TVS器件制备完成第5步后结构示意图;
图5是本实用新型双向TVS器件制备完成第6步后结构示意图,其中,图5A为完成第6步后硅片上表面示意图,图5B为完成第6步后硅片剖面示意图;
图6是本实用新型双向TVS器件制备完成第7步后结构示意图;
图7是本实用新型双向TVS器件制备完成第8步后结构状态示意图,其中,图7A为完成第8步后硅片上表面示意图,图7B为完成第8步后硅片剖面示意图;
图8是本实用新型双向TVS器件制备完成第9步后结构状态示意图;
图9是传统双向TVS器件结构示意图;
图10是传统双向TVS器件上表面示意图;
附图1至8标记说明:
101——P型衬底;102——氧化层;
103——N型掺杂区;104——金属电极;
附图9标记说明:
101’——P型衬底;102’——氧化层;
103’——N型掺杂区;104’——金属电极。
具体实施方式
下面结合附图对本实用新型进一步说明
本实用新型的一种双向TVS器件结构,如图1所示,包含:P型衬底101、氧化层102、N型掺杂区103、金属电极104,其中,在所述的N型掺杂区103内引入空隙,使其形成多个规律排布的PN结,使增加的PN结侧面面积远大于减少的N型掺杂区103的底面面积。
本实施例中,P型衬底101上、下表面均掺杂,且上、下两面的N型掺杂区103内的空隙形状对称,形成双向TVS器件。
在上、下表面的空隙上方留有氧化层,避免金属电极与P型衬底接触,同时,金属电极直接与掺杂区域接触。
本实施例中,在P型衬底的N型掺杂区内空隙形状为同心矩形环,各个矩形环之间的间距相同。
本实用新型所述的TVS保护器件的制备方法,包含以下工艺步骤:
第1步:取电阻率ρ为0.046Ω·cm的P型衬底硅片,初始材料片厚260±10μm;
第2步:用磨片机对衬底片双面进行研磨,用抛光机对衬底片双面进行抛光芯片减薄至210μm;
第3步:衬底片清洗,进炉1150℃下8h湿氧氧化和2h干氧氧化,在硅片的上下表面形成氧化层,如图2所示;
第4步:双面光刻矩形环扩散窗口,如图3A平面图所示,在上、下表面留有等间距的同心矩形环的氧化层,形成掺杂扩散窗口,其剖面如图3B所示;
第5步:磷预沉积,在1085℃下,通入携带POCl3的氮气和氧气,扩散时间为1.5h,在扩散窗口表层形成N+型沉积层,如图4所示,上下表面形成对称的掺杂区和空隙;
第6步:双面光刻,去除氧化层,如图5所示,其中,图5A为上表面的平面示意图,图5B为剖面示意图,硅片上、下表面的PN结的结构相同且对称;
第7步:磷再分布,1248℃,6h氧气氛围和14h氮气氛围下再分布,形成结深约25μm的N型深结区,该深结区电压要求~20V,在上下表面形成氧化层102,如图6所示;
第8步:双面光刻引线,在上、下表面的空隙上方留有氧化层,避免金属电极与P型衬底接触,同时,保证后续步骤的金属电极直接与N型掺杂区103接触,如图7所示,其中,图7A为上表面平面示意图,图7B为剖面示意图;
第9步:双面蒸发钛-镍-银,上下表面金属电极层104,如图8所示;
第10步:双面反刻金属并合金,如图1所示,其中,器件的四周为氧化层102,氧化层102中间为金属电极104覆盖,P型衬底101的上下表面有结构相同、性能相同的PN结构,氧化层102覆盖在P型衬底101的上下表面的空隙,各N型掺杂区103与金属电极104接触。
第11步:封装测试,传统SMB Solder工艺进行封装,从外表看与图10相同或近似。
通过在PN结中引入矩形环来增加空隙,进而增加PN结侧面面积。间隙的引入虽然减少了PN结底面面积,但是大大增加了侧面面积,增加的PN结侧面面积近似为PN结深与掺杂区底面周长的乘积),实际增加的PN结的面积远大于减少的掺杂区的底面积。封装测试,器件的浪涌保护能力提高了30%(8-20波形 2Ω内阻测试)。
本实用新型的内容和特点已揭示如上,然而前面叙述的本实用新型仅仅简要地或只涉及本实用新型的特定部分,本实用新型的特征可能比在此公开的内容涉及的更多。因此,本实用新型的保护范围应不限于本实施例揭示的内容,而应该包括基于本实用新型的变化与改进,以及各种不背离本实用新型的替换和修饰,并为本实用新型的权利要求书所涵盖。
Claims (6)
1.一种TVS保护器件,包含P型衬底、氧化层、N型掺杂区、金属电极,其特征在于,在所述的N型掺杂区内引入空隙,使其形成多个规律排布的PN结,使增加的PN结侧面面积远大于减少的N型掺杂区的底面面积。
2.根据权利要求1所述的一种TVS保护器件,其特征在于:所述器件上、下表面均掺杂,且上下两面的N型掺杂区内的空隙形状对称,使形成的上下表面的各PN结对称,构成双向TVS器件。
3.根据权利要求1或2所述的一种TVS保护器件,其特征在于:所述的空隙上方留有氧化层,避免金属电极与P型衬底接触,同时,金属电极直接与掺杂区域接触。
4.根据权利要求3所述的一种TVS保护器件,其特征在于:在P型衬底的N型掺杂区内空隙形状为同心矩形环,各个矩形环之间的间距相同。
5.根据权利要求1或2所述的一种TVS保护器件,其特征在于:所述的P型衬底电阻率为0.046Ω·cm。
6.根据权利要求1或2所述的一种TVS保护器件,其特征在于:PN结的结深为25μm,该深结区电压20V。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202020852306.0U CN212571004U (zh) | 2020-05-20 | 2020-05-20 | 一种tvs保护器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202020852306.0U CN212571004U (zh) | 2020-05-20 | 2020-05-20 | 一种tvs保护器件 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN212571004U true CN212571004U (zh) | 2021-02-19 |
Family
ID=74623948
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202020852306.0U Active CN212571004U (zh) | 2020-05-20 | 2020-05-20 | 一种tvs保护器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN212571004U (zh) |
-
2020
- 2020-05-20 CN CN202020852306.0U patent/CN212571004U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106298512B (zh) | 一种快恢复二极管及其制备方法 | |
KR101955055B1 (ko) | 전력용 반도체 소자 및 그 소자의 제조 방법 | |
TWI492310B (zh) | 溝槽蕭特基位障二極體及其製造方法 | |
CN106601826B (zh) | 一种快恢复二极管及其制作方法 | |
CN112713192A (zh) | 具备静电保护能力的屏蔽栅沟槽mosfet器件及制造方法 | |
JP2004512674A (ja) | 太陽電池の製造方法、及び該方法により製造される太陽電池 | |
CN105789331A (zh) | 半导体整流器件及其制作方法 | |
CN111223919A (zh) | 一种利用深槽刻蚀并填充高浓度多晶硅的tvs及其制造方法 | |
US6281428B1 (en) | Photovoltaic generator | |
US8546918B2 (en) | Semiconductor device | |
WO2024037274A1 (zh) | 一种具有反向导通特性的igbt器件及其制备方法 | |
CN212571004U (zh) | 一种tvs保护器件 | |
CN111370497A (zh) | 半导体台面二极管芯片及其制作方法 | |
CN101556967B (zh) | 功率半导体器件及其制造方法 | |
CN103022155A (zh) | 一种沟槽mos结构肖特基二极管及其制备方法 | |
CN211045439U (zh) | 一种基于可控硅原理的双向可编程过压保护器件 | |
CN104617094A (zh) | 宽范围大电流高维持电压的双端esd集成保护器件及其制备方法 | |
CN210296386U (zh) | 整流二极管 | |
CN112820698A (zh) | 一种快充电源及接口浪涌保护芯片制造工艺 | |
KR101407273B1 (ko) | 서지 보호용 반도체 장치 및 그 제조방법 | |
CN112259599A (zh) | 一种硅片键合式igbt器件及其制作方法 | |
CN211578761U (zh) | 一种利用深槽刻蚀并填充高浓度多晶硅的tvs | |
KR101667669B1 (ko) | 쇼트키 배리어 다이오드 및 그 제조방법 | |
CN211654821U (zh) | 低电容低钳位电压瞬态电压抑制器 | |
CN116454025B (zh) | Mosfet芯片的制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |