CN112820698A - 一种快充电源及接口浪涌保护芯片制造工艺 - Google Patents
一种快充电源及接口浪涌保护芯片制造工艺 Download PDFInfo
- Publication number
- CN112820698A CN112820698A CN202011619747.7A CN202011619747A CN112820698A CN 112820698 A CN112820698 A CN 112820698A CN 202011619747 A CN202011619747 A CN 202011619747A CN 112820698 A CN112820698 A CN 112820698A
- Authority
- CN
- China
- Prior art keywords
- region
- diffusion
- junction
- layer
- manufacturing process
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 39
- 238000009792 diffusion process Methods 0.000 claims abstract description 35
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 22
- 230000008569 process Effects 0.000 claims abstract description 22
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 22
- 239000010703 silicon Substances 0.000 claims abstract description 22
- 238000001259 photo etching Methods 0.000 claims abstract description 18
- 238000000151 deposition Methods 0.000 claims abstract description 15
- 230000008021 deposition Effects 0.000 claims abstract description 12
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 12
- 239000011574 phosphorus Substances 0.000 claims abstract description 12
- 239000002184 metal Substances 0.000 claims abstract description 11
- 229910052751 metal Inorganic materials 0.000 claims abstract description 11
- 230000003647 oxidation Effects 0.000 claims abstract description 11
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 11
- 230000015556 catabolic process Effects 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims abstract description 9
- 238000003466 welding Methods 0.000 claims abstract description 7
- 239000003795 chemical substances by application Substances 0.000 claims abstract description 6
- 150000002739 metals Chemical class 0.000 claims abstract description 5
- 239000002253 acid Substances 0.000 claims abstract description 4
- 238000004140 cleaning Methods 0.000 claims abstract description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 4
- 239000000126 substance Substances 0.000 claims abstract description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 6
- 238000004026 adhesive bonding Methods 0.000 claims description 3
- 238000005137 deposition process Methods 0.000 claims description 3
- 238000011161 development Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 3
- 238000004381 surface treatment Methods 0.000 claims description 3
- 238000004891 communication Methods 0.000 abstract description 3
- 238000002955 isolation Methods 0.000 abstract description 2
- 230000009471 action Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000001883 metal evaporation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及快充电源及信息通信接口保护技术领域，且公开了一种快充电源及接口浪涌保护芯片制造工艺，包括以下步骤：步骤一：扩散前处理，采用P型单晶硅片，通过酸、SC3#配方清洗等工序，对硅片表面进行化学处理。该快充电源及接口浪涌保护芯片制造工艺，通过进行氧化、光刻、N‑磷扩散、N+淀积、对氧化片进行光刻以及硅片上蒸发TI、NI、AG金属，通过金属光刻工艺刻出所需的焊接电极的工艺能够对在其较宽的N‑区块能够提高PN结侧边击穿电压，降低边缘漏电，且平面氧化层工艺能够很好的保护PN结，加大有源区面积提高抗浪涌能力，且通过使用干法加湿法共同生长的氧化层作为隔离层，降低PN结侧面漏电的情况。
Description
技术领域
本发明涉及快充电源及信息通信接口保护技术领域，具体为一种快充电源及接口浪涌保护芯片制造工艺。
背景技术
快充电源能在1～5h内使蓄电池达到或接近完全充电状态的一种充电方法；浪涌保护也叫防雷器，是提供安全防护的电子装置；微电路、微芯片、晶片/芯片在电子学中是一种将电路(主要包括半导体设备，也包括被动组件等)小型化的方式，并时常制造在半导体晶圆表面上。
现有的快充电源接口及通信接口存在PN结侧面漏电的情况，从而导致芯片的抗浪涌的能力降低，由于电流浪涌过大，导致芯片内部电路发生烧毁的的情况，使得整个芯片发生报废，为此本发明推出一种快充电源及接口浪涌保护芯片制造工艺。
发明内容
本发明提供了一种快充电源及接口浪涌保护芯片制造工艺，具备能够提高有效的降低边缘漏电的情况，以及提高抗浪涌的能力的优点，解决了背景技术中提出的问题。
本发明提供如下技术方案：一种快充电源及接口浪涌保护芯片制造工艺，包括以下步骤：
步骤一：扩散前处理，采用P型单晶硅片，通过酸、SC3#配方清洗等工序，对硅片表面进行化学处理。
步骤二：氧化，把经过扩散前处理的硅片在1150℃的氧化炉中长一层氧化层。
步骤三：光刻，把氧化后的硅片进行涂胶、曝光、显影、去氧化层等工序，在正面刻出一次扩散图形。
步骤四：N-磷扩散，采用磷气态源淀积工艺，在高温时，沉积150分钟左右，可得到合适的低浓度沉积层，借助后道推进流程，将N-深度推到本产品所需的合适深度，形成宽N-层区。
步骤五：N+淀积，将硅片窗口表面用HF腐蚀干净，再次通过磷气态源使其形成高浓度的N+层。
步骤六：N+推进，使用高温推结将基区结深推到合适深度，形成深N+层区，使其能达到目标耐压。
步骤七：对氧化片进行光刻，并选择性地腐蚀掉氧化层，露出N+区域。
步骤八：硅片上蒸发TI、NI、AG金属，通过金属光刻工艺刻出所需的焊接电极。
优选的，所述可根据产品需求选用特定电阻率和表面处理的硅片材料,芯片采取平面工艺。
优选的，所述芯片结附近区域设计的不同浓度掺杂的扩散层，当外加最高反向电压时，P型基区耗尽层被限制在基区以内，其击穿电压高于主体结击穿电压，使较高扩散浓度主体结区域先击穿，漏电流分布于主体结区域，而低扩散浓度辅助结区域不发生击穿或延后击穿，同时降低PN结边缘漏电。
优选的，所述使用两次扩散工艺，在P型衬底先做一次掺杂浓度较淡的扩散，形成N-区域，再做一次掺杂浓度较高的淀积，通过高温推进形成N+区域，同时N-区域在横向尺寸上比N+区域要大，在纵向尺寸上小于N+区域。本发明具备以下有益效果：
该快充电源及接口浪涌保护芯片制造工艺，通过进行氧化、光刻、N-磷扩散、N+淀积、对氧化片进行光刻以及硅片上蒸发TI、NI、AG金属，通过金属光刻工艺刻出所需的焊接电极的工艺能够对在其较宽的N-区块能够提高PN结侧边击穿电压，降低边缘漏电，且平面氧化层工艺能够很好的保护PN结，加大有源区面积提高抗浪涌能力，且通过使用干法加湿法共同生长的氧化层作为隔离层，降低PN结侧面漏电的情况，芯片采用平面工艺，芯片结附近区域设计的不同浓度掺杂的扩散层，当外加最高反向电压时，P型基区耗尽层被限制在基区以内，其击穿电压高于主体结击穿电压，使较高扩散浓度主体结区域先击穿，漏电流分布于主体结区域，而低扩散浓度辅助结区域不发生击穿或延后击穿，同时降低PN结边缘漏电，有效的对芯片进行浪涌保护，提高芯片的实用性，延长芯片的使用寿命。
附图说明
图1为本发明工艺流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1，一种快充电源及接口浪涌保护芯片制造工艺，包括以下步骤：
步骤一：扩散前处理，采用P型单晶硅片，通过酸、SC3#配方清洗等工序，对硅片表面进行化学处理。
步骤二：氧化，把经过扩散前处理的硅片在1150℃的氧化炉中长一层氧化层。
步骤三：光刻，把氧化后的硅片进行涂胶、曝光、显影、去氧化层等工序，在正面刻出一次扩散图形。
步骤四：N-磷扩散，采用磷气态源淀积工艺，在高温时，沉积150分钟左右，可得到合适的低浓度沉积层，借助后道推进流程，将N-深度推到本产品所需的合适深度，形成宽N-层区。
步骤五：N+淀积，将硅片窗口表面用HF腐蚀干净，再次通过磷气态源使其形成高浓度的N+层。
步骤六：N+推进，使用高温推结将基区结深推到合适深度，形成深N+层区，使其能达到目标耐压。
步骤七：对氧化片进行光刻，并选择性地腐蚀掉氧化层，露出N+区域。
步骤八：硅片上蒸发TI、NI、AG金属，通过金属光刻工艺刻出所需的焊接电极。
其中，可根据产品需求选用特定电阻率和表面处理的硅片材料,芯片采取平面工艺。
其中，芯片结附近区域设计的不同浓度掺杂的扩散层，当外加最高反向电压时，P型基区耗尽层被限制在基区以内，其击穿电压高于主体结击穿电压，使较高扩散浓度主体结区域先击穿，漏电流分布于主体结区域，而低扩散浓度辅助结区域不发生击穿或延后击穿，同时降低PN结边缘漏电。
其中，通过进行氧化、光刻、N-磷扩散、N+淀积、对氧化片进行光刻以及硅片上蒸发TI、NI、AG金属，通过金属光刻工艺刻出所需的焊接电极的工艺能够对在其较宽的N-区块能够提高PN结侧边击穿电压，降低边缘漏电，且平面氧化层工艺能够很好的保护PN结，加大有源区面积提高抗浪涌能力。
其中，使用两次扩散工艺，在P型衬底先做一次掺杂浓度较淡的扩散，形成N-区域，再做一次掺杂浓度较高的淀积，通过高温推进形成N+区域，同时N-区域在横向尺寸上比N+区域要大，在纵向尺寸上小于N+区域。
其中，芯片结附近区域设计的不同浓度掺杂的扩散层，当外加最高反向电压时，P型基区耗尽层被限制在基区以内，其击穿电压高于主体结击穿电压，使较高扩散浓度主体结区域先击穿，漏电流分布于主体结区域，而低扩散浓度辅助结区域不发生击穿或延后击穿，同时降低PN结边缘漏电，有效的对芯片进行浪涌保护。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。
Claims (4)
1.一种快充电源及接口浪涌保护芯片制造工艺，其特征在于：包括以下步骤：
步骤一：扩散前处理，采用P型单晶硅片，通过酸、SC3#配方清洗等工序，对硅片表面进行化学处理。
步骤二：氧化，把经过扩散前处理的硅片在1150℃的氧化炉中长一层氧化层。
步骤三：光刻，把氧化后的硅片进行涂胶、曝光、显影、去氧化层等工序，在正面刻出一次扩散图形。
步骤四：N-磷扩散，采用磷气态源淀积工艺，在高温时，沉积150分钟左右，可得到合适的低浓度沉积层，借助后道推进流程，将N-深度推到本产品所需的合适深度，形成宽N-层区。
步骤五：N+淀积，将硅片窗口表面用HF腐蚀干净，再次通过磷气态源使其形成高浓度的N+层。
步骤六：N+推进，使用高温推结将基区结深推到合适深度，形成深N+层区，使其能达到目标耐压。
步骤七：对氧化片进行光刻，并选择性地腐蚀掉氧化层，露出N+区域。
步骤八：硅片上蒸发TI、NI、AG金属，通过金属光刻工艺刻出所需的焊接电极。
2.根据权利要求1所述的一种快充电源及接口浪涌保护芯片制造工艺，其特征在于：所述可根据产品需求选用特定电阻率和表面处理的硅片材料,芯片采取平面工艺。
3.根据权利要求1所述的一种快充电源及接口浪涌保护芯片制造工艺，其特征在于：所述芯片结附近区域设计的不同浓度掺杂的扩散层，当外加最高反向电压时，P型基区耗尽层被限制在基区以内，其击穿电压高于主体结击穿电压，使较高扩散浓度主体结区域先击穿，漏电流分布于主体结区域，而低扩散浓度辅助结区域不发生击穿或延后击穿，同时降低PN结边缘漏电。
4.根据权利要求1所述的一种快充电源及接口浪涌保护芯片制造工艺，其特征在于：所述使用两次扩散工艺，在P型衬底先做一次掺杂浓度较淡的扩散，形成N-区域，再做一次掺杂浓度较高的淀积，通过高温推进形成N+区域，同时N-区域在横向尺寸上比N+区域要大，在纵向尺寸上小于N+区域。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011619747.7A CN112820698A (zh) | 2020-12-31 | 2020-12-31 | 一种快充电源及接口浪涌保护芯片制造工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011619747.7A CN112820698A (zh) | 2020-12-31 | 2020-12-31 | 一种快充电源及接口浪涌保护芯片制造工艺 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112820698A true CN112820698A (zh) | 2021-05-18 |
Family
ID=75855932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011619747.7A Pending CN112820698A (zh) | 2020-12-31 | 2020-12-31 | 一种快充电源及接口浪涌保护芯片制造工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112820698A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114843180A (zh) * | 2022-05-03 | 2022-08-02 | 江苏晟驰微电子有限公司 | 一种用于整流管制造的化学腐蚀去结设备及其工艺 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111863616A (zh) * | 2020-08-03 | 2020-10-30 | 江苏晟驰微电子有限公司 | 一种5g基站保护芯片制造工艺 |
-
2020
- 2020-12-31 CN CN202011619747.7A patent/CN112820698A/zh active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111863616A (zh) * | 2020-08-03 | 2020-10-30 | 江苏晟驰微电子有限公司 | 一种5g基站保护芯片制造工艺 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114843180A (zh) * | 2022-05-03 | 2022-08-02 | 江苏晟驰微电子有限公司 | 一种用于整流管制造的化学腐蚀去结设备及其工艺 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9214593B2 (en) | Solar cell and method for manufacturing the same | |
| CN102844840B (zh) | 指叉型背面接触太阳能电池用的自我对准离子植入 | |
| CN100361281C (zh) | 半导体平台工艺 | |
| CN101552465B (zh) | 瞬变电压抑制器和方法 | |
| US20190019904A1 (en) | Solar cell fabrication using laser patterning of ion-implanted etch-resistant layers and the resulting solar cells | |
| TW200512942A (en) | Schottky diode with high field breakdown and low reverse leakage current | |
| KR20160065326A (ko) | 전력용 반도체 소자 및 그 소자의 제조 방법 | |
| WO2013174177A1 (zh) | 高压bcd工艺中高压器件的隔离结构及其制造方法 | |
| CN107980181A (zh) | 太阳能电池单元以及太阳能电池单元的制造方法 | |
| CN113644027A (zh) | 一种集成电感的沟槽功率器件及其制造方法 | |
| CN112382613A (zh) | 一种沟槽功率器件与源极电容集成及其制造方法 | |
| CN112820698A (zh) | 一种快充电源及接口浪涌保护芯片制造工艺 | |
| CN103187288B (zh) | 一种带有静电保护功能的沟槽半导体功率器件的制备方法 | |
| CN111370497A (zh) | 半导体台面二极管芯片及其制作方法 | |
| JPS59501433A (ja) | 集積回路のコンタクト製造方法 | |
| CN104285285B (zh) | 半导体装置的制造方法 | |
| JPH0746728B2 (ja) | 半導体装置の製造方法 | |
| CN109244069B (zh) | 瞬态电压抑制器及其制备方法 | |
| CN111799336B (zh) | 一种SiC MPS二极管器件及其制备方法 | |
| CN106558624A (zh) | 一种快速恢复二极管及其制造方法 | |
| CN110690294A (zh) | 一种快恢复二极管 | |
| CN204991719U (zh) | 一种快速恢复二极管 | |
| CN103187282B (zh) | 一种沟槽半导体功率器件的制备方法 | |
| CN105556679A (zh) | 具有更高反向浪涌能力和更小漏电流的含多晶硅层齐纳二极管 | |
| CN212571004U (zh) | 一种tvs保护器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210518 |
|
| RJ01 | Rejection of invention patent application after publication |