CN107768260A - 一种平面终端钝化方法及半导体功率器件 - Google Patents

一种平面终端钝化方法及半导体功率器件 Download PDF

Info

Publication number
CN107768260A
CN107768260A CN201610701963.3A CN201610701963A CN107768260A CN 107768260 A CN107768260 A CN 107768260A CN 201610701963 A CN201610701963 A CN 201610701963A CN 107768260 A CN107768260 A CN 107768260A
Authority
CN
China
Prior art keywords
power device
semiconductor power
layer
deposited
passivation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610701963.3A
Other languages
English (en)
Other versions
CN107768260B (zh
Inventor
温家良
吴迪
金锐
刘钺杨
何延强
徐哲
潘艳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
State Grid Corp of China SGCC
State Grid Hebei Electric Power Co Ltd
Global Energy Interconnection Research Institute
Original Assignee
State Grid Corp of China SGCC
State Grid Hebei Electric Power Co Ltd
Global Energy Interconnection Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by State Grid Corp of China SGCC, State Grid Hebei Electric Power Co Ltd, Global Energy Interconnection Research Institute filed Critical State Grid Corp of China SGCC
Priority to CN201610701963.3A priority Critical patent/CN107768260B/zh
Publication of CN107768260A publication Critical patent/CN107768260A/zh
Application granted granted Critical
Publication of CN107768260B publication Critical patent/CN107768260B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H01L2224/02126—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供了一种平面终端钝化方法及半导体功率器件，所述方法包括在半导体功率器件上顺次淀积介质层、玻璃钝化层和聚酰亚胺保护层，形成多层复合钝化层；半导体功率器件采用上述方法制造。与现有技术相比，本发明提供的一种平面终端钝化方法及半导体功率器件，采用多层复合钝化层可以提高半导体功率器件的密封性，阻挡有害杂质离子向衬底表面扩散，同时采用玻璃钝化层可以降低对聚酰亚胺保护层的厚度和膨胀系数的要求，使得半导体功率器件工作于高温坏境时具有较高机械性能，不易发生脱落。

Description

一种平面终端钝化方法及半导体功率器件
技术领域
本发明涉及半导体功率器件制备技术领域，具体涉及一种平面终端钝化方法及半导体功率器件。
背景技术
半导体功率器件广泛应用于工业加工，家用电器，交通运输，智能电网，国防军事装备和航空航天等领域，其终端一般为采用平面工艺制造的平面终端，但是平面终端中靠近衬底的二氧化硅薄膜还存在下述缺陷：
1、二氧化硅薄膜中存在固定电荷：若半导体功率器件为n型半导体功率器件时会产生电子积累；若半导体功率器件为p型半导体功率器件时会形成反型层；
2、二氧化硅薄膜作为钝化层时不能防止钝化层内的电子积累和杂质离子污染。
目前，可以采用在平面终端覆盖钝化薄膜，阻挡有害杂质离子向衬底表面扩散，从而提高半导体功率器件的可靠性。其中，钝化薄膜主要包括硼磷硅玻璃(Boro PhosphoSilicateGlass，BPSG)、氮化硅、氮氧化硅、聚酰亚胺(Polyimide，PI)和玻璃等。但是，聚酰亚胺的热膨胀效应较低，当在平面终端覆盖聚酰亚胺的半导体功率器件工作于高温高压环境时，可能发生聚酰亚胺的膨胀系数与平面终端材料的膨胀系数不匹配的问题，进而导致聚酰亚胺脱落、降低半导体功率器件的可靠性。
发明内容
为了克服现有技术的缺陷，本发明提供了一种平面终端钝化方法及半导体功率器件。
第一方面，本发明中一种平面终端钝化方法的技术方案是：
所述方法包括：
在半导体功率器件上顺次淀积介质层、玻璃钝化层和聚酰亚胺保护层，形成多层复合钝化层。
本发明进一步提供的优选技术方案为：所述在半导体功率器件上淀积介质层包括：
在所述半导体功率器件的硅衬底表面生长氧化层，对所述氧化层进行光刻和刻蚀形成有源区窗口，向硅衬底进行掺杂形成PN结；
在所述氧化层及其所在平面上淀积介质层，并对所述介质层进行光刻和刻蚀形成引线孔。
本发明进一步提供的优选技术方案为：所述在介质层上淀积玻璃钝化层包括：
混合玻璃粉和粘结剂形成玻璃粉末悬浮液；
通过丝网印刷将所述玻璃粉末悬浮液涂覆在介质层上；
对所述玻璃粉末悬浮液进行高温加工去除所述粘结剂后，对其进行激光退火形成所述玻璃钝化层。
本发明进一步提供的优选技术方案为：所述在玻璃钝化层上淀积聚酰亚胺保护层之前包括：
在所述玻璃钝化层上淀积金属层，所述金属层向下填入所述引线孔且与所述硅衬底的有源区接触；对所述金属层进行光刻和刻蚀形成金属电极。
本发明进一步提供的优选技术方案为：所述在玻璃钝化层上淀积聚酰亚胺保护层包括：
在所述半导体功率器件的金属电极及其所在平面上涂覆聚酰亚胺胶，且在所述金属电极的表面形成焊接窗口；
对所述聚酰亚胺胶进行前烘和固化形成聚酰亚胺保护层。
本发明进一步提供的优选技术方案为：
所述氧化层的厚度为8000～20000埃；
所述介质层为硼磷硅玻璃薄膜层。
第二方面，本发明中一种半导体功率器件的技术方案是：
所述半导体功率器件包括：
硅衬底；
氧化层，所述氧化层淀积在所述硅衬底上；
介质层，所述介质层淀积在所述氧化层上，所述介质层包括引线孔；
玻璃钝化层，所述玻璃钝化层通过丝网印刷淀积在所述介质层上；
金属层，所述金属层淀积在所述玻璃钝化层上，并向下填入所述引线孔且与所述硅衬底的有源区接触；
聚酰亚胺保护层，所述聚酰亚胺保护层淀积在所述金属层上，并在所述金属层上形成焊接窗口。
与最接近的现有技术相比，本发明的有益效果是：
1、本发明提供的一种平面终端钝化方法，通过制造多层复合钝化层可以提高半导体功率器件的密封性，阻挡有害杂质离子向衬底表面扩散，同时采用玻璃钝化层可以降低对聚酰亚胺保护层的厚度和膨胀系数的要求，使得半导体功率器件工作于高温坏境时具有较高机械性能，不易发生脱落；
2、本发明提供的一种半导体功率器件，包括由介质层、玻璃钝化层和聚酰亚胺保护层构成的多层复合结构，能够显著提高半导体功率器件的密封性，使其应用于高温高压环境时也可以保持稳定的击穿电压和漏电流。
附图说明
图1：本发明实施例中氧化层示意图；
图2：本发明实施例中有源区窗口示意图；
图3：本发明实施例中PN结示意图；
图4：本发明实施例中介质层示意图；
图5：本发明实施例中玻璃钝化层示意图；
图6：本发明实施例中金属电极示意图；
图7：本发明实施例中聚酰亚胺保护层示意图；
其中，1：硅衬底N+层；2：硅衬底N-层；3：氧化层；4：PN结；5：介质层；6：玻璃钝化层；7：金属电极；8：聚酰亚胺保护层。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地说明，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
下面结合附图，对本发明实施例提供一种平面终端钝化方法的进行说明。
本实施例中通过在半导体功率器件上顺次淀积介质层、玻璃钝化层和聚酰亚胺保护层，形成多层复合钝化层。多层复合钝化层可以提高半导体功率器件的密封性，阻挡有害杂质离子向衬底表面扩散，同时采用玻璃钝化层可以降低对聚酰亚胺保护层的厚度和膨胀系数的要求，使得半导体功率器件工作于高温坏境时具有较高机械性能，不易发生脱落。
进一步地，本实施例中在半导体功率器件上淀积介质层包括下述实施步骤。
1、在半导体功率器件的硅衬底表面生长氧化层。
图1为本发明实施例中氧化层示意图，如图所示，本实施例中硅衬底包括硅衬底N+层1和硅衬底N-层2，对硅衬底进行清洗后采用高温氧化的方法在硅衬底表面生长氧化层3。其中，氧化层3的厚度为8000～20000埃。
2、对氧化层进行光刻和刻蚀形成有源区窗口。
图2为本发明实施例中有源区窗口示意图，如图所示，本实施例中形成有源区窗口可以包括下述步骤。
(1)在氧化层3上涂覆光刻胶，并对其进行烘烤加固；
(2)对光刻胶进行曝光；
(3)用显影液去除曝光后硅衬底上应该去掉的部分光刻胶；
(4)对暴露于光刻胶处的氧化层3进行刻蚀，使得此处的硅衬底暴露出来；
(5)去除硅衬底表面所剩余的光刻胶，最后暴露于氧化层3处的硅衬底即为有源区窗口。
3、向硅衬底进行掺杂形成PN结。
图3为本发明实施例中PN结示意图，如图所示，本实施例中向硅衬底进行掺杂形成PN结包括下述实施步骤：
(1)在有源区窗口处的硅衬底表面生长一层氧化层作为掩蔽层，其厚度为300～500埃，可以防止向硅衬底注入杂质时发生损伤；
(2)本实施例中硅衬底为N型衬底，因此向硅衬底注入剂量为1e13-1e15(atom/cm2)的硼，注入条件为在1200℃氮气条件下推结1-5um。
4、在氧化层3及其所在平面上淀积介质层5，并对介质层5进行光刻和刻蚀形成引线孔。
图4为本发明实施例中介质层示意图，如图所示，本实施例中介质层5淀积在氧化层3以及暴露于有源区窗口的部分硅衬底上，其中介质层可以采用硼磷硅玻璃薄膜层。
进一步地，本实施例中在介质层上淀积玻璃钝化层可以包括下述实施步骤。
1、混合玻璃粉和粘结剂形成玻璃粉末悬浮液。
本实施例中粘结剂可以采用异丙基醇，二乙二醇丁醚等。
2、通过丝网印刷将玻璃粉末悬浮液涂覆在介质层5上。
本实施例中采用丝网印刷可以将玻璃粉末悬浮液按照实际工况所需的形状涂覆介质层上。
3、对玻璃粉末悬浮液进行高温加工去除粘结剂后，对其进行激光退火形成玻璃钝化层。
图5为本发明实施例中玻璃钝化层示意图，如图所示，玻璃钝化层6淀积在介质层5上，通过在介质层5上淀积玻璃钝化层，可以提高半导体功率器件的密封性，同时也可以降低对聚酰亚胺的碰撞系数的要求，为后续淀积聚酰亚胺保护层时的聚酰亚胺选型做准备。
进一步地，本实施例中在玻璃钝化层上淀积聚酰亚胺保护层可以包括下述实施步骤。
1、在玻璃钝化层6上淀积金属层，金属层向下填入引线孔且与硅衬底的有源区接触；对金属层进行光刻和刻蚀形成金属电极7。
图6为本发明实施例中金属电极示意图，如图所示，本实施例中金属层淀积在玻璃钝化层6上且向下填入介质层5形成的引线孔内，与有源区接触。
2、在半导体功率器件的金属电极及其所在平面上涂覆聚酰亚胺胶，且在金属电极的表面形成焊接窗口；
3、对聚酰亚胺胶进行前烘和固化形成聚酰亚胺保护层。
图7为本发明实施例中聚酰亚胺保护层示意图，如图所示，本实施例中聚酰亚胺保护层8为半导体功率器件的最后一层钝化层，分别与介质层5、玻璃钝化层6构成多层复合结构，能够显著提高半导体功率器件的密封性。
本发明还提供了一种半导体功率器件，并给出具体实施。
本实施例中半导体功率器件包括硅衬底、氧化层、介质层、玻璃钝化层、金属层和聚酰亚胺保护层。其中，
硅衬底可以为P型衬底或N型衬底。
氧化层淀积在硅衬底上。
介质层淀积在所述氧化层上，且包括引线孔。
玻璃钝化层通过丝网印刷淀积在介质层上。
金属层淀积在玻璃钝化层上，并向下填入引线孔且与硅衬底的有源区接触；
聚酰亚胺保护层淀积在金属层上，并在金属层表面形成焊接窗口。
本实施例中介质层、玻璃钝化层和聚酰亚胺保护层构成多层复合结构，能够显著提高半导体功率器件的密封性，使其应用于高温高压环境时也可以保持稳定的击穿电压和漏电流；同时，采用玻璃钝化层后可以降低对聚酰亚胺的碰撞系数的要求，使其具备良好的机械性能、不易脱落。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (7)

1.一种平面终端钝化方法，其特征在于，所述方法包括：
在半导体功率器件上顺次淀积介质层、玻璃钝化层和聚酰亚胺保护层，形成多层复合钝化层。
2.如权利要求1所述的一种半导体功率器件的平面终端钝化方法，其特征在于，所述在半导体功率器件上淀积介质层包括：
在所述半导体功率器件的硅衬底表面生长氧化层，对所述氧化层进行光刻和刻蚀形成有源区窗口，向硅衬底进行掺杂形成PN结；
在所述氧化层及其所在平面上淀积介质层，并对所述介质层进行光刻和刻蚀形成引线孔。
3.如权利要求1所述的一种半导体功率器件的平面终端钝化方法，其特征在于，所述在介质层上淀积玻璃钝化层包括：
混合玻璃粉和粘结剂形成玻璃粉末悬浮液；
通过丝网印刷将所述玻璃粉末悬浮液涂覆在介质层上；
对所述玻璃粉末悬浮液进行高温加工去除所述粘结剂后，对其进行激光退火形成所述玻璃钝化层。
4.如权利要求2所述的一种半导体功率器件的平面终端钝化方法，其特征在于，所述在玻璃钝化层上淀积聚酰亚胺保护层之前包括：
在所述玻璃钝化层上淀积金属层，所述金属层向下填入所述引线孔且与所述硅衬底的有源区接触；对所述金属层进行光刻和刻蚀形成金属电极。
5.如权利要求1所述的一种半导体功率器件的平面终端钝化方法，其特征在于，所述在玻璃钝化层上淀积聚酰亚胺保护层包括：
在所述半导体功率器件的金属电极及其所在平面上涂覆聚酰亚胺胶，且在所述金属电极的表面形成焊接窗口；
对所述聚酰亚胺胶进行前烘和固化形成聚酰亚胺保护层。
6.如权利要求2所述的一种半导体功率器件的平面终端钝化方法，其特征在于，
所述氧化层的厚度为8000～20000埃；
所述介质层为硼磷硅玻璃薄膜层。
7.一种半导体功率器件，其特征在于，所述半导体功率器件包括：
硅衬底；
氧化层，所述氧化层淀积在所述硅衬底上；
介质层，所述介质层淀积在所述氧化层上，所述介质层包括引线孔；
玻璃钝化层，所述玻璃钝化层通过丝网印刷淀积在所述介质层上；
金属层，所述金属层淀积在所述玻璃钝化层上，并向下填入所述引线孔且与所述硅衬底的有源区接触；
聚酰亚胺保护层，所述聚酰亚胺保护层淀积在所述金属层上，并在所述金属层上形成焊接窗口。
CN201610701963.3A 2016-08-22 2016-08-22 一种平面终端钝化方法及半导体功率器件 Active CN107768260B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610701963.3A CN107768260B (zh) 2016-08-22 2016-08-22 一种平面终端钝化方法及半导体功率器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610701963.3A CN107768260B (zh) 2016-08-22 2016-08-22 一种平面终端钝化方法及半导体功率器件

Publications (2)

Publication Number Publication Date
CN107768260A true CN107768260A (zh) 2018-03-06
CN107768260B CN107768260B (zh) 2020-11-03

Family

ID=61263986

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610701963.3A Active CN107768260B (zh) 2016-08-22 2016-08-22 一种平面终端钝化方法及半导体功率器件

Country Status (1)

Country Link
CN (1) CN107768260B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109326568A (zh) * 2018-09-19 2019-02-12 吉林麦吉柯半导体有限公司 一种肖特基二极管及制作方法
CN110010508A (zh) * 2019-04-10 2019-07-12 深圳市锐骏半导体股份有限公司 一种解决钝化层对功率器件可靠性影响的方法
WO2023159894A1 (zh) * 2022-02-24 2023-08-31 华为数字能源技术有限公司 一种半导体器件及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103594441A (zh) * 2012-08-14 2014-02-19 台湾积体电路制造股份有限公司 半导体封装件及其制造方法
CN203562431U (zh) * 2013-11-08 2014-04-23 国家电网公司 一种低浓度掺杂发射区的快恢复二极管芯片

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103594441A (zh) * 2012-08-14 2014-02-19 台湾积体电路制造股份有限公司 半导体封装件及其制造方法
CN203562431U (zh) * 2013-11-08 2014-04-23 国家电网公司 一种低浓度掺杂发射区的快恢复二极管芯片

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109326568A (zh) * 2018-09-19 2019-02-12 吉林麦吉柯半导体有限公司 一种肖特基二极管及制作方法
CN110010508A (zh) * 2019-04-10 2019-07-12 深圳市锐骏半导体股份有限公司 一种解决钝化层对功率器件可靠性影响的方法
WO2023159894A1 (zh) * 2022-02-24 2023-08-31 华为数字能源技术有限公司 一种半导体器件及其制造方法

Also Published As

Publication number Publication date
CN107768260B (zh) 2020-11-03

Similar Documents

Publication Publication Date Title
JP6701295B2 (ja) 太陽電池を製造する方法
CN111564503B (zh) 一种背结背接触太阳能电池结构及其制备方法
US20100190286A1 (en) Method for manufacturing solar cell
CN106252244A (zh) 一种终端钝化方法及半导体功率器件
KR20180129668A (ko) 헤테로 접합 태양광 전지의 제조방법 및 헤테로 접합 태양광 전지
CN104756233A (zh) 半导体器件的制造方法
CN107768260A (zh) 一种平面终端钝化方法及半导体功率器件
US11824135B2 (en) Method of manufacturing solar cell
CN111244230A (zh) 一种钝化金属接触的背结太阳能电池的制备方法
CN108417617A (zh) 碳化硅沟槽型MOSFETs及其制备方法
CN107275443A (zh) 一种ibc电池制备方法
CN106876256A (zh) SiC双槽UMOSFET器件及其制备方法
CN102376821A (zh) 晶体硅太阳电池背钝化工艺及其结构
CN114256385A (zh) 一种tbc背接触太阳能电池及其制备方法
CN111029404A (zh) 基于鳍形栅结构的p-GaN/AlGaN/GaN增强型器件及其制作方法
CN111370497A (zh) 半导体台面二极管芯片及其制作方法
CN108206220A (zh) 金刚石肖特基二极管的制备方法
CN108336207A (zh) 一种高可靠性led芯片及其制作方法
CN207925512U (zh) 一种高可靠性led芯片
CN114914328B (zh) 一种双面太阳能电池及其制备方法
WO2018014792A1 (zh) 钝化层制造方法及高压半导体功率器件、正面电极
CN105633171A (zh) 一种薄膜晶体管及其制作方法、显示装置
CN112466967B (zh) 一种选择性发射极太阳能电池及其制备方法
CN112820698A (zh) 一种快充电源及接口浪涌保护芯片制造工艺
CN105932143A (zh) 一种倒装led芯片的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant