KR950005462B1 - 싱글칩으로 구성된 4단자 혼성소자 및 그 제조방법 - Google Patents
싱글칩으로 구성된 4단자 혼성소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR950005462B1 KR950005462B1 KR1019910023461A KR910023461A KR950005462B1 KR 950005462 B1 KR950005462 B1 KR 950005462B1 KR 1019910023461 A KR1019910023461 A KR 1019910023461A KR 910023461 A KR910023461 A KR 910023461A KR 950005462 B1 KR950005462 B1 KR 950005462B1
- Authority
- KR
- South Korea
- Prior art keywords
- type
- terminal
- diffusion layer
- layer
- type conductivity
- Prior art date
Links
- 239000012535 impurity Substances 0.000 claims abstract description 41
- 239000004065 semiconductor Substances 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 239000004020 conductor Substances 0.000 claims abstract 2
- 238000000151 deposition Methods 0.000 claims abstract 2
- 238000009792 diffusion process Methods 0.000 claims description 21
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 239000007943 implant Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 13
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000005530 etching Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Abstract
내용 없음.
Description
제1도는 본 발명에 따른 싱글칩으로 구성된 4단자 혼성소자의 기본회로도(a)와 그 제조공정을 나타내는 도면[(b)~(i)].
제2도는 본 발명 4단자 혼성소자의 다른 실시예를 나타내는 회로도 (a)와 이의 제조공정에 따른 수직구조도(b).
제3도는 본 발명 4단자 혼성소자의 또다른 실시예를 나타내는 회로도(a)와 이의 제조공정에 따른 수직구조도(b).
제4도는 본 발명 싱글칩으로 구성된 4단자 혼성소자가 이용될 수 있는 고주파인버터 구동회로를 나타낸 도면이다.
본 발명은 반도체소자에 관한 것으로, 특히 개별적으로 사용되는 트랜지스터와 다이오우드를 단일 칩상에 함께 형성하여 트랜지스터의 컬렉터와 다이오우드의 캐소드를 공통으로 연결한 4단자 혼성소자 및 그 제조방법에 관한 것이다.
일반적으로, 고주파 스윗칭 회로에 사용되는 트랜지스터는 그 트랜지스터의 스윗칭 속도에 따라 파워 손실이 생기며 특히 바이폴라 트랜지스터를 스위칭 소자로 이용하는 경우에는 빠른 스윗칭 특성이 필수적으로 요구된다. 또한 세트의 소형 경량화를 위해 변환 주파수의 고주파화가 진행되면서 스윗칭시의 파워 손실이 큰 바이폴라 트랜지스터는 고주파 회로에 응용되는 것이 제한되고 있으며, 따라서 트랜지스터의 스윗칭 속도를 빠르게 하기 위한 시도가 여러부문에서 진행되어 오고 있다.
예를들면, 트랜지스터의 에미터 형태를 스윗칭 속도가 빠르도록 설계하기 위해 다중에미터(Multi emitter) 트랜지스터, 링에미터(Ring emitter) 트랜지스터, 베이스아일랜드(Base island) 트랜지스터, 다중링에미터(Multi-ring emitter) 트랜지스터 등이 제안되어 실용화되고 있으며, 다른 측면에서는 베이스에 축적되는 소수 캐리어의 수명을 금, 백금 등의 라이프타임킬러(Life time killer)를 사용하여 직접 조절하려는 노력이 계속되어 왔다.
그리고 트랜지스터의 베이스와 컬렉터 사이에 쇼트키 다이오우드(schottky diode)나 저손실 다이오우드(Low loss diode) 등을 연결하여 스윗칭 타임을 향상시킨 결과도 1982년에 발명자인 요시히토(Yoshihito)가 IEEE 전자소자에 관한 저널에 "이상적인 오믹콘택을 활용한 새로운 저손실 고속 다이오우드(Novel low-loss and high-speed diode utilizing an ideal ohmic contact)"의 제목으로 발표하여 공지되어 있다.
한편 회로적인 측면에서 트랜지스터의 스윗칭 손실을 감소시켜 트랜지스터의 고주파 응용을 가능하게 하려는 시도도 계속되어 1987년 12월 31일에 발명자인 지경하 등이 국내 특허출원번호 제87-15677호로 "직렬 공진형 고주파 인버터 구동회로"를 출원하여 특허공고번호 제90-3185호로 1990년 5월 9일자로 공고결정 받은 바 있다.
본 발명은 상기와 같은 사정을 감안해서 발명된 것으로, 개별적으로 사용된 트랜지스터와 다이오우드를 싱글칩으로 모놀리식(Monolithic)하게 구성하여 고주파 스윗칭시 파워 손실을 줄임으로써 고주파회로에 용이하게 이용하고, 사용상 유연성을 도모함과 아울러 직접도를 향상시키며, 외부적으로 4개의 단자를 구성함으로써 소자 응용상의 융통성을 증대시킨 4단자 혼성소자 및 그 제조방법을 제공함에 그 목적이 있다.
이하, 첨부도면을 참조하여 본 발명을 상세히 설명한다.
제1도 (a)는 개별적으로 사용되는 트랜지스터와 다이오우드를 단일 칩상에 함께 형성하여 트랜지스터의 컬렉터와 다이오우드를 단일 칩상에 함께 형성하여 트랜지스터의 컬렉터와 다이오우드의 캐소드를 공통으로 연결한 본 발명 4단자 혼성소자를 나타내는 기본회로도이며, 제1도 (b)~(i)는 본 발명 싱글칩으로 구성된 4단자 혼성소자의 제조공정을 설명하기 위한 도면으로, 도펀트(Dopant) 1E18ions/㎝3이상의 불순물 농도를 갖는 고농도층(11)과 도펀트 1E14ions/㎝3의 불순물 농도를 갖는 저농도층(12)이 형성된 반도체기판 상부에 제1산화막(1)을 5000Å 이상 성장시키고 그 위에 포토레지스트(2)를 도포하고 패터닝하여 베이스가 형성될 부분(3)과 다이오우드의 애노드가 형성될 부분(4)을 만든다[제1도(b)].
이어 식각공정를 거쳐 필요치 않은 부분의 산화막과 포토레지스트를 제거한 다음 통상의 이온주입공정을 통하여 P형 불순물(붕소)을 전면에 주입하여 1100℃ 이상의 고온에서 확산시킨다[제1도(c)].
상기 주입된 P형 불순물을 소정시간 확산시켜 P형 확산영역인 트랜지스터의 베이스영역(13)과 다이오우드의 애노드영역(14)을 형성하며, 그 상부에 다음 공정을 위해 제2산화막(6)을 형성하고 포토레지스트(2)를 전면도포하고 패터닝하여 에미터가 될 부분(5)을 형성된다[제1도(d)].
이어 통상의 불순물 침적공정을 거쳐 n형 불순물(인)을 침적시키고 1000℃ 이상의 고온에서 소정시간 확산시킨다[제1도(e)].
상기 주입된 n형 불순물이 소정시간 확산된 영역이 에미터영역(15)이 되며 다음공정을 위해 제3산화막(7)을 형성시키고 그 상부에 포토레지스트(2)를 도포하고 패터닝하여 각 부위의 금속전극 접촉부위를 형성한다[제1도(f)].
상기 형성된 패턴을 따라 식각공정을 거쳐 필요한 부분의 산화막(16,17,18 ,19,20)만 남기고 각각의 접촉부위를 형성하여 금속배선물질(AL ; 8)을 증착한다[제1도(g)].
그 다음 통상의 사진공정을 거쳐 필요한 부분의 전극(21,22,23,24)은 남기고 나머지 부분을 식각하며 또 컬렉터로 사용될 부분의 전극(25)을 형성한다[제1도(h)].
이런 과정의 제조공정을 거쳐 만들어진 소자의 수직구조도가 제1도(i)이다.
제2도는 본 발명 4단자 혼성소자의 다른 실시예를 나타내는 회로도(a)와 이의 제조공정에 따른 수직구조도(b)를 나타낸 것으로, 먼저 회로도(a)를 보면, 제1도의 기본회로도(a)에서 트랜지스터의 베이스와 에미터 사이에 병렬로 저항(R)을 삽입한 것이 다르며 이를 제조공정상에서 살펴보면, 제1도(e)의 에미터 형성공정이 끝난 후, 트랜지스터영영과 다이오우드영역 사이의 산화막(19) 상부에 저항영역을 형성하기 위해 전면에 통상의 화학만 증착공정을 통하여 제1다결정실리콘(26)을 2000~4000Å정도 침적하며, 포토레지스트를 도포하고 산화막(19) 상부에 창을 내고 패터닝한다. 이런 과정을 통해 산화막(19) 상부에 저항영역(26 ; 제1다결정실리콘)이 형성된다.
이어 저항영역의 접촉전극(27,28) 및 각 부위의 접촉전극을 형성하기 위해 포토레지스트를 도포하고 패터닝하며 통상의 식각공정을 거쳐 각각의 접촉부위를 형성하고 금속배선물질(A1)을 증착한다.
그 다음 통상의 사진공정을 거쳐 필요한 부분의 전극(21,22,23,24,27,28)을 남기고 나머지 부분을 식각하며, 또 콜렉터로 사용될 부분의 전극(25)을 형성한다.
이런 과정을 통해 형성된 완성된 소자의 수직단면도가 제2도(b)이다.
제3도(a)(b)는 본 발명 4단자 혼성소자의 또다른 실시예를 나타낸 것으로, 회로도(a)는 제2도의 회로도(a)에서 트랜지스터의 콜렉터와 에미터 사이에 다이오우드 (D2)를 병렬 접속하여 다이오우드(D2)의 애노드단자가 트랜지스터의 에미터에 다이오우드(D2)의 캐소드단자가 트랜지스터의 콜렉터단자에 접속되도록 되어있다. 이를 제조공정상에서 살펴보면, 에미터의 접촉전극을 형성할 때 전극부분(23')이 베이스영역 (13)과 에미터영역(15)에 공통으로 접속되도록 하여 트랜지스터의 에미터와 콜렉터 사이에 접속된 다이오우드(D2)를 이루도록 하며 이를 나타낸 수직구조도가 제3도(b)이다.
제4도는 본 발명 싱글칩으로 구성된 4단자 혼성소자가 이용될 수 있는 고주파 인버터 구동회로를 나타낸 것이다.
도면의 점선부분이 본 발명 4단자 혼성소자를 나타낸다.
이상의 실시예에서는 오직 npn트랜지스터와 다이오우드를 싱글칩으로 구성한 4단자 혼성소자의 경우에 대해서 설명했지만, pnp트랜지스터와 다이오우드의 경우도 전위관계를 역으로 하면 바람직하므로 마찬가지로 본 발명을 적용할 수가 있다.
상기한 바와같이 본 발명에 의하면, 개별적으로 사용되는 트랜지스터와 다이오우드를 동일 칩상에 함께 형성하고 외부에 4개의 단자를 형성시킴으로써, 소자를 고주파 응용회로에 이용하는 것이 용이하도록 하고, 소자 사용상의 유연성을 더 해주는 효과가 있다.
Claims (6)
- 콜렉터 역할을 하는 n형 도전형의 고불순물 농도의 반도체층(11) 및 저불순물 농도의 반도체층(12)이 적층된 반도체기판 상부에 트랜지스터의 베이스 역할을 하도록 형성한 제1p형 도전형의 불순물 확산층(13)과, 상기 제1p형 도전형의 불순물 확산층(13)과는 단일 칩내에서 독립적으로 분리형성되어 다이오우드의 애노드 역할을 하는 제2p형 도전형의 불순물 확산층(14)과, 상기 제1p형 도전형의 불순물 확산층(13)내에 에미터 역할을 하도록 형성한 n형 도전형의 불순물 확산층(15)과, 각 확산층과의 전기적인 접촉을 위해 형성한 금속도전층(21,22,23,24,25)으로 구성되어 외부적으로는 트랜지스터의 에미터단자(23)와 베이스단자(21,22), 컬렉터단자(25) 및 다이오우드의 애노드단자(24)의 4단자가 단일 칩상에 함께 형성된 것을 특징으로 하는 4단자 혼성소자.
- 제1항에 있어서, 트랜지스터의 컬렉터와 다이오우드의 캐소드가 n형 도전형의 고불순물 농도의 반도체층(11)과 저불순물 농도의 반도체층(12) 및 금속전극층(25)을 공통으로 가져 전기적으로는 콜렉터 한 단자로 되는 것을 특징으로 하는 4단자 혼성소자.
- 콜렉터 역할을 하는 n형 도전형의 고불순물 농도의 반도체층(11) 및 저불순물 농도의 반도체층(12)이 적층된 반도체기판 상부에 트랜지스터의 베이스 역할을 하도록 형성한 제1p형 도전형의 불순물 확산층(13)과, 상기 제1p형 도전형의 불순물 확산층(13)과는 단일 칩내에 독립적으로 분리 형성되어 다이오우드의 애노드 역할을 하는 제2p형 도전형의 불순물 확산층(14)과, 상기 제1p형 도전형의 불순물 확산층 (13)내에 에미터 역할을 하도록 형성한 n형 도전형의 불순물 확산층(15)과, 베이스단자와 에미터단자 사이에 병렬도 접속되는 저항을 만들기 위해 형성한 다결정 실리콘층(26)과, 각 확산층과의 전기적인 접촉을 위해 형성한 금속도전층 (21,22, 23,24,25,27,28)으로 구성되어 외부적으로 트랜지스터의 컬렉터단자(25) 및 다이오우드의 애노드단자(24)와, 저항이 병렬로 연결된 에미터단자(23)와 베이스단자(21, 22)의 4단자가 단일 칩상에 함께 형성된 것을 특징으로 하는 4단자 혼성소자.
- 콜렉터 역할을 하는 n형 도전형의 고불순물 농도의 반도체층(11) 및 저불순물 농도의 반도체층(12)이 적층된 반도체기판 상부에 트랜지스터의 베이스 역할을 하도록 형성한 제1p형 도전형의 불순물 확산층(13)과, 상기 제1p형 도전형의 불순물 확산층(13)과는 단일 칩내에 독립적으로 분리 형성되어 다이오우드의 애노드 역할을 하는 제2p형 도전형의 불순물 확산층(14)과, 상기 제1p형 도전형의 불순물 확산층 (13)내에 에미터 역할을 하도록 형성한 n형 도전형의 불순물 확산층(15)과, 각 확산층과의 전기적인 접촉을 위해 형성한 금속전극(21,23',24,25)을 구비한 4단자 혼성소자에 있어서, 트랜지스터의 베이스 영역과 콜렉터 영역이 pn 접합을 이루어 다이오우드 역할을 하도록 베이스 영역과 에미터 영역에 공통으로 연결되도록 형성한 금속전극(23')을 구비한 것을 특징으로 하는 4단자 혼성소자.
- 콜렉터 역할을 하는 n형 도전형의 고불순물 농도의 반도체층(1)과 저불순물 농도의 반도체층(12)이 적층된 반도체기판 상부에 트랜지스터의 베이스 영역(13)을 형성하기 위해 p형 도전형의 불순물을 주입하는 제1공정과, 다이오우드의 애노드 영역(14)을 형성하기 위해 p형 도전형의 불순물을 주입하는 제2공정과, 상기 베이스 역할을 하는 p형 불순물 확산층(13)내에 에미터 영역(15)을 형성시켜 주기 위해 n형 도전형의 불순물을 주입하는 제3공정과, 금속도전층이 접촉 전극부위에 형성될 때 각 소자영역간을 전기적으로 절연시켜 주기 위해 산화막층을 형성하는 제4공정과, 각 확산층과의 전기적인 첩촉을 위해 금속도전물질을 증착하는 제5공정으로 이루어진 것을 특징으로 하는 4단자 혼성소자의 제조방법.
- 제5항에 있어서, 상기 제1공정과 제2공정이 동일 칩상에서 동시에 이루어지는 것을 특징으로 하는 4단자 혼성소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910023461A KR950005462B1 (ko) | 1991-12-19 | 1991-12-19 | 싱글칩으로 구성된 4단자 혼성소자 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910023461A KR950005462B1 (ko) | 1991-12-19 | 1991-12-19 | 싱글칩으로 구성된 4단자 혼성소자 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930014954A KR930014954A (ko) | 1993-07-23 |
| KR950005462B1 true KR950005462B1 (ko) | 1995-05-24 |
Family
ID=19325207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910023461A KR950005462B1 (ko) | 1991-12-19 | 1991-12-19 | 싱글칩으로 구성된 4단자 혼성소자 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950005462B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015119420A1 (ko) * | 2014-02-06 | 2015-08-13 | 정덕영 | 배터리의 충방전 제어회로를 위한 4-단자 fet |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002270693A (ja) * | 2001-03-06 | 2002-09-20 | Sanyo Electric Co Ltd | 半導体装置とそのパターンレイアウト方法 |
-
1991
- 1991-12-19 KR KR1019910023461A patent/KR950005462B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015119420A1 (ko) * | 2014-02-06 | 2015-08-13 | 정덕영 | 배터리의 충방전 제어회로를 위한 4-단자 fet |
Also Published As
| Publication number | Publication date |
|---|---|
| KR930014954A (ko) | 1993-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4038680A (en) | Semiconductor integrated circuit device | |
| US4146905A (en) | Semiconductor device having complementary transistor structures and method of manufacturing same | |
| EP0493854A1 (en) | Integrated structure of a bipolar power transistor and a low voltage bipolar transistor in the emitter switching or semibridge configurations and associated manufacturing processes | |
| JP2635044B2 (ja) | 半導体デバイス | |
| EP0323549B1 (en) | Bipolar semiconductor device having a conductive recombination layer | |
| EP0625797B1 (en) | Integrated structure current sensing resistor for power MOS devices, particularly for overload self-protected power MOS devices | |
| US4829344A (en) | Electronic semiconductor device for protecting integrated circuits against electrostatic discharges | |
| EP0451286B1 (en) | Integrated circuit device | |
| EP0086210B1 (en) | Diode for monolithic integrated circuit | |
| EP0064613B1 (en) | Semiconductor device having a plurality of element units operable in parallel | |
| KR950005462B1 (ko) | 싱글칩으로 구성된 4단자 혼성소자 및 그 제조방법 | |
| GB2184599A (en) | Schottky diode for an integrated circuit | |
| JPH0582986B2 (ko) | ||
| CA1205577A (en) | Semiconductor device | |
| US4144106A (en) | Manufacture of an I2 device utilizing staged selective diffusion thru a polycrystalline mask | |
| EP0774167B1 (en) | A power semiconductor device | |
| JPH10335630A (ja) | 半導体装置及びその製造方法 | |
| EP0316562A2 (en) | Semiconductor bipolar transistors with base and emitter structures in a trench and process to produce same | |
| JPH04151874A (ja) | 半導体装置 | |
| KR100275755B1 (ko) | 고전력 바이폴라트랜지스터 및 그 제조방법 | |
| JPH0425711B2 (ko) | ||
| EP0052465B1 (en) | I2l semiconductor device | |
| KR19990010738A (ko) | 전력용 반도체소자 및 그 제조방법 | |
| KR940005448B1 (ko) | 바이폴라 npn트랜지스터 제조방법 및 구조 | |
| EP0032016A2 (en) | Method of manufacturing a semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110427 Year of fee payment: 17 |
|
| EXPY | Expiration of term |