TW202414829A - 雙向非對稱瞬態電壓抑制器元件 - Google Patents

Abstract

一種雙向非對稱瞬態電壓抑制器元件，以及一種瞬態電壓抑制器（TVS）元件和形成方法。TVS元件可以包括：第一層，其被設置在基板的第一表面上，該第一層包括第一P+層；第二層，其被設置在基板的與第一表面相對的第二表面上，該第二層包括第二P+層；第三層，其被設置在第一P+層和第二P+層之間，該第三層包括N-層；以及隔離擴散區域，該隔離擴散區域包括 P 結構，其被連接至第二P+層，並沿N-層的周邊延伸。

Description

雙向非對稱暫態電壓抑制器

實施例涉及電路保護元件領域，包括瞬態電壓抑制器元件。

諸如瞬態電壓抑制器（TVS）元件的半導體元件可以被製造為單向元件或雙向元件。在許多應用中，TVS二極體可被用於保護敏感電路節點免受單次和限時過壓故障的影響。此類TVS二極體也被用於現代大功率IGBT電路中，以防止集電極電路（collector circuit）中的超載。對此類TVS二極體的要求可以包括具有低偏差和低溫度係數的高崩潰電壓，以及具有低鉗位電壓(clamping voltage)的高突波電流(surge current)能力。在當今的技術中，兩個或更多個低壓TVS二極體被串聯佈置以實現大約 500V 的電壓範圍。這種串聯連接既昂貴又熱效率低。具有台面（mesa）或溝（moat）終端（termination）的低壓TVS二極體不太適合高壓TVS應用，因為此類元件中的電場分佈在鈍化材料附近顯示出最大值，該最大值導致崩潰電壓的嚴重偏差和高洩漏電流。

關於這些和其他考慮，提供了本揭露。

在一個實施例中，TVS元件可以包括被設置在基板（substrate）的第一表面上的第一層，該第一層包括第一P+層。TVS元件還可以包括被設置在基板的與第一表面相對的第二表面上的第二層，該第二層包括第二P+層。像這樣，TVS元件可以包括被設置在第一P+層和第二P+層之間的第三層，該第三層包括N-層。TVS元件還可以包括隔離擴散區域（isolation diffusion region），該隔離擴散區域包括P結構，其被連接到第二P+層，並且沿著N-層的周邊延伸。

在進一步的實施例中，提供了一種非對稱雙向瞬態電壓抑制器（TVS）元件。非對稱雙向TVS元件可以包括半導體基板，其具有第一主表面、與第一主表面相對的第二主表面和一組側表面。非對稱雙向TVS元件可以包括被設置在第一主表面上並且包括第一極性的第一層和被設置在第二主表面上並且包括第一極性的第二層。非對稱雙向TVS元件還可以包括第三層，該第三層包括第二極性並且被設置在基板的主體（bulk）內，並且被設置在第一層和第二層之間並與第一層和第二層接觸。非對稱雙向TVS元件還可以包括隔離擴散區域，該隔離擴散區域包括具有第一極性的摻雜材料，隔離擴散區域沿著該組側表面被設置，其被連接到第二層並且沿著第三層的周邊延伸。

在另一實施例中，一種形成非對稱雙向TVS元件的方法可以包括提供N-基板，以及通過從N-基板的第二主表面擴散 P 型摻雜劑，沿著N-基板的周邊形成包括P-材料的隔離擴散區域。該方法可以包括在基板的第一主表面上形成包括第一P+層的第一層，以及在基板的與第一表面相對的第二主表面上形成包括第二P+層的第二層。像這樣，在第一P+層和第二P+層之間形成N-層，並且隔離擴散區域與第一P+層電隔離。

現在將在下文中參照附圖更全面地描述本實施例，其中示出了示例性實施例。實施例不應被解釋為限於本文所闡述的實施例。相反，提供這些實施例使得本揭露將是徹底和完整的，並將其範圍充分傳達給本領域技術人員。在附圖中，相同的數位始終指代相同的元件。

在下面的描述和/或請求項中，術語「在……上」、「覆蓋於……上面」、「被設置在……上面「和「在上方」可以被用在下面的描述和請求項中。「在……上」、「覆蓋於……上面」、 「被設置在……上面」和「在上方」可被用於指示兩個或更多個元件彼此直接物理接觸。此外，術語「在……上」、 「覆蓋於……上面」、 「被設置在……上面」和「在上方」可能意味著兩個或更多個元件彼此不直接接觸。例如，「在上方」可能意味著一個元件在另一個元件之上但彼此不接觸，並且在兩個元件之間可以具有另一個元件或多個元件。

在各種實施例中，提供了用於形成雙向TVS元件的新穎元件結構和技術。

圖1示出了TVS二極體的一個實施方式，該TVS二極體被佈置在具有高功率IGBT電路的電路中以防止集電極電路中的超載，從而提供IGBT主動鉗位(Active Clamping)。圖2示出了根據本揭露的實施例佈置的TVS設備200。該實施例以及隨後的其他實施例基於形成單片雙向非對稱TVS二極體以滿足高電壓要求的方法。簡而言之，在本實施例中，NPT（non-punch-through，非穿通）P+N-P+結構可以被形成在半導體晶粒（die）中，該半導體晶粒還提供有隔離擴散邊緣終端，從而形成適用於高壓TVS應用的單片元件。

作為參考，已知的低壓TVS元件可以被形成有各種類型的隔離結構，該隔離結構可以包括溝或台面邊緣終端形式的鈍化。請注意，此類元件可能不適用於高壓TVS應用，因為電場分佈在鈍化附近顯示出最大值，這會導致崩潰電壓的嚴重偏差和高洩漏電流。參考圖3，示出了TVS元件200的示例性電流-電壓（I-V）特性。TVS元件200的主動鉗位功能對應於反向阻斷方向（陰極上的「+」和陽極上的「-」）。如下文詳述，TVS元件200的結構，包括背面隔離擴散的使用，在可能的反向方向上產生低的崩潰電壓偏差，這是因為最大電場被放置在半導體本體（semiconductor body）的主體區域內。此外，NPTP+N-P+結構的使用提供其他重要優點，諸如在突波電流事件期間具有低功率損耗的低鉗位元電壓，以及崩潰電壓的低熱係數。第一個優點是由於反向阻斷模式中所顯示出的負動態電阻而出現的（參見圖3的驟回（snapback）區域）。圖3中顯示的驟回行為是由PNP結構的電晶體增益引起的，該增益取決於電流值。這種效果是通過將反向阻斷模式下的電場穩定階段（plateau）最大值（M1）設計為位於 Si 主體中（這意味著在本示例中，M1 位於到隔離擴散區域很遠（數百微米）的下部P+N結中）而促成的，如下詳述。

再次轉向圖2，TVS元件200可以形成在單片半導體晶粒中，該單片半導體晶粒由基板202表示。TVS元件200可以包括被設置在基板202的第一主表面208上的第一層204，其中第一層可以是第一P+層。TVS元件200還可以包括被設置在基板202 的第二主表面212上的第二層210，該第二主表面212與第一主表面208相對，其中第二層構成第二P+層。如本文所用，術語「P+」或「P+層」可以指半導體基板中具有通常在1E17cm ^-3-1E21cm ^-3範圍內的p摻雜劑的表面濃度的區域。

TVS元件200還可以包括被設置在第一P+層和第二P+層之間的第三層206，其中第三層206是N-層。TVS元件200還可以包括隔離擴散區域214，其包括被連接到第二P+層的P層，並且沿著N-層的周邊延伸。如本文所用，術語「P」或「P 層」可指半導體基板中具有通常在 5E16cm ^-3-1E18cm ^-3範圍內p摻雜劑的表面濃度的區域。因此，隔離擴散區214形成用於圖2的元件結構的隔離擴

散邊緣終端。注意，隔離擴散區域214可以通過在對晶圓（wafer）進行劃片以形成基板202 之前從晶圓的邊界區域 215 擴散摻雜劑來形成。邊界區域可以對應於在劃片前在半導體晶圓表面上限定晶粒或晶片（chip）邊緣（示出為側 217）的表面網格圖案。因此，邊界區域將表示在劃片之後在半導體晶粒的側表面上方延伸的的在半導體基板的區域。

在圖2的實施例中，隔離擴散區域214從第二主表面212延伸到第一主表面208，而第一P+層（第一層 204）僅在第一主表面208的第一部分上方延伸。N-層（第三層206）在圍繞第一層 204的第一主表面208的第二部分上方延伸，使得第一P+層與在基板202的周邊上延伸的隔離擴散區域214電隔離。TVS元件200還可以包括頂部鈍化層207，諸如氧化物層和頂部電極接觸件 209（ME1），諸如金屬接觸件，其被形成在頂部鈍化層207 的開口中。附加地，底部電極接觸件211（ME2）可以被形成為第二主表面212上的覆蓋層（blanket layer）。

圖2還提供了在TVS元件200操作期間電場最大值位置的指示。穩定階段最大值M1指示用於TVS元件200在反向阻斷方向（主動鉗位元模式）中操作的電場最大值的位置。注意，由於非對稱（P/P+）-N-結，M1可能總是位於P+N-結中（N-區和P+第二層210之間）。為了更清楚地說明這種現象，圖2A提供了二維橫截面圖，其示出了在反向阻斷模式下TVS元件200中的電場強度的類比，其中根據所示的笛卡爾坐標系將場強繪製為位置的函數。注意，沿Y軸的距離以微米為單位，而TVS元件200沿X軸的寬度可對應於幾毫米或更多。如圖2A所示，最大值M1位於 P/N 結中並形成沿 X軸延伸的穩定階段（見圖 2）。注意， M1（沿 X軸）距隔離擴散區域214邊緣的橫向距離可以大約數百微米。

最大值M2指示用於TVS元件200在正向阻斷方向上的操作的電場最大值的位置。注意，由於PN結曲率的原因，M2可能總是位於第一P+層（第一層 204）和N-層之間的P+N-結的彎曲邊緣中。

現在轉向圖4，示出了根據本揭露的其他實施例的被佈置在基板402內的TVS元件400。在該示例中，除了圍繞第三層206的隔離擴散區域414之外，隔離由從第一表面408延伸的台面隔離區域416的台面結構提供。台面隔離區域416 被設計成圍繞第一P+層（意指第一層 404），其中台面隔離區域416還被設置為與隔離擴散區域414接觸。台面隔離區域416可以通過已知操作而被形成，該已知操作包括罩幕、蝕刻和形成用於台面隔離區域416的絕緣體材料（諸如氧化物）的操作。TVS元件400還可以包括頂部電極接觸件409（ME1），諸如金屬接觸件，其被形成在由台面隔離區域416界定的區域中的第一表面408中。此外，底部電極接觸件 411（ME2）可以被形成為第二表面412上的覆蓋層。

如在TVS元件200中，示出為Ml的反向阻斷模式最大值可以位於距離隔離擴散區域很遠（數百微米）的下部P+N-結（N-區域和第二層210之間）中。由於強耗盡層靠近鈍化層彎曲，示出為M2的正向阻斷模式最大值可以位於台面隔離區域416的鈍化層的附近（幾微米或更小）。

這種結構的主要優點是隔離擴散的深度由MESA深度限定。換言之，因為隔離擴散區域414緊靠台面隔離區域416的底部，所以隔離擴散區域414將只需要從第二表面412延伸到到達台面隔離區域416所需的深度。因此，該設計允許通過增加MESA 深度來降低隔離擴散深度，並且因此減少從第二表面擴散摻雜劑所需的深度，並且因此減少摻雜劑擴散時間並於是降低製程成本。

該設計的相關優點是，與圖2的實施例的隔離擴散區域214相比，隔離擴散區域414可以通過僅從第二主表面212擴散P型摻雜劑來形成，該區域在實際實施方式中通過從第一主表面208以及從第二主表面212擴散P型摻雜劑而形成。該設計的另一優點是第一P+層（即第一層 404）借助於台面隔離區域416的絕緣體材料與隔離擴散區域414固有地（inherently）電隔離。因此，第一層404 可以如所示出的被形成在台面隔離區域416內的整個第一主表面208上方，使得不需要如圖2的實施例中那樣的罩幕操作來形成較小的P+區域。

現在轉向圖 5，示出了根據本揭露的其他實施例的被佈置在基板502內的TVS元件500。在該示例中，除了圍繞第三層206的隔離擴散區域514之外，隔離由從第一表面508延伸的被示出為台面隔離區域516的另一結構提供。台面隔離區域516還被設計為圍繞第一P+層（意指第一層 504），其中台面隔離區域516被設置為與隔離擴散區域514接觸。台面隔離區域516可以通過已知操作形成，包括形成用於台面隔離區域516的絕緣體材料（諸如氧化物）的操作。在該示例中，台面隔離區域具有兩階台面結構：台面隔離區域516的第一階 518具有形成在第一P+層內的下表面 520，以及台面隔離區域516的第二階 522 具有形成在N-層內的下表面 524。這種結構有助於在正向阻斷方向（陰極上的「-」和陽極上的「+」）的更好的阻斷能力。

TVS元件500可以進一步包括頂部電極接觸件509（ME1），諸如金屬接觸件，其被形成在由台面隔離區域516界定的區域中的第一表面508中。此外，底部電極接觸件511（ME2）可以被形成為第二表面 512 上的覆蓋層。

如在TVS元件200和TVS元件400中，被示出為Ml的反向阻斷模式最大值可以位於到隔離擴散區域很遠（數百微米）的下P+N-結中（在N-區域和第二層210之間）。

除了圖4的設計的優點之外，在該設計中，用於正向阻斷模式的電場分佈最大值位於遠離（幾十微米）由台面隔離區域516提供的鈍化的位置，如 M2所示。這種幾何結構促成了操作期間的更低的洩露電流和更高的崩潰電壓。

現在轉向圖6，示出了根據本揭露的附加實施例的被佈置在基板602內的TVS元件600。在該示例中，除了圍繞第三層 606（N-層）的隔離擴散區域614之外，隔離還通過從第一表面608 延伸到N-層中的溝結構（被示出為溝隔離區域616）來提供。溝隔離區域616還以其中溝隔離區域616被設置與隔離擴散區域614接觸的方式圍繞第一P+層（第一層604）。溝隔離區域616可以通過已知操作形成，包括罩幕、蝕刻和形成用於溝隔離區域616的絕緣體材料（諸如氧化物）的操作。

TVS元件600還可以包括頂部電極接觸件609（ME1），諸如金屬接觸件，其被形成在由溝隔離區域616界定的區域中的第一表面608 中。此外，底部電極接觸件611（ME2）可以被形成為第二表面612上的第二P+層（第二層610）上方的覆蓋層。

如在TVS元件200中，被示出為M1的反向阻斷模式最大值穩定階段可以位於與隔離擴散區域614數百微米距離的P+N-結中（在N-層（第三層 606）和第二層610之間）。由於強耗盡層靠近鈍化層彎曲，被示出為M2的正向阻斷模式最大值可以位於溝隔離區域616的鈍化層的附近（幾微米或更小）。

如圖6所示，溝隔離區域616可以遠離基板602的邊緣 618 而被形成。作為示例，基板602可以表示在從較大的半導體晶圓切割或劃片之後的半導體晶粒。該設計的優點是與隔離擴散區214相比，隔離擴散區域614可以通過僅從第二主表面212擴散P型摻雜劑來形成，如前所述。該設計的另一優點是，第一P+層（第一層604）憑藉溝隔離區域616的絕緣體材料而與隔離擴散區域614固有地電隔離。因此，第一層604可以被形成在由溝隔離區域616圍繞的區域內的整個第一主表面208上方，如圖所示，使得不需要如圖2的實施例中那樣的罩幕操作來形成較小的P+區。圖6的設計的又一個優點在於，被用於形成基板602的邊緣618 的諸如劃片之類的操作位於遠離溝隔離區域616的絕緣體材料的位置，從而防止劃片通過絕緣體材料發生，該操作可能傾向於產生缺陷。

總之，關於圖 2-6 所討論的TVS元件的實施例提供了具有隔離擴散區域的P+/N-/P+層的配置，其將顯示出比已知 P/N/P 元件結構的增益更低的電晶體增益。然而，根據設計的細節，這些P+N-P+結構可能會由於P+N-P+結構的電流放大 而在反向上顯示出不適當增加的熱洩漏電流。

在本揭露的附加實施例中，這些上述結構中的任何一個都可以被修改以通過例如選擇正確的N-層厚度來減少熱洩漏電流。N-層的厚度越高，PNP電晶體的增益就越低。PNP結構的電晶體增益越低，洩漏電流越低。

在本揭露的進一步實施例中，熱洩漏可以通過隔離使用電子的元件來進一步減少。圖7是示出通常根據圖2的實施例佈置的非對稱雙向高壓TVS元件的實驗測量的反向I-V行為的曲線圖。最左邊的曲線示出了針對未輻照的元件結構的I-V特性，同時中間的曲線示出了利用相對較低劑量的電子進行輻照後的元件結構的I-V特性，以及最右邊的曲線示出了利用相對較高劑量的電子進行輻照後的元件結構的 I-V 特性。如所示出的，例如，電子輻照的使用可顯著降低600V處的洩露電流，並顯著提高了崩潰電壓，在150ºC 測量溫度下提高了100V或更多。根據本揭露的各種實施例，有效降低洩漏和提高崩潰電壓的電子劑量範圍可以在 0.2kGy-20kGy 之間。

圖8呈現了示例性製程800。在框802處，提供基板，其中該基板由N-材料形成，意味著基板是摻雜了N型摻雜劑的半導體材料，其表面濃度範圍在 5E13cm ^-3-1E15cm ^-3。

在框804處，P型摻雜劑沿著基板的邊界區域從半導體基板的第一主表面和第二主表面擴散到半導體基板的主體中，從而形成包括從第一主表面延伸到第二主表面的P-材料的隔離擴散區域。在一些示例中，從第一主表面和第二主表面同時擴散摻雜劑。因此，隔離擴散區域可以憑藉由圍繞第一P+層的N-材料形成的第一主表面的區域而與第一P+層電隔離。

在框806處，在基板的第一主表面上形成第一P+層。第一P+層可以具有在 1E17cm ^-3-1E21cm ^-3範圍內的P型摻雜劑表面濃度。第一P+層可以僅形成在第一主表面的第一區域上方，使得在第一主表面的第二區域中，基板的N-材料保留。在一個示例中，第一主表面的第一區域可以對應於矽晶圓上的多個陰極區域，該多個陰極區域對應於要被形成的多個 TVS晶粒。因此，所形成的元件可以表示具有低反向崩潰電壓偏差的P+NP+非穿通TVS元件，因為該結構將最大電場放置在半導體本體的主體區域中。在一些實施例中，在基板的第二主表面上形成第二P+層與形成第一P+層同時或相繼發生。因此，N-層被形成在第一P+層和第二P+層之間的基板的主體區域中。在一些示例中，第二P+層可以以覆蓋方式被形成在整個第二主表面上方。

在框808處，在第一主表面上形成鈍化層，諸如氧化物。在框810處，在第一主表面和第二主表面上形成金屬接觸層。在一個示例中，金屬接觸件可以被形成在第一主表面上的開口中，諸如在第一P+層上方，以形成第一電極接觸件。在一些示例中，可以在第二主表面上形成覆蓋金屬接觸件以形成與第二P+層接觸的第二電極接觸件。

圖9呈現了另一示例性製程900。在框902處，提供基板，其中基板由N-材料形成，意味著基板是摻雜有N型摻雜劑的半導體材料，其表面濃度範圍為 5E13cm ^-3-1E15cm ^-3。

在框904處，將P型摻雜劑引入基板的第二主表面中並從其擴散，形成隔離擴散區域，該隔離擴散區域沿著第二主表面的表示基板的邊界區域的一部分延伸到基板中。在一個實施方式中，邊界區域可以對應於限定待劃片的半導體晶圓的晶粒或晶片邊緣的表面圖案。因此，邊界區域可以表示在從晶圓切割晶粒之後在半導體晶粒的側表面上方延伸的半導體基板的區域。

在框906 處，在基板的第一主表面上形成第一P+層並且在基板的第二主表面上形成第二P+層。在不同的實施例中，第二P+層的形成可以與第一P+層的形成同時或相繼發生。因此，可以在第一P+層和第二P+層之間限定N-層，其中N-層表示N-基板的內部部分。根據特定實施例，第一P+層並且可以具有在 5E15cm ^-3-5E17cm ^-3範圍內的P型摻雜劑表面濃度。第二P+層可以具有在1E17cm ^-3-1E21cm ^-3範圍內的P型摻雜劑表面濃度。

在框908處，台面結構以台面結構和隔離擴散區域接合以形成隔離結構的方式沿著邊界區域被形成在基板的第一主表面上。隔離結構可以包含第一P+層和N-層以形成P+NP+非穿通雙向TVS。在不同的實施例中，台面結構可以是簡單的台面結構或兩階台面結構。在兩階台面結構的特定實施例中，在方框906中形成的第一P+層可能需要相對於簡單台面結構低數百倍的摻雜濃度梯度，以實現將最大場位置遠離鈍化的放置效果和由此產生的更好的正向阻斷能力。該較低梯度可使用具有相對較高擴散係數的已知摻雜劑來實現。

在框910處，金屬接觸層被形成在第一主表面和第二主表面上，以形成與第一P+層接觸的第一電極接觸件和與第二P+層接觸的第二電極接觸件。

圖 10 呈現了另一示例性製程1000。在框1002處，提供基板，其中基板由N-材料形成，意味著基板是摻雜有N型摻雜劑的半導體材料，其表面濃度範圍為 5E13cm ^-3-1E15cm ^-3。

在框1004處，將P型摻雜劑引入基板的第二主表面並從其擴散，形成隔離擴散區域，該隔離擴散區域沿著第二主表面的表示基板的邊界區域的一部分延伸到基板中。在一個實施方式中，邊界區域可以對應於限定待劃片的半導體晶圓的晶粒或晶片邊緣的表面圖案。因此，邊界區域可以表示在從晶圓切割晶粒之後在半導體晶粒的側表面上方延伸的半導體基板的區域。

在框1006處，在基板的第一主表面上形成第一P+層並且在基板的第二主表面上形成第二P+層。在不同的實施例中，第二P+層的形成可以與第一P+層的形成同時或相繼發生。因此，可以在第一P+層和第二P+層之間限定N-層，其中N-層表示N-基板的內部部分。根據特定實施例，第一P+層並且可以具有在 5E15cm ^-3-5E18cm ^-3範圍內的P型摻雜劑表面濃度。第二P+層可以具有在1E17cm ^-3-1E21cm ^-3範圍內的P型摻雜劑表面濃度。

在框1008處，溝結構以溝結構與隔離擴散區域結合以形成隔離結構的方式沿邊界區域被形成在基板的第一主表面上。隔離結構可以包含第一P+層和N-層以形成P+NP+非穿通雙向 TVS。在特定實施例中，溝結構可以被定位成使得溝結構相對於隔離擴散區域向內移位元，使得後續劃片製程將限定延伸穿過隔離擴散區域但不穿過溝結構的 TVS 晶片的側表面。

在框1010處，在第一主表面和第二主表面上形成金屬化層（金屬接觸層），以形成與第一P+層接觸的第一電極接觸件和與第二P+層接觸的第二電極接觸件。

雖然前述實施例集中於P+NP+非穿通元件，但在另外的實施例中，可以根據前述實施例中概述的原理形成N+PN+非穿通元件。例如，與圖4-圖6中揭露的P+NP+結構類似的N+P-N+結構由於適用的N-摻雜劑的擴散係數與P-摻雜劑相比較低，而可能特別適用於製造非穿通元件。

儘管已經參考某些實施例揭露了本實施例，但是在不脫離如所附請求項所限定的本揭露的範圍和領域的情況下，對所描述的實施例的許多修改、變更和改變是可能的。因此，本實施例不限於所描述的實施例，並且可以具有由所附請求項的語言及其等效物所限定的全部範圍。

200、400、500、600:TVS元件 202、402、502、602:基板 204、404、604:第一層 206、606:第三層 207:頂部鈍化層 208:第一主表面 209、409、509:頂部電極接觸件 210、610:第二層 211、411、511、611:底部電極接觸件 212、412、512、612:第二主表面 214、414、514、614:隔離擴散區 215:邊界區域 217:側 408、508、608:第一表面 416、516:台面隔離區域 521、524:下表面 616:溝隔離區域 618:邊緣 M1、M2:最大值

圖1 是被佈置在具有高功率IGBT電路的電路中以防止集電極電路中的超載的TVS二極體的一個實施方式。 圖 2 示出了根據本揭露的實施例的TVS元件。 圖2A 描繪了對於圖2 的TVS元件在反向阻斷模式下的電場強度的二維圖。圖 3 示出了根據本揭露的實施例佈置的TVS元件的示例性電流-電壓（I-V） 特性。 圖 4 示出了根據本揭露的另一實施例的TVS元件。 圖 5 示出了根據本揭露的進一步的實施例的另一TVS元件。 圖 6 示出了根據本揭露的附加實施例的又一TVS元件。 圖 7 描繪了通常根據圖 2 的實施例佈置的非對稱雙向高壓TVS元件的實驗測量的反向I-V行為。 圖 8 呈現了示例性處理流程。 圖 9 呈現了示例性處理流程。 圖 10 呈現了示例性處理流程。

Claims (20)

1. 一種瞬態電壓抑制器（TVS）元件，包括： 第一層，所述第一層被設置在基板的第一表面上，包括第一P+層； 第二層，所述第二層被設置在所述基板的與所述第一表面相對的第二表面上，包括第二P+層； 第三層，所述第三層被設置在所述第一P+層和所述第二P+層之間，包括N-層；以及 隔離擴散區域，所述隔離擴散區域包括P結構，所P結構被連接至所述第二P+層，並沿所述N-層的周邊延伸。
2. 如請求項1所述的TVS元件，其中所述第一層、所述第二層和所述第三層形成在反向阻斷模式下具有負動態電阻的非穿通元件。
3. 如請求項1所述的TVS元件，其中所述隔離擴散區域從所述第二表面延伸到所述第一表面，其中所述第一P+層在所述第一表面的第一部分上方延伸，其中所述N-層在所述第一表面的第二部分上方延伸，並且其中所述第一P+層與所述隔離擴散區域電隔離。
4. 如請求項1所述的TVS元件，還包括台面隔離區域，所述台面隔離區域從所述第一表面延伸並圍繞所述第一P+層，其中所述台面隔離區域被設置為與所述隔離擴散區域接觸。
5. 如請求項1所述的TVS元件，其中所述台面隔離區域包括兩階台面結構。
6. 如請求項1所述的TVS元件，其中所述台面隔離區域的第一階具有形成在所述第一P+層內的下表面，並且其中所述台面隔離區域的第二階具有形成在所述N-層內的下表面。
7. 如請求項1所述的TVS元件，還包括溝隔離區域，所述溝隔離區域從所述第一表面延伸到所述N-層中，並且圍繞所述第一P+層，其中所述溝隔離區域被設置為與所述隔離擴散區域接觸。
8. 如請求項1所述的TVS元件，其中所述隔離區域形成所述TVS元件的隔離擴散邊緣終端。
9. 一種非對稱雙向瞬態電壓抑制器（TVS）元件，包括： 半導體基板，所述半導體基板具有第一主表面、與所述第一主表面相對的第二主表面以及一組側表面； 第一層，所述第一層被設置在所述第一主表面上並且包括第一極性； 第二層，所述第二層被設置在所述第二主表面上並且包括所述第一極性；以及 第三層，所述第三層包括第二極性並且被設置在所述基板的主體內，並且被設置在所述第一層和所述第二層之間並與所述第一層和所述第二層接觸；以及 隔離擴散區域，所述隔離擴散區域包括具有所述第一極性的摻雜材料，所述隔離擴散區域沿所述一組側表面被設置，所述隔離擴散區域被連接到所述第二層並沿所述第三層的周邊延伸。
10. 如請求項9所述的非對稱雙向TVS元件，其中所述第一層包括第一P+層，所述第二層包括第二P+層，並且所述第三層包括N-層，其中所述第一P+層、所述第二P+層、以及所述N-層形成在反向阻斷模式下具有負動態電阻的非穿通元件。
11. 如請求項10所述的非對稱雙向TVS元件，其中所述隔離擴散區域從所述第二主表面延伸到所述第一主表面，其中所述第一P+層在所述第一主表面的第一部分上方延伸，其中所述N-層在所述第一主表面的第二部分上方延伸，並且其中所述第一P+層與所述隔離擴散區域電隔離。
12. 如請求項10所述的非對稱雙向TVS元件，還包括台面隔離區域，所述台面隔離區域從所述第一主表面延伸並圍繞所述第一P+層，其中所述台面隔離區域被設置為與所述隔離擴散區域接觸。
13. 如請求項12所述的非對稱雙向TVS元件，其中所述台面隔離區域包括兩階台面結構。
14. 如請求項13所述的非對稱雙向TVS元件，其中所述台面隔離區域的第一階具有形成在所述第一P+層內的下表面，並且其中，所述台面隔離區域的第二階具有形成在所述N-層內的下表面。
15. 如請求項10所述的非對稱雙向TVS元件，還包括溝隔離區域，所述溝隔離區域從所述第一表面延伸到所述N-層中，並且圍繞所述第一P+層，其中，所述溝隔離區域被設置為與所述隔離擴散區域接觸，並且不與所述一組側表面接觸。
16. 如請求項9所述的非對稱雙向TVS元件，其中所述隔離擴散區域形成隔離擴散邊緣終端。
17. 一種形成非對稱雙向TVS元件的方法，包括： 提供N-基板； 通過從所述N-基板的第二主表面擴散P 型摻雜劑，沿著所述N-基板的周邊形成包括P-材料的隔離擴散區域； 在所述半導體基板的第一主表面上形成第一層，所述第一層包括第一P+層；以及 在所述基板的與所述第一主表面相對的第二主表面上形成第二層，所述第二層包括第二P+層，其中，N-層被形成在所述第一P+層和所述第二P+層之間，以及 其中所述隔離擴散區域與所述第一P+層電隔離。
18. 如請求項17所述的方法，其中形成所述第一層和形成所述第二層同時發生。
19. 如請求項17所述的方法，還包括形成附加的隔離結構，包括台面隔離區域或溝隔離區域，其中所述附加的隔離結構從所述第一主表面延伸並圍繞所述第一P+層，並且其中所述附加的隔離結構被設置為與所述隔離擴散區域接觸。
20. 如請求項17所述的方法，還包括將所述N-基板暴露於一定劑量的電子輻照，其中所述非對稱雙向TVS元件的崩潰電壓增加。

Images