KR20090113964A - 고전압 쇼트키장벽 다이오드의 제조방법 - Google Patents

고전압 쇼트키장벽 다이오드의 제조방법 Download PDF

Info

Publication number
KR20090113964A
KR20090113964A KR1020080039693A KR20080039693A KR20090113964A KR 20090113964 A KR20090113964 A KR 20090113964A KR 1020080039693 A KR1020080039693 A KR 1020080039693A KR 20080039693 A KR20080039693 A KR 20080039693A KR 20090113964 A KR20090113964 A KR 20090113964A
Authority
KR
South Korea
Prior art keywords
type
guard ring
junction
concentration
forming
Prior art date
Application number
KR1020080039693A
Other languages
English (en)
Inventor
강인호
김남균
김상철
방욱
주성재
Original Assignee
한국전기연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전기연구원 filed Critical 한국전기연구원
Priority to KR1020080039693A priority Critical patent/KR20090113964A/ko
Publication of KR20090113964A publication Critical patent/KR20090113964A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 고전압 쇼트키장벽 다이오드의 제조방법에 관한 것으로, 고농도의 기판 위에 길러진 저농도 박막층 위에 애노드 전극의 종단에서 발생하는 높은 전계를 분산시키는 p형 가드링과 누설전류를 줄이고 서지로부터 소자를 보호할 접합장벽을 형성할 p형 그리드 및 접합종단연장 구조를 동시에 형성하기 위한 이온주입과 이온활성화 공정단계와,캐소드 전극을 형성하는 캐소드전극 형성단계와, 애노드 전극을 형성하는 에노드전극 형성단계로 거쳐 제작된다.
이와같이 접합장벽 영역과 종단구조 영역을 동시에 형성함으로써 이온주입을 위한 마스크 패턴 형성 및 마스크 제거 공정을 줄일 수 있으며, 고압을 얻기 위한 종단구조와 쇼트키 영역간의 배열이 균일하게 형성되어 소자의 신뢰성도 향상시킬 수 있다.
쇼트키 다이오드, 접합장벽 쇼트키, 이온주입, 종단구조

Description

고전압 쇼트키장벽 다이오드의 제조방법{Fabrication method of a high voltage Schottky diode}
본 발명은 고전압 쇼트키장벽 다이오드의 제조방법에 관한 것이다.
쇼트키 다이오드는 p-n 접합구조의 다이오드와 비교하여 턴온전압이 낮고 역방향회복시간이 짧아서 저손실 고효율 전원장치에 많이 사용되고 있다.
그러나 순수한 쇼트키 영역으로만 구성된 다이오드의 경우 역방향 전압이 커질수록 영상전하에 의한 쇼트키장벽이 낮아져 장벽을 통과하는 전자의 양이 늘어나 누설전류 증가한다.
따라서 누설전류를 감소시키기 위해 쇼트키영역에 순수한 쇼트키 장벽으로만 구성하는 것이 아니라 p-n 접합이 삽입된 접합장벽 쇼트키(Junction barrier Schottky) 구조를 사용하고 있다.
도 1은 종래의 접합장벽쇼트키 구조를 보여주고 있다. 접합장벽 쇼트키 다이오드는 고농도 n형의 기판(110) 아래에 형성되는 캐소드 전극(100)과, 상기 n형의 기판(110) 위에 전계를 낮추어 높은 항복전압을 얻게 하기 위하여 형성되는 저농도 n형 박막층(120)과, 상기 n형 박막층의 쇼트키영역 안에 누설전류를 줄이기 위하여 형성되는 p형 그리드(140)와, 상기 p형 그리드 상에 형성된 애노드 전극(150)의 종단에서 발생하는 높은 전계를 분산시켜 항복전압을 높이기 위한 종단구조(130)로 구성되어 있다.
이러한 접합장벽 쇼트키 다이오드에 역방향 전압을 증가시키면 p-n 접합의 공핍영역이 확장이 되어 쇼트키영역을 차단하여 결국 누설전류가 감소한다. 최근에는 표면결함이 많은 탄화규소로 접합장벽 쇼트키 다이오드를 제작할 경우 순수한 쇼트키구조의 다이오드와 비교하여 누설전류가 감소한다는 보고도 있다. 뿐만 아니라 쇼트키영역 안에 존재하는 p형 그리드의 농도가 충분히 높을 경우 쇼트키 금속과 p형 그리드가 오믹접합을 형성하여 국부적인 p-n 다이오드를 형성하며 이는 순방향 동작시 서지가 다이오드에 인가되었을 때 p-n 다이오드가 동작하여 서지에 의한 소자 파괴를 막아준다.
도 2은 상기한 종래의 접합장벽 쇼트키 다이오드의 제작방법을 보여주고 있는 것으로 크게 4단계로 이루어진다.
즉, 접합장벽 쇼트키 다이오드는 고농도의 기판(110) 위에 길러진 저농도 박막층(120) 위에 애노드 전극(150)의 종단에서 발생하는 높은 전계를 분산하기 위한 종단구조(130)를 형성할 p형 가드링을 이온주입을 통해서 형성하는 종단구조 형성단계와, 누설전류를 줄이고 서지로부터 소자를 보호할 접합장벽 영역을 형성할 p형 그리드(140)를 형성하는 그리드 형성단계와, 캐소드 전극(100)을 형성하는 캐소드 전극 형성단계와 애노드 전극을 형성하는 에노드 전극 형성단계를 거쳐 만들어진다.
종래의 접합장벽 쇼트키 구조의 경우 애노드전극(150)의 종단에서 발생하는 높은 전계를 분산시켜 항복전압을 높이기 위한 종단구조를 형성하기 위해 p형 그리드보다 낮은 농도의 p형 가드링을 사용한다. 따라서 상기 종단구조 형성단계에서 p형 그리드와 p형 가드링을 형성하기 위해 두 번의 마스크와 두 번의 이온주입 공정을 필요로 한다.
예를 들어 탄화규소 접합장벽 쇼트키 다이오드를 제작할 경우, 이온주입을 통해 0.5um 정도의 접합을 형성하기 위해 220keV의 에너지를 갖도록 이온들을 가속시켜야하기 때문에 두꺼운 금속마스크를 사용해야 한다. 따라서 두 번의 이온공정은 공정비용을 상승시키고 결국 소자의 단가를 상승시킨다.
이때 도 3은 두 번의 마스크 공정에 의해 발생되는 배열오차를 보여주고 있다. 이러한 두 번의 마스크 공정은 각각의 마스크에 의해 형성될 p형 그리드와 종단구조 사이의 배열오차(alignment accuracy)로 인해 전계가 집중되는 종단영역 간격(170)이 애노드전극 둘레로 불균일하게 분포된다. 이러한 미세한 종단영역의 차이는 동일해야할 전계의 집중도를 상대적으로 가까운 영역(170)에 집중시키며 소자의 역방향 차단특성(낮은 누설전류 및 높은 항복전압)을 열화시키는 원인이 된다. 전계 집중도의 불일치는 배열오차의 정도에 따라 서서히 나타날 수 있으므로 소자의 신뢰성에 직접적인 영향을 미치게 된다.
본 발명은 이와 같은 문제점을 해결하고자 하는 것으로,
본 발명의 목적은 접합장벽 쇼트키 다이오드의 누설전류를 줄이고 항복전압을 높이기 위하여 마스크수를 줄여 공정단가를 낮추고 배열오차를 줄여 소자의 신뢰성을 향상시키고자 하는 것이다.
이와 같이 마스크수를 줄임과 동시에 각각 행하는 이온주입 및 이온활성화 공정도 줄일 수가 있다.
상기한 목적을 달성하기 위한 본 발명은, 농도의 기판 위에 길러진 저농도 박막층 위에 애노드 전극의 종단에서 발생하는 높은 전계를 분산시키는 p형 가드링과 누설전류를 줄이고 서지로부터 소자를 보호할 접합장벽을 형성할 p형 그리드 및 접합종단연장 구조를 동시에 형성하기 위한 이온주입과 이온활성화 공정단계와, 캐소드 전극을 형성하는 캐소드전극 형성단계와, 애노드 전극을 형성하는 에노드전극 형성단계로 이루어진 특징이 있다.
또한 상기 p형 그리드 및 p형 가드링의 농도는 5E17 cm-3 이상 5E20 cm-3 이하이며, 바람직하게는 5E18~5E19 cm-3인 것을 특징으로 하며,
p형 가드링의 간격이 1~3um이며, 상기 p형 접합종단연장 구조의 폭이 10~20um인 것을 특징으로 하고 있다.
본 발명은 접합장벽 쇼트키 다이오드를 제작함에 있어서 종래의 제작방법에서 종단구조의 p형 가드링을 형성하기 위한 마스크와 접합장벽 쇼트키의 p형 그리드를 형성하기 위한 마스크를 두 영역을 동시에 형성하여 한 장으로 줄일 수 있으며 관련된 연관공정을 제거하여 소자공정비용을 줄일수 있는 장점이 있다.
또한 두 영역이 동시에 형성됨으로써 두 영역간의 배열오차로 인한 항복전압의 변화를 최소화시켜 신뢰성 향상에도 도움을 줄 수 있다.
이하 본 발명의 실시 예를 첨부된 도면에 의하여 상세히 설명하면 다음과 같다.
본 발명의 실시예에 따른 고전압 쇼트키 다이오드의 제조방법은 3단계의 종단구조 형성단계, 캐소드 전극형성단계 및 애노드 전극형성단계로 이루어진다.
그리고, 상기 종단구조 형성단계는 고농도의 기판(210) 위에 길러진 저농도 박막층(220) 위에 애노드 전극(250)의 종단에서 발생하는 높은 전계를 분산시키기 위하여 실행하는 p형 가드링 이온주입 및 이온활성화 공정을 행하는 동시에 누설전류를 줄이고 서지로부터 소자를 보호할 접합장벽(240)을 형성할 p형 그리드 및 접합종단연장 구조(270)에 이온주입과 이온활성화 공정을 같이 수행하여 이루어진다.
기타 캐소드 전극(200)을 형성하는 캐소드 전극형성단계와, 애노드 전극을 형성하는 애노드 전극형성단계은 종래의 공정과 동일하게 수행한다.
도 5는 본 발명에 의한 실시예인 도 4를 제작하기 위한 공정순서를 보여주고 있다.
먼저, 소자 제작에 사용될 웨이퍼는 소자의 응용에 따라서 박막층의 농도 및 두께가 결정되어야 한다. 고농도 기판은 우수한 오믹특성을 얻을 수 있도록 충분히 낮은 비저항을 가져야 하는데 바람직하게는 0.02 Ωcm 이하이어야 한다. 박막층의 두께 및 농도는 개략적으로 다음의 수학식1에 의해서 결정된다.
(수학식1)
VB = qNDW2/2εS
여기서, VB는 항복전압, q는 전자의 전하량, ND는 저농도 박막층(220)의 도핑농도, W는 저농도 박막층의 두께, 마지막으로 εS는 저농도 박막층 반도체의 유전율을 의미한다.
예를 들면 1200V급의 탄화규소 다이오드 소자를 제작할 경우 소자의 항복전압 마진을 포함하여 12 um 정도로 결정하며 농도는 5E15 cm- 3이하인 박막층을 이용한다.
다이오드가 역방향 동작시 p-n 접합의 공핍층 확장으로 인해 쇼트키 접합 영역을 막아 누설전류를 줄여주고 순방향 동작시 서지전압이 발생하였을 때 국부적인 p-n 접합 다이오드가 도통이 되어 서지로부터 소자를 보호해주는 p형 그리드(240) 의 폭은 짧을수록 좋으며 바람직하게는 1~3um 가 되도록 구성한다. 또한 p형 그리드 사이는 3um 이상이 되도록 구성한다. 다만 이때 주의할 사항은 p형 그리드 간격을 증가시키면 다이오드가 순방향으로 동작할 때 기생저항은 감소시키는 반면 역방향으로 동작할 때에는 누설전류를 증가하기 때문에 요구되는 소자성능에 맞게 절충해야 한다.
바람직하게는 p형 그리드가 3um일 때 그리드 사이의 간격은 5-10um으로 구성한다.
그리고, p형 그리드 농도는 애노드 전극과 접촉저항이 낮도록 결정하는데 바람직하게는 1E19 cm-3 이상이 되도록 만든다. p형 그리드는 접합이 0.5um 정도 깊이의 상자모양이 되도록 여러 단계의 이온주입공정을 통해서 만든다. 애노드 전극의 종단에서 발생하는 높은 전계를 분산하여 높은 항복전압을 얻게 만드는 종단구조(230)는 상기 p형 그리드(240)와 동일한 마스크에서 동일한 이온주입 공정을 통해서 형성되도록 만든다. 다만 p형 그리드와는 다른 간격을 사용해야 한다.
도 6은 종단구조의 p형 가드링(도5의 종단구조(230)에서 각 p형 띠)을 3um으로 고정했을 때 p형 가드링의 농도에 대한 항복전압을 보여주고 있다. p형 가드링의 농도가 낮을수록 전계가 효과적으로 분산되어 항복전압이 높아지는 것을 볼 수 있다.
그러나 앞서 언급한 것처럼 p형 가드링과 p형 그리드간의 농도를 다르게 만들 경우 마스크를 두 번 사용해야하기 때문에 공정비용이 증가하며 배열오차에 의 한 신뢰성에 문제가 발생할 수 있으므로 본 발명에서는 p형 그리드와 p형 가드링의 농도가 동일하도록 일치시켰다.
p형 그리드 및 p형 가드링의 도핑농도는 p형 그리드가 순방향에서 서지전압 인가시 턴온되어 p-n 접합 다이오드가 켜질수 있도록 애노드 전극과 충분히 낮은 접촉저항을 갖질 수 있는 1E19 cm- 3 으로 되도록 하였으며, 도 6처럼 8E15 cm-3 이상에서는 항복전압의 차이가 크지 않으므로 가능하면 큰 값을 취하는 것이 유리하다.
도 4의 접합종단연장(270) 구조는 애노드 전극과 p형 그리드와의 배열오차에 의한 전계집중을 막기 위해 충분히 넓게 만든다. 예컨대 15um의 폭을 가지도록 설계하는 것이 바람직하다. 도 7은 p형 그리드 및 가드링의 농도를 1E19 cm-3으로 설계하였을 때 가드링 간격에 대한 항복전압을 보여준다. 가드링은 2um일 때 항복전압이 1544V로 그리드와 가드링의 농도를 다르게 만든 종래의 구조와 비교할 때 오히려 향상된 특성을 보여줌을 알 수 있다.
도 1은 종래의 접합장벽 쇼트키 다이오드를 나타낸 단면도,
도 2는 종래의 접합장벽 쇼트키 다이오드 제작방법을 나타낸 단면도
도 3은 배열오차에 의한 국부적인 전계집중을 보여주는 평면도,
도 4는 본 발명에 의한 접합장벽 쇼트키 다이오드를 나타낸 단면도,
도 5는 본 발명에 의한 접합장벽 쇼트키 다이오드 제작방법을 나타낸 단면도,
도 6은 탄화규소 접합장벽 쇼트키 다이오드에 대해 p형 가드링 간격을 3um으로 고정하고 농도를 변화시켰을 때 항복전압의 변화를 보여주는 도면,
도 7은 탄화규소 접합장벽 쇼트키 다이오드에 대해 가드링의 p형 농도를 1E19 cm-3 으로 고정하고 간격을 변화시켰을 때 항복전압의 변화를 보여주는 도면이다.
<본 발명의 주요 부호에 대한 설명>
100, 200: 캐소드 전극 110, 210: 고농도 n형 기판
120, 220: 저농도 n형 박막층 130, 230 : 종단구조(p형 가드링)
140, 240: 접합장벽(p형 그리드) 150, 250: 애노드 전극

Claims (4)

  1. 농도의 기판(210) 위에 길러진 저농도 박막층(220) 위에 애노드 전극(250)의 종단에서 발생하는 높은 전계를 분산시키는 p형 가드링과 누설전류를 줄이고 서지로부터 소자를 보호할 접합장벽을 형성할 p형 그리드 및 접합종단연장 구조를 동시에 형성하기 위한 이온주입과 이온활성화 공정단계와,
    누설전류를 줄이고 서지로부터 소자를 보호할 접합장벽 영역을 형성할 p형 그리드(240)를 형성하는 그리드 형성단계와,
    캐소드 전극(200)을 형성하는 캐소드전극 형성단계와,
    애노드 전극(250)을 형성하는 에노드 전극 형성단계를 거쳐 만들어진다.
  2. 제1항에 있어서,
    p형 그리드 및 p형 가드링의 농도는 5E17 cm-3 이상 5E20 cm-3 이하이며, 바람직하게는 5E18~5E19 cm-3인 것을 특징으로 하는 고전압 쇼트키장벽 다이오드의 제조방법
  3. 제1항 또는 제2항에 있어서,
    p형 가드링의 간격이 1~3um인 것을 특징으로 하는 고전압 쇼트키장벽 다이오드의 제조방법
  4. 제1항에 있어서,
    p형 접합종단연장 구조의 폭이 10~20um인 것을 특징으로 하는 고전압 쇼트키장벽 다이오드의 제조방법
KR1020080039693A 2008-04-29 2008-04-29 고전압 쇼트키장벽 다이오드의 제조방법 KR20090113964A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080039693A KR20090113964A (ko) 2008-04-29 2008-04-29 고전압 쇼트키장벽 다이오드의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080039693A KR20090113964A (ko) 2008-04-29 2008-04-29 고전압 쇼트키장벽 다이오드의 제조방법

Publications (1)

Publication Number Publication Date
KR20090113964A true KR20090113964A (ko) 2009-11-03

Family

ID=41555252

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080039693A KR20090113964A (ko) 2008-04-29 2008-04-29 고전압 쇼트키장벽 다이오드의 제조방법

Country Status (1)

Country Link
KR (1) KR20090113964A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102354704A (zh) * 2011-11-04 2012-02-15 丹东安顺微电子有限公司 具有高反向阻断性能肖特基二极管及其制造方法
KR20160051547A (ko) * 2014-10-29 2016-05-11 산켄덴키 가부시키가이샤 반도체 장치
KR20200125185A (ko) 2019-04-26 2020-11-04 홍익대학교 산학협력단 항복전압 특성이 개선된 쇼트키 장벽 다이오드 및 그 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102354704A (zh) * 2011-11-04 2012-02-15 丹东安顺微电子有限公司 具有高反向阻断性能肖特基二极管及其制造方法
KR20160051547A (ko) * 2014-10-29 2016-05-11 산켄덴키 가부시키가이샤 반도체 장치
KR20200125185A (ko) 2019-04-26 2020-11-04 홍익대학교 산학협력단 항복전압 특성이 개선된 쇼트키 장벽 다이오드 및 그 제조방법

Similar Documents

Publication Publication Date Title
CN101506974B (zh) 利用沟槽隔离形成的无闭锁垂直瞬态电压抑制二极管阵列结构
US6383836B2 (en) Diode and method for manufacturing the same
JP5725083B2 (ja) 半導体装置
US7816733B2 (en) SiC semiconductor having junction barrier schottky device
KR20080086987A (ko) 실리콘 탄화물 소자들을 위한 에지 말단 구조들 및 이와결합한 실리콘 탄화물 소자들의 제조 방법들
EP1394860B1 (en) Power devices with improved breakdown voltages
CN112802899A (zh) 一种集成esd结构的高压平面vdmos器件及制造方法
JP3352160B2 (ja) 固体サプレッサ
KR20090113964A (ko) 고전압 쇼트키장벽 다이오드의 제조방법
JPH06283727A (ja) 電力用半導体素子
CN103872038A (zh) 双向三极栅流体装置及其制造方法以及包含该装置的电路
JP3468571B2 (ja) 半導体装置
CN107359117B (zh) 高压快恢复pin二极管及其制造方法
CN111009571B (zh) 半导体装置
CN108598153B (zh) 软恢复功率半导体二极管及其制备方法
KR101667669B1 (ko) 쇼트키 배리어 다이오드 및 그 제조방법
CN219040487U (zh) 非对称双向瞬态电压抑制器件
US20240096527A1 (en) Bidirectional asymmetric transient voltage suppressor device
US20240136349A1 (en) Unidirectional high voltage punch through tvs diode and method of fabrication
US20240096872A1 (en) Method of making high power tvs with enhanced repetitive surge performance
US20080036048A1 (en) Semiconductor junction device having reduced leakage current and method of forming same
CN214152910U (zh) 一种集成esd结构的高压平面vdmos器件
US11646382B2 (en) Junction barrier Schottky diode device and method for fabricating the same
KR102670357B1 (ko) SiC 기반 보호 디바이스를 위한 구조 및 방법
KR20180032771A (ko) 쇼트키 배리어 다이오드 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application