CN110098263A - 一种槽型结型势垒肖特基二极管 - Google Patents
一种槽型结型势垒肖特基二极管 Download PDFInfo
- Publication number
- CN110098263A CN110098263A CN201910458036.7A CN201910458036A CN110098263A CN 110098263 A CN110098263 A CN 110098263A CN 201910458036 A CN201910458036 A CN 201910458036A CN 110098263 A CN110098263 A CN 110098263A
- Authority
- CN
- China
- Prior art keywords
- layer
- groove
- junction barrier
- groove profile
- schottky diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 63
- 238000002347 injection Methods 0.000 claims abstract description 50
- 239000007924 injection Substances 0.000 claims abstract description 50
- 239000002184 metal Substances 0.000 claims abstract description 34
- 229910052751 metal Inorganic materials 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 125000006850 spacer group Chemical group 0.000 claims abstract description 13
- 150000002500 ions Chemical class 0.000 description 40
- 239000000463 material Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 4
- 229910010271 silicon carbide Inorganic materials 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 206010037660 Pyrexia Diseases 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 230000001010 compromised effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000007850 degeneration Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 230000035800 maturation Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Abstract
本发明涉及一种槽型结型势垒肖特基二极管，包括从下至上依次设置的底层金属层、N+衬底层和N‑外延层，其中，N‑外延层的上表面设置有若干个P型离子注入区，每个P型离子注入区内部设置有凹槽，相邻P型离子注入区之间的间距从所述槽型结型势垒肖特基二极管的边缘到中心呈增大趋势，凹槽的深度从所述槽型结型势垒肖特基二极管的边缘到中心呈增大趋势；N‑外延层上设置有隔离介质层和顶层金属层，隔离介质层环绕在N‑外延层上表面的四周，顶层金属层设置在N‑外延层和隔离介质层的上表面以及凹槽的内部。本发明的槽型结型势垒肖特基二极管，在保证反向漏电流和正向导通电阻没有退化的前提下，有效抑制了局部电迁移现象的发生。
Description
技术领域
本发明属于微电子技术领域，具体涉及一种槽型结型势垒肖特基二极管。
背景技术
宽禁带半导体材料是继第一代硅、锗和第二代砷化镓、磷化铟等材料之后发展起来的第三代半导体材料。在第三代半导体材料中，碳化硅(SiC)由于具有较大的禁带宽度、较高的临界击穿电场、高的热导率和高的电子饱和漂移速度等优良的物理化学性能，被广泛应用在高温、高压、大功率和抗辐照的半导体器件中。
随着碳化硅工艺的成熟，碳化硅肖特基二极管也逐渐实现了产业化，但是肖特基二极管的过大的反向漏电流依然是制约其在高压领域应用的主要因素，为了降低肖特基二极管过大的反向漏电流这一缺点，结型势垒肖特基二极管(Junction Barrier SchottkyDiode，简称JBS)，得到了广泛的研究。JBS二极管具有良好的正向导通特性和反向漏电流小等特点，使其在功率电子领域得到广泛应用。
相比于JBS二极管，槽型结型势垒肖特基二极管(TrenchJunction BarrierSchottky Diode，简称TJBS)由于减小了肖特基区的电场，所以二极管漏电流明显减小。但是在传统的TJBS结构中，不同位置的TJBS二极管其肖特基接触的面积大小相同，由于TJBS器件不同位置所接触的封装面积不同，导致TJBS器件不同位置的散热条件不同，最终导致TJBS器件的中心温度大于边缘温度。这个温度差会导致TJBS器件不同位置载流子迁移率不同，温度高的位置，载流子迁移率减小，从而导致电流分布不均匀，芯片会出现局部电迁移的现象，从而影响器件的可靠性。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种槽型结型势垒肖特基二极管。本发明要解决的技术问题通过以下技术方案实现：
本发明提供了一种槽型结型势垒肖特基二极管，包括从下至上依次设置的底层金属层、N+衬底层和N-外延层，其中，
所述N-外延层的上表面设置有若干个P型离子注入区，每个所述P型离子注入区内部设置有凹槽，相邻所述P型离子注入区之间的间距从所述槽型结型势垒肖特基二极管的边缘到中心呈增大趋势，所述凹槽的深度从所述槽型结型势垒肖特基二极管的边缘到中心呈增大趋势；
所述N-外延层上设置有隔离介质层和顶层金属层，所述隔离介质层环绕在所述N-外延层上表面的四周，所述顶层金属层设置在所述N-外延层和所述隔离介质层的上表面以及所述凹槽的内部。
在本发明的一个实施例中，所述N+衬底层与所述底层金属层的接触区为欧姆接触区；所述N-外延层与所述顶层金属层的接触区为N型肖特基接触区；所述凹槽的底部与所述顶层金属层的第一接触区为P型肖特基接触或欧姆接触。
在本发明的一个实施例中，相邻所述P型离子注入区之间的间距从所述槽型结型势垒肖特基二极管的边缘到中心连续增大。
在本发明的一个实施例中，相邻所述P型离子注入区之间的间距从所述槽型结型势垒肖特基二极管的边缘到中心呈阶梯状增大。
在本发明的一个实施例中，所述凹槽的深度从所述槽型结型势垒肖特基二极管的边缘到中心连续增大。
在本发明的一个实施例中，所述凹槽的深度从所述槽型结型势垒肖特基二极管的边缘到中心呈阶梯状增大。
在本发明的一个实施例中，每个所述P型离子注入区的宽度均相等，所述P型离子注入区的深度与其对应所述凹槽的深度之间的差值不变。
在本发明的一个实施例中，所述凹槽的宽度≤5μm，深度≥1μm。
在本发明的一个实施例中，相邻所述P型离子注入区之间的间距≥3μm。
在本发明的一个实施例中，所述P型离子注入区侧壁厚度≤0.8μm
与现有技术相比，本发明的有益效果在于：
1、本发明的槽型结型势垒肖特基二极管，通过增大器件中心的N型肖特基接触区的面积，减小器件边缘的N型肖特基接触区的面积，在保证反向漏电流和正向导通电阻没有退化的前提下，减小了TJBS器件的温度差，有效抑制了局部电迁移现象的发生，从而提高器件的可靠性。
2、本发明的槽型结型势垒肖特基二极管，通过增大器件中心的凹槽深度，减小器件边缘的凹槽深度，避免了由于器件中心的N型肖特基接触区面积增大，而造成器件漏电流增大的现象。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1是本发明实施例提供的一种槽型结型势垒肖特基二极管的结构示意图；
图2是图1中区域a结构的尺寸标注图
图3是本发明实施例提供的一种槽型结型势垒肖特基二极管的尺寸标注图；
图4是本发明实施例提供的另一种槽型结型势垒肖特基二极管的尺寸标注图；
图5是本发明实施例提供的一种不包括凹槽的P型离子注入区的俯视结构示意图；
图6是本发明实施例提供的另一种不包括凹槽的P型离子注入区的俯视结构示意图；
图7a-图7e是本发明实施例提供的一种槽型结型势垒肖特基二极管的制备过程示意图。
附图标记说明
1-底层金属层；2-N+衬底层；3-N-外延层；4-P型离子注入区；5-凹槽；6-隔离介质层；7-顶层金属层；8-欧姆接触区；9-N型肖特基接触区；10-第一接触区。
具体实施方式
为了进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及具体实施方式，对依据本发明提出的一种槽型结型势垒肖特基二极管进行详细说明。
有关本发明的前述及其他技术内容、特点及功效，在以下配合附图的具体实施方式详细说明中即可清楚地呈现。通过具体实施方式的说明，可对本发明为达成预定目的所采取的技术手段及功效进行更加深入且具体地了解，然而所附附图仅是提供参考与说明之用，并非用来对本发明的技术方案加以限制。
请参见图1，图1是本发明实施例提供的一种槽型结型势垒肖特基二极管的结构示意图，如图所示，本发明实施例提供的一种槽型结型势垒肖特基二极管，包括从下至上依次设置的底层金属层1、N+衬底层2和N-外延层3，其中，N-外延层3的上表面设置有若干个P型离子注入区4，每个P型离子注入区4内部设置有凹槽5，相邻P型离子注入区4之间的间距从所述槽型结型势垒肖特基二极管的边缘到中心呈增大趋势，凹槽5的深度从所述槽型结型势垒肖特基二极管的边缘到中心呈增大趋势；N-外延层3上设置有隔离介质层6和顶层金属层7，隔离介质层6环绕在N-外延层3上表面的四周，顶层金属层7设置在N-外延层3和隔离介质层6的上表面以及凹槽5的内部。进一步地，N+衬底层2与底层金属层1的接触区为欧姆接触区8，N-外延层3与顶层金属层7的接触区为N型肖特基接触区9，凹槽5的底部与顶层金属层7的第一接触区10为P型肖特基接触或欧姆接触。
具体地，底层金属层1包括与N+衬底层2接触的Ni金属层，以及在所述Ni金属层下表面依次堆叠的Ti/Ni/Ag金属层，所述Ni金属层的厚度为50-100nm，所述依次堆叠的Ti/Ni/Ag金属层的总厚度为2-5μm。N+衬底层2为高掺杂的N型碳化硅衬底片，N-外延层3的厚度为≥5μm。每个P型离子注入区4的宽度均相等，P型离子注入区4的深度与其对应凹槽5的深度之间的差值不变。在本实施例中，请参见图2，P型离子注入区4的深度h≥2.5μm，宽度m≤6.2μm，侧壁厚度n≤0.8μm，相邻P型离子注入区4之间的间距≥3μm，凹槽5的宽度c≤5μm，深度d≥1μm，优选地，凹槽5的宽度c为3μm，此时器件的反向漏电流和正向导通电阻两者折中，P型离子注入区4的深度h与其对应凹槽5的深度d之间的差值h-d固定不变。隔离介质层6为SiO2隔离介质层，其厚度为200-500nm。顶层金属层7包括与N-外延层3上表面和凹槽5内表面接触的Ti金属层，以及在所述Ti金属层上设置的Al金属层或Ag金属层，所述Ti金属层的厚度为50-100nm，所述Al金属层或Ag金属层的厚度为2-5μm。
在TJBS器件中，由于不同位置所接触的封装面积不同，导致所述TJBS器件不同位置的散热条件不同，因为N型肖特基接触区9的面积越大，所述TJBS器件的电流密度越大，则所述TJBS器件的功率越大，所述TJBS器件的发热也越严重。通过减小所述TJBS器件边缘的N型肖特基接触区9的面积，并且利用所述TJBS器件边缘散热特性好的特点，可以有效的降低所述TJBS器件边缘的温度，但是只单纯的减小边缘的N型肖特基接触区9的面积会导致所述TJBS器件的正向特性削弱。而本实施例的槽型结型势垒肖特基二极管，由于相邻P型离子注入区4之间的间距从所述槽型结型势垒肖特基二极管的边缘到中心呈增大趋势，即N型肖特基接触区9的接触面积从边缘到中心呈增大趋势，也就是通过增大中心的N型肖特基接触区9的面积，减小边缘的N型肖特基接触区9的面积，在保证反向漏电流和正向导通电阻没有退化的前提下，减小了所述TJBS器件的温度差，有效抑制了局部电迁移现象的发生，从而提高了器件的可靠性。由于随着N型肖特基接触区9的面积的增大，所述TJBS器件的漏电流也会增加，而增大凹槽5的深度可以减小器件的漏电流，因此，本实施例的槽型结型势垒肖特基二极管，通过增大中心的凹槽5的深度，减小边缘凹槽5的深度，避免了由于中心的N型肖特基接触区9面积增大，而造成器件漏电流增大的现象。
进一步地，相邻P型离子注入区4之间的间距从所述槽型结型势垒肖特基二极管的边缘到中心连续增大，具体地，P型离子注入区4之间为N-外延层3，N-外延层3与顶层金属层7的接触区为N型肖特基接触区9，即N型肖特基接触区9的宽度从边缘到中心连续增大。凹槽5的深度从所述槽型结型势垒肖特基二极管的边缘到中心连续增大。请参见图3，图3是本发明实施例提供的一种槽型结型势垒肖特基二极管的尺寸标注图，如图所示，N型肖特基接触区9的宽度从左至右依次用WS1、WS2、WS3、WS4、WS5、WS6、WS7、WS8和WS9表示，凹槽5的深度从左至右依次用Dp1、Dp2、Dp3、Dp4、Dp5、Dp6、Dp7、Dp8、Dp9和Dp10表示，在本实施例中，N型肖特基接触区9的宽度大小关系为WS1<WS2<WS3<WS4<WS5>WS6>WS7>WS8>WS9，凹槽5的深度大小关系为Dp1<Dp2<Dp3<Dp4<Dp5＝Dp6<Dp7<Dp8<Dp9<Dp10。其中，相邻N型肖特基接触区9的宽度差值≤10μm，相邻凹槽5的深度差值≤10μm。
本实施例的槽型结型势垒肖特基二极管，N型肖特基接触区9的宽度从边缘到中心连续增大，也就是N型肖特基接触区9的接触面积从边缘到中心连续增大，而且凹槽5的深度从边缘到中心连续增大。通过增大中心的N型肖特基接触区9的面积，减小边缘的N型肖特基接触区9的面积，在保证反向漏电流和正向导通电阻没有退化的前提下，减小了所述TJBS器件的温度差，有效抑制了局部电迁移现象的发生，从而提高了器件的可靠性。同时，通过增大中心的凹槽5的深度，减小边缘凹槽5的深度，避免了由于中心的N型肖特基接触区9面积增大，而造成器件漏电流增大的现象。
进一步地，在其他实施例中，相邻P型离子注入区4之间的间距从所述槽型结型势垒肖特基二极管的边缘到中心可以呈阶梯状增大，即N型肖特基接触区9的宽度从所述槽型结型势垒肖特基二极管的边缘到中心呈阶梯状增大，凹槽5的深度从所述槽型结型势垒肖特基二极管的边缘到中心可以呈阶梯状增大。请参见图4，图4是本发明实施例提供的另一种槽型结型势垒肖特基二极管的尺寸标注图，如图所示，N型肖特基接触区9的宽度从左至右依次用W1、W2、W3、W4、W5、W6、W7、W8和W9表示，凹槽5的深度从左至右依次用D1、D2、D3、D4、D5、D6、D7、D8、D9和D10表示，在本实施例中，N型肖特基接触区9的宽度大小关系为W1＝W2<W3＝W4<W5>W6＝W7>W8＝W9，凹槽5的深度大小关系为D1＝D2<D3＝D4<D5＝D6<D7＝D8<D9＝D10。需要理解的是，在本实施例中，不仅限于连续两个N型肖特基接触区9的宽度相等，连续两个凹槽5的深度相等。
本实施例的槽型结型势垒肖特基二极管，N型肖特基接触区9的宽度从边缘到中心呈阶梯状增大，也就是N型肖特基接触区9的接触面积从边缘到中心相隔一段距离逐渐增大，凹槽5的深度从边缘到中心呈阶梯状增大，也就是凹槽5的深度从边缘到中心相隔一段距离逐渐增大。通过增大中心的N型肖特基接触区9的面积，减小边缘的N型肖特基接触区9的面积，在保证反向漏电流和正向导通电阻没有退化的前提下，减小了所述TJBS器件的温度差，有效抑制了局部电迁移现象的发生，从而提高了器件的可靠性。同时，通过增大中心的凹槽5的深度，减小边缘凹槽5的深度，避免了由于中心的N型肖特基接触区9面积增大，而造成器件漏电流增大的现象。
进一步地，不包括凹槽5的P型离子注入区4的俯视形状为环状或者矩形形状。请参见图5，图5是本发明实施例提供的一种不包括凹槽的P型离子注入区的俯视结构示意图，如图所示，在本实施例中，不包括凹槽5的P型离子注入区4的俯视形状为环状，并且平行环绕在N-外延层3上表面的四周，所述环状可以为圆形或者方形，每个P型离子注入区4的深度≥2.5μm，宽度≤6.2μm，相邻P型离子注入区4之间的间距≥3μm，相邻P型离子注入区4之间的间距从边缘到中心呈增大趋势。请参见图6，图6是本发明实施例提供的另一种不包括凹槽的P型离子注入区的俯视结构示意图，如图所示，在其他实施例中，不包括凹槽5的P型离子注入区4的俯视形状为矩形形状，并且在N-外延层3的上表面分布成矩形阵列，每个P型离子注入区4的俯视形状尺寸均相等，其深度≥2.5μm，宽度≤6.2μm，相邻P型离子注入区4之间的间距≥3μm，相邻P型离子注入区4之间的间距从边缘到中心呈增大趋势。
本实施例的槽型结型势垒肖特基二极管，通过增大中心的N型肖特基接触区9的面积，减小边缘的N型肖特基接触区9的面积，在保证反向漏电流和正向导通电阻没有退化的前提下，减小了所述TJBS器件的温度差，有效抑制了局部电迁移现象的发生，从而提高了器件的可靠性，同时，通过增大中心的凹槽5的深度，减小边缘凹槽5的深度，避免了由于中心的N型肖特基接触区9面积增大，而造成器件漏电流增大的现象。
请参见图7a-图7e，图7a-图7e是本发明实施例提供的一种槽型结型势垒肖特基二极管的制备过程示意图。本实施例的槽型结型势垒肖特基二极管的制备方法，具体包括以下步骤：
步骤1：在N+衬底层上外延生长N-外延层，具体地，请参见图7a，选择高掺杂的N型碳化硅衬底片作为N+衬底层2，先对N+衬底层2进行RCA标准清洗，再在其正面上外延生长厚度≥5μm的N-外延层3。
步骤2：形成P型离子注入区，具体地，请参见图7b，首先淀积2μm的SiO2作为P型离子注入区4离子注入的阻挡层；其次通过光刻和刻蚀形成P型离子注入区4的注入窗口，所述注入窗口之间的间距从所述槽型结型势垒肖特基二极管的边缘到中心呈增大趋势；最后通过离子注入工艺形成P型离子注入区4，P型离子注入区4内设置有凹槽5，凹槽5的深度从所述槽型结型势垒肖特基二极管的边缘到中心呈增大趋势。
步骤3：形成底层金属层，具体地，请参见图7c，在N+衬底层2的下表面通过磁控溅射的方式溅射形成Ni金属层以及在所述Ni金属层下表面形成依次堆叠的Ti/Ni/Ag金属层，从而形成底层金属层1，所述Ni金属层的厚度为50-100nm，所述依次堆叠的Ti/Ni/Ag金属层的总厚度为2-5μm。N+衬底层2与底层金属层1的接触区为欧姆接触区8。
步骤4：形成隔离介质层，具体地，请参见图7d，在N-外延层3上淀积一层SiO2隔离介质层，厚度为200-500nm，通过光刻掩模腐蚀所述SiO2隔离介质层，形成隔离介质层6，隔离介质层6环绕在N-外延层3上表面的四周。
步骤5：形成顶层金属层，具体地，请参见图7e，通过磁控溅射的方式在N-外延层3上表面和凹槽5的内表面溅射形成Ti金属层，并在所述Ti金属层的上形成Al金属层或Ag金属层，从而形成顶层金属层7，所述Ti金属层的厚度为50-100nm，所述Al金属层或Ag金属层的厚度为2-5μm。N-外延层3与顶层金属层7的接触区为N型肖特基接触区9，凹槽5的底部与顶层金属层7的第一接触区10为P型肖特基接触或欧姆接触。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。此外，本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。
尽管在此结合各实施例对本申请进行了描述，然而，在实施所要求保护的本申请过程中，本领域技术人员通过查看所述附图、公开内容、以及所附权利要求书，可理解并实现所述公开实施例的其他变化。在权利要求中，“包括”(comprising)一词不排除其他组成部分或步骤，“一”或“一个”不排除多个的情况。单个处理器或其他单元可以实现权利要求中列举的若干项功能。相互不同的从属权利要求中记载了某些措施，但这并不表示这些措施不能组合起来产生良好的效果。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (10)
1.一种槽型结型势垒肖特基二极管，其特征在于，包括从下至上依次设置的底层金属层(1)、N+衬底层(2)和N-外延层(3)，其中，
所述N-外延层(3)的上表面设置有若干个P型离子注入区(4)，每个所述P型离子注入区(4)内部设置有凹槽(5)，相邻所述P型离子注入区(4)之间的间距从所述槽型结型势垒肖特基二极管的边缘到中心呈增大趋势，所述凹槽(5)的深度从所述槽型结型势垒肖特基二极管的边缘到中心呈增大趋势；
所述N-外延层(3)上设置有隔离介质层(6)和顶层金属层(7)，所述隔离介质层(6)环绕在所述N-外延层(3)上表面的四周，所述顶层金属层(7)设置在所述N-外延层(3)和所述隔离介质层(6)的上表面以及所述凹槽(5)的内部。
2.根据权利要求1所述的槽型结型势垒肖特基二极管，其特征在于，
所述N+衬底层(2)与所述底层金属层(1)的接触区为欧姆接触区(8)；
所述N-外延层(3)与所述顶层金属层(7)的接触区为N型肖特基接触区(9)；
所述凹槽(5)的底部与所述顶层金属层(7)的第一接触区(10)为P型肖特基接触或欧姆接触。
3.根据权利要求1所述的槽型结型势垒肖特基二极管，其特征在于，相邻所述P型离子注入区(4)之间的间距从所述槽型结型势垒肖特基二极管的边缘到中心连续增大。
4.根据权利要求1所述的槽型结型势垒肖特基二极管，其特征在于，相邻所述P型离子注入区(4)之间的间距从所述槽型结型势垒肖特基二极管的边缘到中心呈阶梯状增大。
5.根据权利要求1所述的槽型结型势垒肖特基二极管，其特征在于，所述凹槽(5)的深度从所述槽型结型势垒肖特基二极管的边缘到中心连续增大。
6.根据权利要求1所述的槽型结型势垒肖特基二极管，其特征在于，所述凹槽(5)的深度从所述槽型结型势垒肖特基二极管的边缘到中心呈阶梯状增大。
7.根据权利要求1所述的槽型结型势垒肖特基二极管，其特征在于，每个所述P型离子注入区(4)的宽度均相等，所述P型离子注入区(4)的深度与其对应所述凹槽(5)的深度之间的差值不变。
8.根据权利要求1所述的槽型结型势垒肖特基二极管，其特征在于，所述凹槽(5)的宽度≤5μm，深度≥1μm。
9.根据权利要求1所述的槽型结型势垒肖特基二极管，其特征在于，相邻所述P型离子注入区(4)之间的间距≥3μm。
10.根据权利要求1所述的槽型结型势垒肖特基二极管，其特征在于，所述P型离子注入区(4)侧壁厚度≤0.8μm。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910458036.7A CN110098263A (zh) | 2019-05-29 | 2019-05-29 | 一种槽型结型势垒肖特基二极管 |
| US17/263,365 US11316052B2 (en) | 2019-05-29 | 2020-05-09 | Junction barrier schottky diode |
| PCT/CN2020/089347 WO2020238587A1 (zh) | 2019-05-29 | 2020-05-09 | 一种结型势垒肖特基二极管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910458036.7A CN110098263A (zh) | 2019-05-29 | 2019-05-29 | 一种槽型结型势垒肖特基二极管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110098263A true CN110098263A (zh) | 2019-08-06 |
Family
ID=67449551
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910458036.7A Pending CN110098263A (zh) | 2019-05-29 | 2019-05-29 | 一种槽型结型势垒肖特基二极管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110098263A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020238587A1 (zh) * | 2019-05-29 | 2020-12-03 | 西安电子科技大学 | 一种结型势垒肖特基二极管 |
| CN113851544A (zh) * | 2021-09-23 | 2021-12-28 | 先之科半导体科技(东莞)有限公司 | 一种降低正向开启电压的肖特基二极管 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140175457A1 (en) * | 2012-12-20 | 2014-06-26 | Industrial Technology Research Institute | Sic-based trench-type schottky device |
| JP2015207723A (ja) * | 2014-04-23 | 2015-11-19 | 三菱電機株式会社 | 炭化珪素半導体装置およびその製造方法 |
| CN106935661A (zh) * | 2017-01-23 | 2017-07-07 | 西安电子科技大学 | 垂直型肖特基二极管及其制作方法 |
| CN107331616A (zh) * | 2017-06-19 | 2017-11-07 | 中国科学院微电子研究所 | 一种沟槽结势垒肖特基二极管及其制作方法 |
-
2019
- 2019-05-29 CN CN201910458036.7A patent/CN110098263A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140175457A1 (en) * | 2012-12-20 | 2014-06-26 | Industrial Technology Research Institute | Sic-based trench-type schottky device |
| JP2015207723A (ja) * | 2014-04-23 | 2015-11-19 | 三菱電機株式会社 | 炭化珪素半導体装置およびその製造方法 |
| CN106935661A (zh) * | 2017-01-23 | 2017-07-07 | 西安电子科技大学 | 垂直型肖特基二极管及其制作方法 |
| CN107331616A (zh) * | 2017-06-19 | 2017-11-07 | 中国科学院微电子研究所 | 一种沟槽结势垒肖特基二极管及其制作方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020238587A1 (zh) * | 2019-05-29 | 2020-12-03 | 西安电子科技大学 | 一种结型势垒肖特基二极管 |
| CN113851544A (zh) * | 2021-09-23 | 2021-12-28 | 先之科半导体科技(东莞)有限公司 | 一种降低正向开启电压的肖特基二极管 |
| CN113851544B (zh) * | 2021-09-23 | 2022-06-10 | 先之科半导体科技(东莞)有限公司 | 一种降低正向开启电压的肖特基二极管 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110098264A (zh) | 一种结型势垒肖特基二极管 | |
| CN104425569B (zh) | 半导体器件、结型场效应晶体管和垂直场效应晶体管 | |
| CN109742136A (zh) | 一种肖特基二极管结构及其制造方法 | |
| WO2022247262A1 (zh) | 半导体器件的元胞结构及半导体器件 | |
| CN106876256B (zh) | SiC双槽UMOSFET器件及其制备方法 | |
| CN112201690A (zh) | Mosfet晶体管 | |
| CN110098263A (zh) | 一种槽型结型势垒肖特基二极管 | |
| JP2019102555A (ja) | 半導体装置 | |
| EP0077004A2 (en) | Semiconductor rectifier diode | |
| CN110197853A (zh) | 一种结势垒肖特基二极管 | |
| US20220293800A1 (en) | Silicon carbide power diode device and fabrication method thereof | |
| US20240063311A1 (en) | Gan-based trench metal oxide schottky barrier diode and preparation method therefor | |
| US11316052B2 (en) | Junction barrier schottky diode | |
| CN104465793A (zh) | 肖特基势垒二极管和用于制造肖特基势垒二极管的方法 | |
| CN103208529A (zh) | 半导体二极管以及用于形成半导体二极管的方法 | |
| CN104637940A (zh) | 半导体器件和用于形成半导体器件的方法 | |
| CN115842060A (zh) | 热电优化设计的沟槽mos型氧化镓功率二极管及制作方法 | |
| CN113555448B (zh) | 一种基于Ga2O3终端结构的4H-SiC肖特基二极管及制作方法 | |
| CN110212023B (zh) | 一种能够减小反向漏电流的结型势垒肖特基二极管 | |
| CN110112221A (zh) | 一种能够抑制局部电迁移现象的结型势垒肖特基二极管 | |
| CN110164982A (zh) | 一种结型势垒肖特基二极管 | |
| CN107275382A (zh) | 一种基于台面多区复合jte终端结构的器件及其制作方法 | |
| CN113555447A (zh) | 一种基于金刚石终端结构的4H-SiC肖特基二极管及制作方法 | |
| US20200212177A1 (en) | High Voltage Power Device with Hybrid Schottky Trenches and Method of Fabricating the Same | |
| CN110212021A (zh) | 一种集成金属氧化物半导体的混合PiN肖特基二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190806 |