CN107316901A - 基于掺杂HfO2铁电栅介质的AlGaN/GaN增强型HEMT器件及制作方法 - Google Patents

基于掺杂HfO2铁电栅介质的AlGaN/GaN增强型HEMT器件及制作方法 Download PDF

Info

Publication number
CN107316901A
CN107316901A CN201710557658.6A CN201710557658A CN107316901A CN 107316901 A CN107316901 A CN 107316901A CN 201710557658 A CN201710557658 A CN 201710557658A CN 107316901 A CN107316901 A CN 107316901A
Authority
CN
China
Prior art keywords
gan
electrode
dielectric layer
gate dielectric
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710557658.6A
Other languages
English (en)
Inventor
郝跃
祝杰杰
陈丽香
马晓华
刘捷龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201710557658.6A priority Critical patent/CN107316901A/zh
Publication of CN107316901A publication Critical patent/CN107316901A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种基于掺杂HfO2铁电栅介质的AlGaN/GaN增强型HEMT器件及制作方法，主要解决现有同类器件可靠性差的问题。该器件自下而上包括衬底、AlN成核层、GaN缓冲层、AlN插入层、AlGaN势垒层、GaN帽层、SiN钝化层和栅介质层，SiN钝化层中设有凹型结构，栅介质层位于凹型内壁及SiN钝化层表面，该栅介质层采用HfO2材料，GaN缓冲层的两端设有源电极和漏电极，栅介质层的中间设有栅电极，源电极和漏电极上设有金属互联层，栅电极和钝化层表面的栅介质层上覆盖有SiN钝化层，本发明提高了器件的可靠性，减小了增强型器件的栅漏电，可用于作为需要较大阈值电压的开关器件。

Description

基于掺杂HfO2铁电栅介质的AlGaN/GaN增强型HEMT器件及制作 方法
技术领域
本发明属于微电子技术领域，具体说是一种MIS栅增强型场效应晶体管的结构及实现方法，可用于作为需要较大阈值电压的开关器件。
背景技术
GaN具有大的禁带宽度、高的临界场强、高热导率、高载流子饱和速率等特点，在高温高频以及微波功率器件方面有广泛的应用。而AlGaN/GaN异质结构中高的二维电子气密度和高的电子迁移率，使其在大功率微波器件方面有非常好的应用前景。
由于较高的二维电子气密度，AlGaN/GaN通常都是耗尽型器件，表现出常开的特性。而从简化电路设计以及安全的角度考虑，增强型器件具有更好的潜力。作为功率开关的应用，增强型AlGaN/GaN高电子迁移率晶体管HEMT器件也备受关注，因而增强型AlGaN/GaNHEMT的研制具有很高的价值。目前，国内外对增强型AlGaN/GaN HEMT都有许多的研究和报道，这些报道中主要采用了以下几种技术来实现增强型AlGaN/GaN HEMT:
1.槽栅技术。这项技术在传统的耗尽型AlGaN/GaN HEMT器件结构的基础上做了改进。即在做完欧姆接触之后，并没有直接用电子束蒸发形成栅极。而是在栅极区域通过Cl2等离子体刻蚀形成一个凹槽，在凹槽上再制作Ni/Au肖特基栅。槽栅刻蚀的原理是通过对栅下AlGaN势垒层的刻蚀，可以调整甚至耗尽栅下区域的二维电子气，从而实现器件的增强。用槽栅技术实现增强型在工艺上比较容易实现，但是对于阈值电压的可控性不是很好，并且在刻蚀过程中伴随的刻蚀损伤是很难避免的，会导致栅漏电增大以及跨导降低。
2.氟注入技术。香港科技大学陈敬等人研制出一种将F离子注入到AlGaN/GaNHEMT栅下势垒层中，利用F离子的电负性耗尽栅下区域沟道中的二维电子气从而实现器件增强的方法。但是F注入技术会引入不可避免的材料损伤，并且阈值的可控性也较差。同时，在高温下F的稳定性不太好，会造成阈值的漂移和器件的退化等问题。
3.薄势垒技术。从外延生长的角度考虑，将常规的势垒层长的更薄，从而调控沟道二维电子气的密度使之降低。当势垒层厚度减小到一定程度时，其极化效应减弱，从而由极化产生的二维电子气浓度降低，可以实现阈值电压的正向漂移。但是由于整个势垒层厚度同时变薄，导致整个沟道的二维电子气浓度减少，使得沟道方阻增高，且电流密度也相应的下降。
4.半极性或者非极性GaN技术。与传统的c面蓝宝石衬底不同，在r面或者a面蓝宝石衬底生长外延层，使得GaN材料变为半极性或者非极性，削弱AlGaN/GaN HEMT的极化强度，从而实现增强。但是这样实现的增强型由于材料的极化强度很弱，会因此导致其二维电子气浓度很低，因此器件方阻较大。同时，用半极性或者非极性材料制作的器件迁移率较低。
综上所述，目前国内外实现AlGaN/GaN HEMT增强的方法主要采用槽栅技术和氟离子注入技术。两者均有相应的不足之处：
首先，存在器件栅下区域的损伤问题。无论是凹槽刻蚀还是氟离子注入，都会对器件以及材料造成一定程度的损伤。虽然可以通过一些方法降低或者修复损伤，但是并不能完全消除，这种刻蚀和离子注入造成的损伤会对器件的特性以及可靠性造成一定程度的影响。
其次，是阈值的可控性较差。由于刻蚀的速率以及氟离子注入的剂量与阈值并没有一个稳定的对应关系，造成工艺的可重复性不好，且导致阈值的可控性较差。
发明内容
本发明的目的在于针对上述增强型器件的不足，提出一种基于掺杂HfO2铁电栅介质的AlGaN/GaN增强型HEMT器件及制作方法，以提高器件的性能和可靠性。
为实现上述目的，本发明基于掺杂HfO2铁电栅介质的AlGaN/GaN增强型HEMT器件，自下而上包括衬底1、AlN成核层2、GaN缓冲层3、AlN插入层4、AlGaN势垒层5、GaN帽层6和SiN钝化层7，GaN缓冲层3上的两端设有源电极10和漏电极11，源电极10和漏电极11上设有金属互联层13，其特征在于：
SiN钝化层7中设有凹型结构，凹型内壁及SiN钝化层7表面设有栅介质层8，该栅介质层8采用HfO2材料；
凹型栅介质层上设有栅电极12，栅电极12和钝化层7表面的栅介质层8上覆盖有SiN钝化层9。
为达到上述目的，本发明制作基于掺杂HfO2铁电栅介质的AlGaN/GaN增强型HEMT器件的方法，包括如下步骤：
1)选用已形成衬底1、AlN成核层2、GaN缓冲层3、AlN插入层4、AlGaN势垒层5和GaN帽层6的外延基片
2)在外延基片的GaN缓冲层3的两端制作源电极10和漏电极11；
3)在外延基片的GaN帽层6上光刻有源区的电隔离区域，利用感应耦合等离子刻蚀ICP工艺或离子注入工艺制作器件有源区的电隔离；
4)在源电极10、漏电极11和有源区的GaN帽层6上，利用等离子增强化学气相沉积PECVD工艺生长SiN钝化层7；
5)在SiN钝化层7上光刻栅槽区域，并利用ICP工艺对该栅槽区域内的SiN钝化层7进行刻蚀，刻蚀深度至GaN帽层6；
6)在栅槽区域的GaN帽层6和栅槽区域以外的SiN钝化层7上，利用原子层沉积ALD工艺制备栅介质层8；
7)在栅介质层8上光刻栅电极区域，并利用电子束蒸发工艺制作栅电极12；
8)在栅电极12和栅电极区域以外的SiN钝化层7上，利用PECVD工艺生长SiN保护层9；
9)在SiN保护层9上光刻金属互联层开孔区，并利用ICP工艺依次刻蚀掉互联开孔区的SiN保护层9、栅介质层8和SiN钝化层7；
10)在金属互联层开孔区和未开孔刻蚀的SiN保护层9上光刻金属互联层区域，并利用电子束蒸发工艺制作金属互联层13，用于把源电极10和漏电极11引到器件表面，完成器件制作。
本发明与现有技术相比具有如下优点：
1.本发明的栅介质层由于采用具有铁电特性的HfO2介质，可以在介质厚度为20nm～30nm的范围内就能实现器件性能的增强。
2.本发明由于利用等离子增强原子层沉积PEALD工艺生长掺杂HfO2介质，提高了介质的结晶质量，同时生长所需的温度较低，即仅有300℃左右，可以有效避免高温条件对器件的损伤。
3.本发明没有直接进行凹槽刻蚀或者栅下F离子注入，而是在制作栅介质之前进行表面原位预处理，可以避免由于刻蚀和注入工艺对栅下造成的损伤，减小栅漏电。
附图说明
图1是本发明的基于掺杂HfO2铁电栅介质的AlGaN/GaN增强型HEMT器件的横截面示意图；
图2是本发明制作基于掺杂HfO2铁电栅介质的AlGaN/GaN增强型HEMT器件的工艺流程图。
具体实施方式
参照图1，本发明的掺杂HfO2铁电栅介质的AlGaN/GaN增强型HEMT器件，其结构自下而上依次包括的衬底1、AlN成核层2、GaN缓冲层3、AlN插入层4、AlGaN势垒层5、GaN帽层6、SiN钝化层7、栅介质层8和SiN保护层9，GaN缓冲层3的两端设有源电极10和漏电极11，栅介质层8的中间设有栅电极12，源电极10和漏电极11上设有金属互联层13，其中：
衬底1采用绝缘的蓝宝石或Si或SiC材料，厚度为400μm～500μm；
AlN成核层2的厚度为180nm；
GaN缓冲层3的厚度为1.3μm～2μm；
AlN插入层4的厚度为1nm；
AlGaN势垒层5的铝组分为22％～30％；
GaN帽层6的厚度为2nm；
SiN钝化层7的厚度为60～80nm；
栅介质层8采用掺杂HfO2材料，厚度为20nm～30nm；
SiN保护层9的厚度为200nm。
参照图2，本发明制备掺杂HfO2铁电栅介质的AlGaN/GaN增强型HEMT器件的方法，按照不同的衬底材料、不同的有源区电隔离工艺和不同的栅介质层材料厚度，给出如下三种实施例。
实施例一，在蓝宝石衬底上制作掺杂HfO2铁电栅介质厚度为20nm的AlGaN/GaN增强型HEMT器件。
本发明制作掺杂HfO2铁电栅介质的AlGaN/GaN增强型HEMT器件的初始材料是购买的外延基片上进行，该外延基片由下而上依次包括衬底1、AlN成核层2、GaN缓冲层3、AlN插入层4、AlGaN势垒层5和GaN帽层6。
步骤1，在外延基片的GaN缓冲层3上制作源电极10和漏电极11。
1a)在GaN帽层6上光刻源电极区域和漏电极区域：
首先，将外延基片放在200℃的热板上烘烤5min；
然后，在GaN帽层6上进行剥离胶的涂胶和甩胶，其甩胶厚度为0.35μm，并将样品放在200℃的热板上烘烤5min；
接着，在剥离胶上进行光刻胶的涂胶和甩胶，其甩胶厚度为0.77μm，并将样品放在90℃的热板上烘烤1min；
最后，将完成涂胶和甩胶的样品放入光刻机中对已涂胶的表面进行曝光，并将完成曝光的样品放入显影液中移除光刻胶和剥离胶，再对其进行超纯水冲洗和氮气吹后形成源电极区域和漏电极区域；
1b)在源电极区域和漏电极区域内的GaN帽层6上以及源电极区域和漏电极区域外的光刻胶上蒸发源电极10和漏电极11：
首先，将有源电极和漏电极光刻图形的样品放入等离子去胶机中进行底膜处理，其处理的时间为5min；
然后，将样品放入电子束蒸发台中，待电子束蒸发台的反应腔室真空度达到2×10-6Torr之后在源电极区域和漏电极区域内的GaN帽层6上以及源电极区域和漏电极区域外的光刻胶上蒸发欧姆金属形成源电极10和漏电极11，该欧姆金属是由下向上依次由Ti、Al、Ni和Au四层金属组成的金属堆栈结构；
最后，对完成欧姆金属蒸发的样品进行剥离，以移除源电极10和漏电极11外的欧姆金属、光刻胶和剥离胶，再用超纯水冲洗样品并用氮气吹干；
1c)将完成欧姆金属蒸发和剥离的样品放入快速热退火炉中进行退火处理，以使源电极10和漏电极11内GaN帽层6上的欧姆金属下沉至GaN缓冲层3，从而形成欧姆金属与异质结沟道之间的欧姆接触，其退火的工艺条件为：退火气氛为N2，退火温度为830℃，退火时间为30s。
步骤2，在GaN帽层6上光刻有源区的电隔离区域，利用ICP工艺制作器件有源区的电隔离。
2a)在GaN帽层6上光刻电隔离区域：
首先，将样品放在200℃的热板上烘烤5min；
然后，进行光刻胶的涂胶和甩胶，其甩胶转速为3500转/mim，并将样品放在90℃的热板上烘烤1min；
最后，将样品放入光刻机中对电隔离区域内的光刻胶进行曝光，再将完成曝光后的样品放入显影液中以移除电隔离区域内的光刻胶，并对其进行超纯水冲洗和氮气吹干；
2b)在GaN帽层6上刻蚀电隔离区域：
首先，利用ICP工艺依次刻蚀电隔离区域的GaN帽层6、AlGaN势垒层5、AlN插入层4和GaN缓冲层3，以实现有源区的台面隔离，其总的刻蚀深度为100nm；
最后，将样品依次放入丙酮溶液、剥离液、丙酮溶液和乙醇溶液中进行清洗，以移除电隔离区域外的光刻胶，再用超纯水冲洗样品并用氮气吹干。
步骤3，在源电极10、漏电极11和有源区的GaN帽层6上，利用PECVD工艺生长SiN钝化层7。
3a)对完成有源区电隔离的样品进行表面清洗：
首先，将样品放入丙酮溶液中超声清洗3mim，其超声强度为3.0；
然后，将样品放入温度为60℃的剥离液中水浴加热5min；
接着，将样品依次放入丙酮溶液和乙醇溶液中超声清洗3min，其超声强度为3.0；
最后，用超纯水冲洗样品并用氮气吹干；
3b)在源电极10、漏电极11和有源区的GaN帽层6上，利用PECVD工艺生长厚度为60nm的SiN钝化层，其生长的工艺条件为：采用NH3和SiH4作为反应气体，衬底温度为250℃，反应腔室压力为600mTorr，RF功率为22W。
步骤4，在SiN钝化层7上光刻栅槽区域，并利用ICP工艺对该栅槽区域内的SiN钝化层7进行刻蚀。
4a)在SiN钝化层7上光刻栅槽区域：
首先，将样品放在200℃的热板上烘烤5min；
然后，进行光刻胶的涂胶和甩胶，其甩胶转速为3500转/mim，并将样品放在90℃的热板上烘烤1min；
接着，将样品放入光刻机中对栅槽区域内的光刻胶进行曝光；
最后，将完成曝光后的样品放入显影液中以移除栅槽区域内的光刻胶，并对其进行超纯水冲洗和氮气吹干；
4b)利用ICP刻蚀工艺移除栅槽区域内的SiN钝化层7，其刻蚀的条件为：反应气体为CF4和O2，反应腔室压力为10mTorr，上电极和下电极的射频功率分别为100W和10W，刻蚀的深度为60nm至GaN帽层6。
步骤5，在栅槽区域内的GaN帽层6和栅槽区域外的SiN钝化层7上，利用ALD工艺制备HfO2栅介质层8。
5a)对完成栅槽刻蚀的样品进行表面清洗：
首先，将样品放入丙酮溶液中超声清洗3mim，其超声强度为3.0；
然后，将样品放入温度为60℃的剥离液中水浴加热5min；
接着，将样品依次放入丙酮溶液和乙醇溶液中超声清洗3min，其超声强度为3.0；
最后，用超纯水冲洗样品并用氮气吹干；
5b)将完成表面清洗的样品放入等离子增强原子层沉积PEALD设备中，对栅槽区域的GaN帽层6和栅槽区域外的SiN钝化层7表面进行原位预处理，其处理的工艺条件为：反应气体为NH3和N2混合气体，衬底温度为300℃，RF功率设置为200W，处理时间为5min；
5c)在栅槽区域内的GaN帽层6和栅槽区域外的SiN钝化层7上，利用PEALD设备沉积厚度为20nm的HfO2栅介质层8，其沉积的工艺条件为：采用H2O和Hf[N(C2H5)2]4(TMAH)作为反应前驱体源，衬底温度为300℃，RF功率设置为50W，反应腔室压力为0.3Torr；
5d)将完成栅介质层8的样品放入快速热退火炉中进行退火处理，其退火的工艺条件为：退火气体为N2，退火温度为500℃，退火时间为5min。
步骤6，在栅介质层8上光刻栅电极区域，并利用电子束蒸发工艺制作栅电极12。
6a)在栅介质层8上光刻栅电极区域：
首先，将完成栅介质层8的样品放在200℃的热板上烘烤5min；
然后，在栅介质层8上进行剥离胶的涂胶和甩胶，其甩胶厚度为0.35μm，并将样品放在200℃的热板上烘烤5min；
接着，在剥离胶上进行光刻胶的涂胶和甩胶，其甩胶厚度为0.77μm，并将样品放在90℃的热板上烘烤1min；
之后，将完成涂胶和甩胶的样品放入光刻机中对栅电极区域内的光刻胶进行曝光；
最后，将完成曝光的样品放入显影液中移除栅电极区域内的光刻胶和剥离胶，并对其进行超纯水冲洗和氮气吹干；
6b)在栅电极区域内的栅介质层8和栅电极区域外的光刻胶上蒸发栅电极12：
首先，将栅电极区域有光刻图形的样品放入等离子去胶机中进行底膜处理，其处理的时间为5min；
然后，将样品放入电子束蒸发台中，待电子束蒸发台的反应腔室真空度达到2×10-6Torr之后，再在栅电极区域内的栅介质层8和栅电极区域外的光刻胶上蒸发栅金属，该栅金属是由下向上依次由Ni、Au和Ni三层金属组成的金属堆栈结构；
最后，对完成栅金属蒸发的样品进行剥离，以移除栅电极区域外的栅金属、光刻胶和剥离胶，用超纯水冲洗样品并用氮气吹干后形成栅电极12。
步骤7，在栅电极12和栅电极以外的SiN钝化层7上，利用PECVD工艺生长SiN保护层9。
7a)对完成栅电极12制作的样品进行表面清洗：
首先，将样品放入丙酮溶液中超声清洗3mim，其超声强度为3.0；
然后，将样品放入温度为60℃的剥离液中水浴加热5min；
接着，将样品依次放入丙酮溶液和乙醇溶液中超声清洗3min，其超声强度为3.0；
最后，用超纯水冲洗样品并用氮气吹干；
7b)在栅电极12和栅电极以外的SiN钝化层7上，利用PECVD工艺生长厚度为200nm的SiN保护层9，其生长的工艺条件为：采用NH3和SiH4作为反应气体，衬底温度为250℃，反应腔室压力为600mTorr，RF功率为22W。
步骤8，在SiN保护层9上光刻金属互联开孔区，并利用ICP工艺依次刻蚀掉互联开孔区的SiN保护层9、栅介质层8、SiN钝化层7。
8a)在SiN保护层9上光刻金属互联开孔区：
首先，将样品放在200℃的热板上烘烤5min；
然后，进行光刻胶的涂胶和甩胶，其甩胶转速为3500转/mim，并将样品放在90℃的热板上烘烤1min；
接着，将样品放入光刻机中对金属互联开孔区域内的光刻胶进行曝光；
最后，将完成曝光后的样品放入显影液中以移除互联开孔区域内的光刻胶，并对其进行超纯水冲洗和氮气吹干；
8b)利用ICP刻蚀工艺在反应气体为CF4和O2，反应腔室压力为10mTorr，上电极和下电极的射频功率分别为100W和10W的条件下，先移除互联开孔区域内的200nm厚的SiN保护层9，再刻蚀掉20nm厚的HfO2栅介质8，最后刻蚀掉60nm厚的SiN钝化层7。
步骤9，在金属互联层开孔区的源电极10和漏电极11以及未开孔刻蚀的SiN保护层9上光刻金属互联区域，并利用电子束蒸发工艺制作金属互联层13。
9a)在金属互联层开孔区的源电极10和漏电极11以及未开孔刻蚀的SiN保护层9上光刻金属互联区域13：
首先，将完成金属层互联开孔刻蚀的样品放在200℃的热板上烘烤5min；
然后，在金属互联开孔区的源电极10和漏电极11以及未开孔刻蚀的SiN保护层9上进行剥离胶的涂胶和甩胶，其甩胶厚度为0.35μm，并将样品放在200℃的热板上烘烤5min；
接着，在剥离胶上进行光刻胶的涂胶和甩胶，其甩胶厚度为0.77μm，并将样品放在90℃的热板上烘烤1min；
最后，将完成涂胶和甩胶的样品放入光刻机中对金属互连区域13内的光刻胶进行曝光，再将完成曝光的样品放入显影液中移除金属互联区域13内的光刻胶和剥离胶，并对其进行超纯水冲洗和氮气吹干；
9b)在金属互连区域13内的电极和SiN保护层9以及金属互连区域13外的光刻胶上蒸发金属互连层13：
首先，将有金属互连区域的样品放入等离子去胶机中进行底膜处理，其处理的时间为5min；
然后，将样品放入电子束蒸发台中，待电子束蒸发台的反应腔室真空度达到2×10-6Torr之后，再在互连金属区域内的电极和SiN保护层9以及金属互连区域外的光刻胶上蒸发金属互联层13，该金属互联层是由下向上依次由Ti和Au两层金属组成的金属堆栈结构，以引出电极；
最后，对完成互联金属蒸发的样品进行剥离，以移除金属互联层13外的金属、光刻胶和剥离胶，并用超纯水冲洗样品并用氮气吹干，完成器件制作。
实施例二，在SiC衬底上制作掺杂HfO2铁电栅介质厚度为25nm的AlGaN/GaN增强型HEMT器件。
步骤一，在外延基片的GaN缓冲层3上制作源电极10和漏电极11。
1.1)在GaN帽层6上光刻源电极区域和漏电极区域：
本步骤的具体实现与实施例一中的步骤1a)相同；
1.2)在源电极区域和漏电极区域内的GaN帽层6上以及源电极区域和漏电极区域外的光刻胶上蒸发源电极10和漏电极11：
本步骤的具体实现与实施例一中的步骤1b)相同；
1.3)将完成欧姆金属蒸发和剥离的样品放入快速热退火炉中进行退火处理，以使源电极10和漏电极11内GaN帽层6上的欧姆金属下沉至GaN缓冲层3，从而形成欧姆金属与异质结沟道之间的欧姆接触，其退火的工艺条件为：退火气氛为N2，退火温度为850℃，退火时间为30s。
步骤二，在GaN帽层6上光刻有源区的电隔离区域，利用离子注入工艺制作器件有源区的电隔离。
2.1)在GaN帽层6上光刻电隔离区域：首先将样品放在200℃的热板上烘烤5min，然后进行光刻胶的涂胶和甩胶，其甩胶厚度为2μm，并将样品放在90℃的热板上烘烤1min，接着将样品放入光刻机中对电隔离区域内的光刻胶进行曝光，最后将完成曝光后的样品放入显影液中以移除电隔离区域内的光刻胶，并对其进行超纯水冲洗和氮气吹干；
2.2)在GaN帽层6上制作有源区的电隔离：利用离子注入工艺依次将N离子注入到电隔离区域的GaN帽层6、AlGaN势垒层5、AlN插入层4和GaN外延层3，以实现有源区的电隔离，其注入的深度为100nm，然后将样品依次放入丙酮溶液、剥离液、丙酮溶液和乙醇溶液中进行清洗，以移除电隔离区域外的光刻胶，最后用超纯水冲洗样品并用氮气吹干。
步骤三，在源电极10、漏电极11和有源区的GaN帽层6上，利用PECVD工艺生长SiN钝化层7。
3.1)对完成有源区电隔离的样品进行表面清洗：
本步骤的具体实现与实施例一中的步骤3a相同。
3.2)在源电极10、漏电极11和有源区的GaN帽层6上，利用PECVD工艺生长厚度为70nm的SiN钝化层，其生长的工艺条件为：采用NH3和SiH4作为反应气体，衬底温度为250℃，反应腔室压力为600mTorr，RF功率为22W。
步骤四，在SiN钝化层7上光刻栅槽区域，并利用ICP工艺刻蚀掉该栅槽区域内的SiN钝化层7。
本步骤的具体实现与实施例一中的步骤4相同。
步骤五，在栅槽区域内的GaN帽层6和栅槽区域外的SiN钝化层7上，利用ALD工艺制备HfO2栅介质层8。
5.1)对完成栅槽刻蚀的样品进行表面清洗：
本步骤的具体实现与实施例一中的步骤5a)相同；
5.2)将完成表面清洗的样品放入等离子增强原子层沉积PEALD设备中进行原位表面预处理：
本步骤的具体实现与实施例一中的步骤5b)相同；
5.3)在栅槽区域内的GaN帽层6和栅槽区域外的SiN钝化层7上，利用等离子增强原子层沉积PEALD工艺厚度为25nm的HfO2栅介质层8，其沉积的工艺条件为：采用H2O和Hf[N(C2H5)2]4(TMAH)作为反应前驱体源，衬底温度为350℃，RF功率设置为50W，反应腔室压力为0.3Torr；
5.4)将完成栅介质层8生长的样品放入快速热退火炉中进行退火处理：
本步骤的具体实现与实施例一中的步骤5d)相同。
步骤六，在栅介质层8上光刻栅电极12区域，并利用电子束蒸发工艺制作栅电极12。
本步骤的具体实现与实施例一中的步骤6相同。
步骤七，在栅电极12和栅电极以外的SiN钝化层7上，利用PECVD工艺生长SiN保护层9。
本步骤的具体实现与实施例一中的步骤7相同。
步骤八，在SiN保护层9上光刻金属互联开孔区，并利用ICP工艺依次刻蚀掉互联开孔区的SiN保护层9、栅介质层8、SiN钝化层7。
8.1)在SiN保护层9上光刻金属互联开孔区：
本步骤的具体实现与实施例一中的步骤8a)相同；
8.2)利用ICP刻蚀工艺在反应气体为CF4和O2，反应腔室压力为10mTorr，上电极和下电极的射频功率分别为100W和10W的条件下，先移除互联开孔区域内的200nm厚的SiN保护层9，再刻蚀掉25nm厚的HfO2栅介质层8，最后刻蚀掉70nm厚的SiN钝化层7。
步骤九，在金属互联开孔区的源电极10和漏电极11以及未开孔刻蚀的SiN保护层9上光刻金属互联层区域，并利用电子束蒸发工艺制作金属互联层13，用于将源电极10和漏电极11引到表面。
本步骤的具体实现与实施例一中的步骤9相同。
实施例三，在Si衬底上制作掺杂HfO2铁电栅介质8厚度为30nm的AlGaN/GaN增强型HEMT器件。
步骤A，在外延基片的GaN缓冲层3上制作源电极10和漏电极11。
本步骤的具体实现与实施例一中的步骤1相同。
步骤B，在GaN帽层6上光刻有源区的电隔离区域，利用离子注入工艺制作器件有源区的电隔离。
本步骤的具体实现与实施例二中的步骤二相同。
步骤C，在源电极10、漏电极11和有源区的GaN帽层6上，利用PECVD工艺生长SiN钝化层7。
C1)对完成有源区电隔离的样品进行表面清洗：
本步骤的具体实现与实施例一中的步骤3a相同。
C2)在源电极10、漏电极11和有源区的GaN帽层6上，利用PECVD工艺生长厚度为80nm的SiN钝化层，其生长的工艺条件为：采用NH3和SiH4作为反应气体，衬底温度为250℃，反应腔室压力为600mTorr，RF功率为22W。
步骤D，在SiN钝化层7上光刻栅槽区域，并利用ICP工艺刻蚀掉该栅槽区域内的SiN钝化层7。
本步骤的具体实现与实施例一中的步骤4相同。
步骤E，在栅槽区域内的GaN帽层6和栅槽区域外的SiN钝化层7上，利用ALD工艺制备HfO2栅介质层8。
E1)对完成栅槽刻蚀的样品进行表面清洗：
本步骤的具体实现与实施例一中的步骤5a)相同；
E2)将完成表面清洗的样品放入等离子增强原子层沉积PEALD设备中进行原位表面预处理：
本步骤的具体实现与实施例一中的步骤5b)相同；
E3)在栅槽区域内的GaN帽层6和栅槽区域外的SiN钝化层7上，利用等离子增强原子层沉积PEALD设备沉积厚度为30nm的HfO2栅介质层8，其沉积的工艺条件为：采用H2O和Hf[N(C2H5)2]4(TMAH)作为反应前驱体源，衬底温度为300℃，RF功率设置为50W，反应腔室压力为0.3Torr；
E4)将完成栅介质层8生长的样品放入快速热退火炉中进行退火处理：
本步骤的具体实现与实施例一中的步骤5d)相同。
步骤F，在栅介质层8上光刻栅电极区域，并利用电子束蒸发工艺制作栅电极12。
本步骤的具体实现与实施例一中的步骤6相同。
步骤G，在栅电极12和栅电极以外的SiN钝化层7上，利用PECVD工艺生长SiN保护层9。
本步骤的具体实现与实施例一中的步骤7相同。
步骤H，在SiN保护层9上光刻金属互联层开孔区，并利用ICP工艺依次刻蚀掉互联开孔区的SiN保护层9、栅介质层8和SiN钝化层7。
H1)在SiN保护层9上光刻金属互联层开孔区：
本步骤的具体实现与实施例一中的步骤8a)相同；
H2)利用ICP刻蚀工艺在反应气体为CF4和O2，反应腔室压力为10mTorr，上电极和下电极的射频功率分别为100W和10W的条件下，先移除互联开孔区域内的200nm厚的SiN保护层9，再刻蚀掉30nm厚的HfO2栅介质层8，最后刻蚀掉80nm厚的SiN钝化层7。
步骤I，在金属互联开孔区的源电极10和漏电极11以及未开孔刻蚀的SiN保护层9上光刻金属互联层区域，并利用电子束蒸发工艺制作金属互联层13，用于将源电极10和漏电极11引到表面。
本步骤的具体实现与实施例一中的步骤9相同。
以上描述仅是本发明的三个具体实例，并不构成对本发明的任何限制，显然对于本领域的专业人员来说，在了解了本发明内容和原理后，都可能在不背离本发明原理、结构的情况下，进行形式和细节上的各种修正和改变，但是这些基于本发明思想的修正和改变仍在本发明的权利要求保护范围之内。

Claims (9)

1.基于掺杂HfO2铁电栅介质的AlGaN/GaN增强型HEMT器件，自下而上包括衬底(1)、AlN成核层(2)、GaN缓冲层(3)、AlN插入层(4)、AlGaN势垒层(5)、GaN帽层(6)和SiN钝化层(7)，GaN缓冲层(3)上的两端设有源电极(10)和漏电极(11)，源电极(10)和漏电极(11)上设有金属互联层(13)，其特征在于：
SiN钝化层(7)中设有凹型结构，凹型内壁及SiN钝化层(7)表面设有栅介质层(8)，该栅介质层(8)采用HfO2材料；
凹型栅介质层上设有栅电极(12)，栅电极(12)和钝化层(7)表面的栅介质层(8)上覆盖有SiN钝化层(9)。
2.根据权利要求1所述的器件，其特征在于SiN钝化层(7)中的凹型深度为60～80nm。
3.根据权利要求1所述的器件，其特征在于栅介层(8)的厚度为20nm～30nm。
4.一种基于掺杂HfO2铁电栅介质的AlGaN/GaN增强型HEMT器件的制备方法，其步骤包括如下：
1)选用已形成衬底(1)、AlN成核层(2)、GaN缓冲层(3)、AlN插入层(4)、AlGaN势垒层(5)和GaN帽层(6)的外延基片
2)在外延基片的GaN缓冲层(3)的两端制作源电极(10)和漏电极(11)；
3)在外延基片的GaN帽层(6)上光刻有源区的电隔离区域，利用感应耦合等离子刻蚀ICP工艺或离子注入工艺制作器件有源区的电隔离；
4)在源电极(10)、漏电极(11)和有源区的GaN帽层(6)上，利用等离子增强化学气相沉积PECVD工艺生长SiN钝化层(7)；
5)在SiN钝化层(7)上光刻栅槽区域，并利用ICP工艺对该栅槽区域内的SiN钝化层(7)进行刻蚀，刻蚀深度至GaN帽层(6)；
6)在栅槽区域的GaN帽层(6)和栅槽区域以外的SiN钝化层(7)上，利用原子层沉积ALD工艺制备栅介质层(8)；
7)在栅介质层(8)上光刻栅电极区域，并利用电子束蒸发工艺制作栅电极(12)；
8)在栅电极(12)和栅电极区域以外的SiN钝化层(7)上，利用PECVD工艺生长SiN保护层(9)；
9)在SiN保护层(9)上光刻金属互联层开孔区，并利用ICP工艺依次刻蚀掉互联开孔区的SiN保护层(9)、栅介质层(8)和SiN钝化层(7)；
10)在金属互联层开孔区和未开孔刻蚀的SiN保护层(9)上光刻金属互联层区域，并利用电子束蒸发工艺制作金属互联层(13)，用于把源电极(10)和漏电极(11)引到器件表面，完成器件制作。
5.根据权利要求4所述的方法，其中步骤6)中利用ALD工艺制备栅介质层(8)，其步骤如下：
5a)将制作完栅槽刻蚀的样品放入化学溶液中进行清洗，去除栅槽区域的GaN帽层(6)和栅槽区域以外的SiN钝化层(7)表面的杂质；
5b)将样品放入等离子增强原子层沉积PEALD设备中，利用远程等离子体对栅槽区域的GaN帽层(6)表面进行原位预处理；
5c)在栅槽区域的GaN帽层(6)和栅槽区域以外的SiN钝化层(7)上，利用等离子增强原子层沉积PEALD工艺生长厚度为20nm～30nm的掺杂HfO2栅介质层(8)；
5d)利用快速热退火工艺对样品进行退火处理，改善栅介质层的质量和器件界面特性。
6.根据权利要求4所述的方法
(1)其中步骤3)中的感应耦合等离子刻蚀ICP的工艺条件如下：
Cl2作为反应气体，
Cl2流量25sccm，
上电极和下电极的射频功率分别为100W和10W，
反应腔室压力为10mTorr。
(2)其中步骤5)和步骤9)中的感应耦合等离子刻蚀ICP的工艺条件如下：
CF4和O2作为反应气体，
CF4流量25sccm，O2流量5sccm，
上电极和下电极的射频功率分别为100W和10W，
反应腔室压力为10mTorr。
7.根据权利要求4所述的方法，其中步骤4)和步骤8)的PECVD工艺条件如下：
NH3和SiH4作为反应气体，
衬底温度为250℃，
RF功率为22W，
反应腔室压力为600mTorr。
8.根据权利要求5所述的方法，其中步骤5b)中对栅槽区域表面进行原位预处理，是在等离子增强原子层沉积PEALD设备中利用远程等离子体进一步移除栅槽区域的GaN帽层(6)表面的杂质和自然氧化层，其移除的工艺条件如下：
反应前驱体源为NH3和N2气体，
衬底温度为300℃，
射频源功率设置为200W，
移除时间为5min。
9.根据权利要求5所述的方法，其中步骤5c)中生长HfO2栅介质层(8)的ALD工艺条件如下：
反应前驱体源为H2O和Hf[N(C2H5)2]4(TMAH)，
衬底温度为300℃，
射频源功率为50W，
反应腔室压力为0.3Torr。
CN201710557658.6A 2017-07-10 2017-07-10 基于掺杂HfO2铁电栅介质的AlGaN/GaN增强型HEMT器件及制作方法 Pending CN107316901A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710557658.6A CN107316901A (zh) 2017-07-10 2017-07-10 基于掺杂HfO2铁电栅介质的AlGaN/GaN增强型HEMT器件及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710557658.6A CN107316901A (zh) 2017-07-10 2017-07-10 基于掺杂HfO2铁电栅介质的AlGaN/GaN增强型HEMT器件及制作方法

Publications (1)

Publication Number Publication Date
CN107316901A true CN107316901A (zh) 2017-11-03

Family

ID=60178547

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710557658.6A Pending CN107316901A (zh) 2017-07-10 2017-07-10 基于掺杂HfO2铁电栅介质的AlGaN/GaN增强型HEMT器件及制作方法

Country Status (1)

Country Link
CN (1) CN107316901A (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107958928A (zh) * 2017-11-20 2018-04-24 西安电子科技大学 一种基于横向沟道调制的增强型场效应晶体管及其制作方法
CN108231812A (zh) * 2018-01-24 2018-06-29 德淮半导体有限公司 晶体管及其制造方法以及cmos图像传感器
CN108417630A (zh) * 2018-05-15 2018-08-17 西安电子科技大学 Hemt器件及其制备方法
CN108666216A (zh) * 2018-05-15 2018-10-16 西安电子科技大学 基于叠层钝化结构的hemt器件及其制备方法
CN110797390A (zh) * 2019-09-30 2020-02-14 西安交通大学 一种增强型GaNHEMT集成结构及其制备方法
CN111627908A (zh) * 2020-05-29 2020-09-04 宁波铼微半导体有限公司 一种GaN基CMOS器件及其制备方法
WO2020228352A1 (zh) * 2019-05-10 2020-11-19 中国科学院苏州纳米技术与纳米仿生研究所 半导体器件及其制备方法
DE102021201791A1 (de) 2021-02-25 2022-08-25 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Transistor mit hoher Elektronenbeweglichkeit (HEMT), Transistoranordnung, Verfahren zum Steuern eines HEMTs und Verfahren zum Herstellen eines HEMTs
CN116435343A (zh) * 2023-04-17 2023-07-14 西安电子科技大学 一种侧壁刻蚀修复的Mos-Type沟槽型功率器件及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104011867A (zh) * 2011-12-23 2014-08-27 英特尔公司 用于栅极凹进晶体管的iii-n材料结构
US20150060861A1 (en) * 2013-09-03 2015-03-05 Taiwan Semiconductor Manufacturing Co., Ltd. GaN Misfets with Hybrid AI203 As Gate Dielectric
CN106373884A (zh) * 2016-09-08 2017-02-01 西安电子科技大学 复合栅介质GaN基绝缘栅高电子迁移率晶体管的制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104011867A (zh) * 2011-12-23 2014-08-27 英特尔公司 用于栅极凹进晶体管的iii-n材料结构
US20150060861A1 (en) * 2013-09-03 2015-03-05 Taiwan Semiconductor Manufacturing Co., Ltd. GaN Misfets with Hybrid AI203 As Gate Dielectric
CN106373884A (zh) * 2016-09-08 2017-02-01 西安电子科技大学 复合栅介质GaN基绝缘栅高电子迁移率晶体管的制作方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
田本朗: "栅介质的介电特性对AlGaN/GaN MISHEMTs性能影响研究", 《中国博士学位论文全文数据库 信息科技辑》 *

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107958928A (zh) * 2017-11-20 2018-04-24 西安电子科技大学 一种基于横向沟道调制的增强型场效应晶体管及其制作方法
CN108231812A (zh) * 2018-01-24 2018-06-29 德淮半导体有限公司 晶体管及其制造方法以及cmos图像传感器
CN108666216B (zh) * 2018-05-15 2021-05-07 西安电子科技大学 基于叠层钝化结构的hemt器件及其制备方法
CN108417630A (zh) * 2018-05-15 2018-08-17 西安电子科技大学 Hemt器件及其制备方法
CN108666216A (zh) * 2018-05-15 2018-10-16 西安电子科技大学 基于叠层钝化结构的hemt器件及其制备方法
CN108417630B (zh) * 2018-05-15 2020-10-02 西安电子科技大学 Hemt器件及其制备方法
US11888052B2 (en) 2019-05-10 2024-01-30 Suzhou Institute Of Nano-Tech And Nano-Bionics (Sinano), Chinese Academy Of Sciences Semiconductor device and manufacturing method thereof employing an etching transition layer
WO2020228352A1 (zh) * 2019-05-10 2020-11-19 中国科学院苏州纳米技术与纳米仿生研究所 半导体器件及其制备方法
CN110797390A (zh) * 2019-09-30 2020-02-14 西安交通大学 一种增强型GaNHEMT集成结构及其制备方法
CN110797390B (zh) * 2019-09-30 2021-12-28 西安交通大学 一种增强型GaNHEMT集成结构及其制备方法
CN111627908B (zh) * 2020-05-29 2023-08-29 宁波铼微半导体有限公司 一种GaN基CMOS器件及其制备方法
CN111627908A (zh) * 2020-05-29 2020-09-04 宁波铼微半导体有限公司 一种GaN基CMOS器件及其制备方法
DE102021201791A1 (de) 2021-02-25 2022-08-25 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Transistor mit hoher Elektronenbeweglichkeit (HEMT), Transistoranordnung, Verfahren zum Steuern eines HEMTs und Verfahren zum Herstellen eines HEMTs
WO2022180127A1 (de) 2021-02-25 2022-09-01 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Transistor mit hoher elektronenbeweglichkeit (hemt), transistoranordnung, verfahren zum steuern eines hemts und verfahren zum herstellen eines hemts
CN116435343A (zh) * 2023-04-17 2023-07-14 西安电子科技大学 一种侧壁刻蚀修复的Mos-Type沟槽型功率器件及其制备方法
CN116435343B (zh) * 2023-04-17 2024-02-09 西安电子科技大学 一种侧壁刻蚀修复的Mos-Type沟槽型功率器件及其制备方法

Similar Documents

Publication Publication Date Title
CN107316901A (zh) 基于掺杂HfO2铁电栅介质的AlGaN/GaN增强型HEMT器件及制作方法
CN107369704A (zh) 含有铁电栅介质的叠层栅增强型GaN高电子迁移率晶体管及制备方法
US20220209000A1 (en) High-threshold-voltage normally-off high-electron-mobility transistor and preparation method therefor
CN107170822A (zh) 基于负电容介质的GaN基凹槽绝缘栅增强型高电子迁移率晶体管
JP7178121B2 (ja) 半導体デバイスの製造方法、及びその使用
CN106847895B (zh) 基于TiN/Cu/Ni栅电极的GaN基高电子迁移率晶体管及制作方法
CN106373884B (zh) 复合栅介质GaN基绝缘栅高电子迁移率晶体管的制作方法
CN106229345A (zh) 叠层栅介质GaN基绝缘栅高电子迁移率晶体管及制作方法
CN101232045A (zh) 一种场效应晶体管多层场板器件及其制作方法
CN106876351B (zh) 一种射频功率半导体器件的金属互联结构及制作方法
CN107958928A (zh) 一种基于横向沟道调制的增强型场效应晶体管及其制作方法
CN107393959A (zh) 基于自对准栅的GaN超高频器件及制作方法
CN106887454A (zh) GaN基鳍栅增强型器件及其制作方法
CN107248531A (zh) 基于实时监控开栅结构参数的阈值电压可控型GaN基增强型器件的制备方法
CN106847881A (zh) 金属氧化物半导体场效应晶体管及其制作方法
CN110660643A (zh) 一种优化氮化镓高电子迁移率晶体管钝化的方法
CN108666216B (zh) 基于叠层钝化结构的hemt器件及其制备方法
CN113594226A (zh) 一种基于平面纳米线沟道的高线性hemt器件及制备方法
CN106898644B (zh) 高击穿电压场效应晶体管及其制作方法
CN108598000A (zh) GaN基增强型MISHEMT器件的制作方法及器件
CN104681618B (zh) 一种具有双凹陷缓冲层的4H‑SiC金属半导体场效应晶体管
CN114171584A (zh) 基于Ga2O3的异质结场效应晶体管及制备方法
CN111785776B (zh) 垂直结构Ga2O3金属氧化物半导体场效应晶体管的制备方法
CN104064595B (zh) 一种基于槽栅结构的增强型AlGaN/GaN MISHEMT器件结构及其制作方法
CN107302022A (zh) 低损伤表面处理高效率器件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20171103