CN110797390A - 一种增强型GaNHEMT集成结构及其制备方法 - Google Patents

一种增强型GaNHEMT集成结构及其制备方法 Download PDF

Info

Publication number
CN110797390A
CN110797390A CN201910943288.9A CN201910943288A CN110797390A CN 110797390 A CN110797390 A CN 110797390A CN 201910943288 A CN201910943288 A CN 201910943288A CN 110797390 A CN110797390 A CN 110797390A
Authority
CN
China
Prior art keywords
layer
gan
enhanced
electron
integrated structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910943288.9A
Other languages
English (en)
Other versions
CN110797390B (zh
Inventor
王玮
王宏兴
问峰
张明辉
林芳
陈根强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Jiaotong University
Original Assignee
Xian Jiaotong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Jiaotong University filed Critical Xian Jiaotong University
Priority to CN201910943288.9A priority Critical patent/CN110797390B/zh
Publication of CN110797390A publication Critical patent/CN110797390A/zh
Application granted granted Critical
Publication of CN110797390B publication Critical patent/CN110797390B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7781Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种增强型GaNHEMT集成结构及其制备方法,包括:衬底;HEMT集成结构还包括形成于衬底上的AlN成核层、形成于AlN成核层上的GaN缓冲层、形成于GaN缓冲层上的AlN插入层、形成于AlN插入层上的AlxGa1‑xN势垒层、形成于AlxGa1‑xN势垒层上的GaN盖帽层以及形成于GaN盖帽层上的电子接收层;其中,电子接收层的功函数大于AlxGa1‑xN势垒层的功函数,电子能够从AlxGa1‑xN/GaN界面二维沟道转移至电子接收层。本发明的增强型GaNHEMT集成结构利用电子接收层与势垒层之间的功函数差,产生较宽的空间电荷区,使得电子从GaN/AlGaN异质界面二维电子气流入电子接收层,进而将栅极下方沟道耗尽,获得增强型器件特性。

Description

一种增强型GaNHEMT集成结构及其制备方法
技术领域
本发明属于半导体器件技术领域,特别涉及一种增强型GaNHEMT集成结构及其制备方法。
背景技术
第一代Si、Ge半导体将人类带入了信息时代,同时也带动了电子系统的智能化和信息化。第二代半导体(GaAs、InP、MCT等)为我们带来光电器件、功率电子器件、射频电子器件和空间抗辐照器件等,引发了无线通信、光通信等信息领域的革命。第三代半导体GaN具有宽禁带、高击穿、高频等优异的半导体特性;相比Si基半导体,GaN材料的击穿场强是其10余倍,Baliga优值高出其1580多倍;相比于其它三五族半导体材料,GaN基异质结因其在不掺杂时通过强自发极化效应能产生极高浓度的二维电子气,更是使其成为第三代半导体材料中的首选。更重要的是,GaN材料能够同时满足功率开关的低导通损耗和低开关损耗要求。GaN材料优越的性能使其在射频微波和电力电子领域有着广阔的应用前景。
尽管目前GaN基功率器件的研究已经取得丰硕的成绩,不少200V、650V功率产品已经面世且在电子汽车、通讯等行业取得应用,然而大多器件均显示出耗尽型特性。基于电力电子系统安全性、能耗、电路设计简化性以及成本等方面考虑,增强型器件的研发与产业化还是十分必要的,尤其是在高速开关应用方面。现阶段获得增强型器件常用的技术手段有p-GaN栅极FET和绝缘栅(MIS)FET,其工艺步骤中都有对p-GaN栅极或者AlxGa1-xN势垒层刻蚀一项,对刻蚀精度、厚度、表面粗糙度等要求非常高,且刻蚀损伤会带来器件性能的下降,动态导通电阻的增加。
综上,亟需一种新的增强型GaNHEMT集成结构。
发明内容
本发明的目的在于提供一种增强型GaNHEMT集成结构及其制备方法,以解决上述存在的一个或多个技术问题。本发明的增强型GaNHEMT集成结构利用电子接收层与势垒层之间的功函数差,产生较宽的空间电荷区,使得电子从GaN/AlGaN异质界面二维电子气流入电子接收层,进而将栅极下方沟道耗尽,获得增强型器件特性。本发明的制备方法,摒弃了传统工艺中的刻蚀技术,不会对导电沟道的性能产生损伤,能够减弱HEMT集成结构中的电流崩塌效应,同时可降低制备工艺难度。
为达到上述目的,本发明采用以下技术方案:
本发明的一种增强型GaNHEMT集成结构,包括:衬底;所述HEMT集成结构还包括形成于所述衬底上的AlN成核层、形成于所述AlN成核层上的GaN缓冲层、形成于所述GaN缓冲层上的AlN插入层、形成于所述AlN插入层上的AlxGa1-xN势垒层、形成于所述AlxGa1-xN势垒层上的GaN盖帽层以及形成于所述GaN盖帽层上的电子接收层;其中,所述电子接收层的功函数大于AlxGa1-xN势垒层的功函数,电子能够从AlxGa1-xN/GaN界面二维沟道转移至电子接收层。
本发明的进一步改进在于,所述电子接收层的材料是功函数大于AlxGa1-xN势垒层的氧化物;所述电子接收层的厚度为1~50nm。
本发明的进一步改进在于,所述电子接收层的材料为MoO3、WO3、V2O5、Nb2O5、CrO3、NiO或Co3O4
本发明的进一步改进在于,所述AlN成核层厚度为2~5nm,所述GaN缓冲层厚度为1~5μm,所述AlxGa1-xN势垒层厚度为2~30nm。
本发明的进一步改进在于,所述AlN插入层厚度为0~5nm;所述GaN盖帽层厚度为0~2nm。
本发明的进一步改进在于,还包括:形成在所述GaN缓冲层及部分GaN盖帽层上的源极和漏极、形成在所述电子接收层上的栅极;其中,源极和漏极形成欧姆接触。
本发明的进一步改进在于,所述源极、漏极的材料为Ti、Al、Ni、Au、Zr、W、Pt和Pd中的一种或多种;所述栅极的材料为Ni、Au、Pt、Ir、TiN、NiN、Cu、ITO和多晶硅中的一种或多种。
本发明的一种增强型GaNHEMT集成结构的制备方法,包括以下步骤:
步骤1,在衬底上分别依次外延AlN成核层、GaN缓冲、AlN插入层、AlxGa1-xN势垒层和GaN盖帽层,获得GaN HEMT外延结构;
步骤2,在步骤1获得的GaN HEMT外延结构上光刻、刻蚀形成台面结构;所述台面结构包括GaN缓冲层、AlN插入层、AlxGa1-xN势垒层和GaN盖帽层;
步骤3,在台面结构的GaN缓冲层表面沉积材料形成源极和漏极,并退火形成欧姆接触;
步骤4,在台面结构的GaN盖帽层表面沉积材料形成电子接收层和栅极,完成制备;
其中,所述电子接收层的功函数大于AlxGa1-xN势垒层的功函数,电子能够从AlxGa1-xN/GaN界面二维沟道转移至电子接收层,导致二维电子气沟道的耗尽,器件表现出增强型特性。
本发明的进一步改进在于,步骤3中所述的源极和漏极部分覆盖GaN盖帽层;所述的退火指在N2、H2和Ar的单一气氛或者N2和Ar混合气氛下退火,退火温度500~1000℃,退火时间2~60分钟,形成源极、漏极欧姆接触。
本发明的进一步改进在于,所述电子接收层的材料是功函数大于AlxGa1-xN势垒层的氧化物。
与现有技术相比,本发明具有以下有益效果:
本发明的增强型GaNHEMT集成结构,在GaN/AlGaN异质结与栅极金属中间插入一层电子接收层材料,由于其功函数大于AlGaN势垒层,在界面处形成较宽的空间电荷区,使得异质界面处电子流入电子接收层,耗尽二维电子气沟道,实现常关型特性,也即将栅极下方沟道耗尽,获得增强型器件特性。
本发明的制备方法,能够制备一种增强型GaNHEMT集成结构,制备的HEMT能够在不损伤GaN/AlGaN二维电子气载流子浓度和迁移率的前提下,实现常关型特性,且降低了晶体管制备工艺难度。本发明摒弃了p型GaN栅极和凹槽栅极结构工艺中的刻蚀技术,不会对导电沟道的性能产生损伤,可减弱HEMT集成结构中的电流崩塌效应。具体的,本发明采用沉积电子接收层的方法来获得增强型的器件,电子接收层图形通过剥离的技术途径获得,故可不采用传统步骤中的刻蚀工艺。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面对实施例或现有技术描述中所需要使用的附图做简单的介绍;显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来说,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例的一种增强型GaNHEMT集成结构的结构示意图;
图2是本发明实施例的一种增强型GaNHEMT集成结构的制备方法的流程示意图;
图1中,1、衬底;2、AlN成核层;3、GaN缓冲层;4、AlN插入层;5、AlxGa1-xN势垒层;6、GaN盖帽层;7、电子接收层;8、源极;9、漏极;10、栅极。
具体实施方式
为使本发明实施例的目的、技术效果及技术方案更加清楚,下面结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述;显然,所描述的实施例是本发明一部分实施例。基于本发明公开的实施例,本领域普通技术人员在没有做出创造性劳动的前提下所获得的其它实施例,都应属于本发明保护的范围。
请参阅图1,本发明实施例的一种增强型GaNHEMT集成结构,包括:衬底1、AlN成核层2、GaN缓冲层3、AlN插入层4、AlxGa1-xN势垒层5、GaN盖帽层6、电子接收层7、源极8、漏极9和栅极10。
其中,衬底1材料为Si、SiC、Al2O3、GaN、金刚石或者AlN,其尺寸为1~12英寸。
AlN成核层2厚度为2~5nm。
GaN缓冲层3厚度为1~5μm。
AlN插入层4厚度为0~5nm。
AlxGa1-xN势垒层5厚度为2~30nm。
GaN盖帽层6厚度为0~2nm。
电子接收层7材料是功函数大于AlxGa1-xN势垒层5的氧化物,电子由AlxGa1-xN势垒层5和GaN盖帽层6二维沟道转移至电子接收层7;所述氧化物包括MoO3、WO3、V2O5、Nb2O5、CrO3、NiO、Co3O4等,厚度为1~50nm。
源极8、漏极9的材料为Ti、Al、Ni、Au、Zr、W、Pt、Pd中的一种或多种金属。
栅极10的材料为Ni、Au、Pt、Ir、TiN、NiN、Cu、ITO、多晶硅中的一种或多种金属。
本发明的一种增强型GaNHEMT集成结构,可为一种增强型GaN高电子迁移率晶体管。本发明利用电子接收层与AlGaN势垒层的功函数差,在界面处形成较宽的空间电荷区,使得异质界面处电子流入电子接收层,耗尽二维电子气沟道,实现常关型特性。
请参阅图2,本发明实施例的一种增强型GaNHEMT集成结构的制备方法,按照以下步骤依次进行:
1)在衬底1上分别依次外延AlN成核层2、GaN缓冲层3、AlN插入层4、AlxGa1-xN势垒层5、GaN盖帽层6,获得GaN HEMT外延结构;
2)在GaN HEMT外延结构上光刻、刻蚀形成台面结构;
3)在台面结构上光刻、沉积金属电极,并在N2、H2、Ar等单一或混合气氛下退火,退火温度500~1000℃,退火时间2~60分钟,形成源极8、漏极9欧姆接触;
4)在台面结构上光刻、沉积电子接收层7材料和金属电极,形成HEMT栅极;
其中,步骤4)中的电子接收层7为功函数大于AlxGa1-xN势垒层5的氧化物,包括MoO3、WO3、V2O5、Nb2O5、CrO3、NiO、Co3O4等,厚度为1-50nm。
本发明的制备方法能够制备一种增强型GaNHEMT集成结构,制备的HEMT能够在不损伤GaN/AlGaN二维电子气载流子浓度和迁移率的前提下,实现常关型特性,不会对导电沟道的性能产生损伤,能够减弱HEMT集成结构中的电流崩塌效应,同时降低了制备工艺难度。
实施例1
本发明实施例的一种增强型GaNHEMT集成结构制备方法,包含如下步骤:
1)使用衬底标准清洗工艺对Si基衬底先后进行无机、有机清洗,氮气吹干备用。
2)使用金属有机物气相化学沉积(MOCVD)技术在衬底上先后外延生长AlN成核层、GaN缓冲层、AlN插入层、AlxGa1-xN势垒层、GaN盖帽层。
3)将步骤2)生长好的GaN外延材料进行标准工艺清洗,氮气吹干,表面旋涂一层AZ5214光刻胶,将旋涂好光刻胶的样品在95℃条件下烘烤90秒,使用设计好的掩膜版紫外光刻曝光4s,显影30s去掉被曝光的光刻胶,留下台面区域图形。在120℃热板上坚膜120s。
4)将光刻好的样品置于电感耦合等离子体(ICP)刻蚀机样品室当中,样品室本底真空抽至5×10-2Torr后,样品传送至主腔体中,通入30sccm的氯气,10sccm的三氯化硼,5sccm的氩气,ICP射频功率设置为500W,直流功率设置为100W,刻蚀120s。取出刻蚀完成的样品,浸泡在丙酮中20分钟洗去光刻胶,获得台面区域。
5)使用丙酮、异丙醇、去离子水超声清洗含有台面区域的样品,氮气吹干。将样品表面旋涂一层AZ5214光刻胶,将旋涂好光刻胶的GaN样品在95℃条件下烘烤90秒,使用设计好的掩膜版进行紫外光刻曝光4s,显影30s去掉被曝光的光刻胶,留下源漏电极图形。将光刻好的样品置于电子束蒸发设备当中,本底真空抽至5×10-4Pa后,在样品表面依次沉积Ti/Al/Ni/Au四层金属,各20/160/50/300nm。取出沉积完成的样品,浸泡在N-甲基吡咯烷酮(NMP)溶液中,并120℃水浴5分钟,然后超声剥离掉曝光区域以外的金属获得源极和漏极。
6)将制备好源极和漏极的样品置于快速退火炉中,设定气氛为氮气,流量为2L/min,温度上升速率30℃/s,退火温度800℃,退火时间10分钟,形成良好欧姆接触。
7)使用丙酮、异丙醇、去离子水超声清洗退火后的样品,氮气吹干。将样品表面旋涂一层AZ5214光刻胶,将旋涂好光刻胶的GaN样品在95℃条件下烘烤90秒,使用设计好的掩膜版进行紫外光刻曝光4s,显影30s去掉被曝光的光刻胶,留下栅电极图形。将光刻好的样品置于电子束蒸发设备当中,本底真空抽至5×10-4Pa后,在样品表面依次沉积MoO3电子接收层材料、Ni/Au金属,各20/20/300nm。取出沉积完成的样品,浸泡在N-甲基吡咯烷酮(NMP)溶液中,并120℃水浴5分钟,然后超声剥离掉曝光区域以外的金属获得电子接收层和栅极,完成增强型GaNHEMT集成结构制备。
实施例2
本发明实施例的一种增强型GaNHEMT集成结构制备方法包含如下步骤:
1)使用衬底标准清洗工艺对GaN衬底先后进行无机、有机清洗,氮气吹干备用。
2)使用金属有机物气相化学沉积(MOCVD)技术在衬底上先后外延生长AlN成核层、GaN缓冲层、AlN插入层、AlxGa1-xN势垒层、GaN盖帽层。
3)将生长好的GaN外延材料进行标准工艺清洗,氮气吹干,表将样品表面旋涂一层KXN5735-LO光刻胶,将旋涂好光刻胶的GaN样品在95℃条件下烘烤90秒,使用设计好的掩膜版进行紫外光刻曝光2s,显影25s去掉被曝光的光刻胶,留下被刻蚀区域的图形。将保留下来的光刻胶在120℃条件下坚膜120s。
4)将光刻好的样品置于离子束(IBE)刻蚀机样品室当中,样品室本底真空抽至5×10-4Pa后,通入50sccm的氩气,离子能量设置为300eV,刻蚀10分钟。取出刻蚀完成的样品,浸泡在丙酮中20分钟洗去光刻胶,获得刻蚀台面区域。
5)使用丙酮、异丙醇、去离子水超声清洗含有台面区域的样品,氮气吹干。将样品表面旋涂一层KXN5735-LO光刻胶,将旋涂好光刻胶的GaN样品在95℃条件下烘烤90秒,使用设计好的掩膜版进行紫外光刻曝光2s,显影25s去掉被曝光的光刻胶,留下源漏电极图形。将光刻好的样品置于磁控溅射设备当中,本底真空抽至5×10-4Pa后,在样品表面依次沉积Ti/Pt/Au三层金属,各20/50/150nm。取出沉积完成的GaN样品,浸泡在N-甲基吡咯烷酮(NMP)溶液中,并120℃水浴5分钟,然后超声剥离掉曝光区域以外的金属获得源极和漏极。
6)将制备好源极和漏极的样品置于快速退火炉中,设定气氛为氩气,流量为4L/min,温度上升速率30℃/s,退火温度900℃,退火时间5分钟,形成良好欧姆接触。
7)使用丙酮、异丙醇、去离子水超声清洗退火后的样品,氮气吹干。将样品表面旋涂一层KXN5735-LO光刻胶,将旋涂好光刻胶的GaN样品在95℃条件下烘烤90秒,使用设计好的掩膜版进行紫外光刻曝光2s,显影25s去掉被曝光的光刻胶,留下栅电极图形。将光刻好的样品置于电子束蒸发设备当中,本底真空抽至5×10-4Pa后,在样品表面依次沉积WO3电子接收材料、TiN/Au金属,各20/50/300nm。取出沉积完成的样品,浸泡在N-甲基吡咯烷酮(NMP)溶液中,并120℃水浴5分钟,然后超声剥离掉曝光区域以外的金属获得电子接收层和栅极,完成增强型GaNHEMT集成结构制备。
实施例3
本发明实施例中,与实施例1的区别仅在于:
衬底材料为金刚石,尺寸为1~12英寸;电子接收层的材料为V2O5,AlN成核层厚度为2~5nm,所述GaN缓冲层厚度为1~5μm,所述AlN插入层厚度为0~5nm,所述AlxGa1-xN势垒层厚度为2~30nm,所述GaN盖帽层厚度为0~2nm。
源极、漏极的材料为Ti、Al和Ni三种,栅极的材料为Ni、Au和Pt三种。
在台面结构的GaN盖帽层、GaN缓冲层表面沉积材料形成源极和漏极;其中,欧姆接触应该覆盖在部分GaN盖帽层,部分缓冲层,并在N2和Ar的混合气氛下退火,退火温度1000℃,退火时间2分钟,形成源极、漏极欧姆接触。
实施例4
本发明实施例中,与实施例1的区别仅在于:
AlN成核层厚度为5nm,所述GaN缓冲层厚度为5μm,所述AlN插入层厚度为5nm,所述AlxGa1-xN势垒层厚度为30nm,所述GaN盖帽层厚度为2nm;
源极、漏极的材料为Zr、W和Pt三种,栅极的材料为Ir、TiN、NiN和Cu四种。
在台面结构的GaN盖帽层、GaN缓冲层表面沉积材料形成源极和漏极,并在Ar的气氛下退火,退火温度500℃,退火时间60分钟,形成源极、漏极欧姆接触。
实施例5
本发明实施例中,与实施例1的区别仅在于:
衬底材料为金刚石,尺寸为12英寸;AlN成核层厚度为2nm,所述GaN缓冲层厚度为1μm,所述AlN插入层厚度为0nm,所述AlxGa1-xN势垒层厚度为2nm,所述GaN盖帽层厚度为0nm。
实施例6
本发明实施例中,与实施例1的区别仅在于:
AlN成核层厚度为3nm,所述GaN缓冲层厚度为4μm,所述AlN插入层厚度为3nm,所述AlxGa1-xN势垒层厚度为20nm,所述GaN盖帽层厚度为1nm。
综上所述,本发明提供了一种增强型GaNHEMT集成结构,在GaN/AlGaN异质结与栅极金属中间插入一层电子接收层材料,由于其功函数大于AlGaN势垒层,在界面处形成较宽的空间电荷区,使得异质界面处电子流入电子接收层,耗尽二维电子气沟道,实现常关型特性。本发明的制备方法,摒弃了p型GaN栅极和凹槽栅极结构工艺中的刻蚀技术,不会对导电沟道的性能产生损伤,减弱了HEMT集成结构中的电流崩塌效应,同时降低了制备工艺难度。
以上实施例仅用以说明本发明的技术方案而非对其限制,尽管参照上述实施例对本发明进行了详细的说明,所属领域的普通技术人员依然可以对本发明的具体实施方式进行修改或者等同替换,这些未脱离本发明精神和范围的任何修改或者等同替换,均在申请待批的本发明的权利要求保护范围之内。

Claims (10)

1.一种增强型GaNHEMT集成结构,包括:
衬底(1);
其特征在于,所述HEMT集成结构还包括形成于所述衬底(1)上的AlN成核层(2)、形成于所述AlN成核层(2)上的GaN缓冲层(3)、形成于所述GaN缓冲层(3)上的AlN插入层(4)、形成于所述AlN插入层(4)上的AlxGa1-xN势垒层(5)、形成于所述AlxGa1-xN势垒层(5)上的GaN盖帽层(6)以及形成于所述GaN盖帽层(6)上的电子接收层(7);
其中,所述电子接收层(7)的功函数大于AlxGa1-xN势垒层(5)的功函数,电子能够从AlxGa1-xN/GaN界面二维沟道转移至电子接收层(7)。
2.根据权利要求1所述的一种增强型GaNHEMT集成结构,其特征在于,所述电子接收层(7)的材料是功函数大于AlxGa1-xN势垒层(5)的氧化物;
所述电子接收层(7)的厚度为1~50nm。
3.根据权利要求1所述的一种增强型GaNHEMT集成结构,其特征在于,所述电子接收层(7)的材料为MoO3、WO3、V2O5、Nb2O5、CrO3、NiO或Co3O4
4.根据权利要求1所述的一种增强型GaNHEMT集成结构,其特征在于,所述AlN成核层(2)厚度为2~5nm,所述GaN缓冲层(3)厚度为1~5μm,所述AlxGa1-xN势垒层(5)厚度为2~30nm。
5.根据权利要求1所述的一种增强型GaNHEMT集成结构,其特征在于,所述AlN插入层(4)厚度为0~5nm;所述GaN盖帽层(6)厚度为0~2nm。
6.根据权利要求1所述的一种增强型GaNHEMT集成结构,其特征在于,还包括:形成在所述GaN缓冲层(3)上的源极(8)和漏极(9)、形成在所述电子接收层(7)上的栅极(10);
其中,源极(8)和漏极(9)形成欧姆接触。
7.根据权利要求6所述的一种增强型GaNHEMT集成结构,其特征在于,所述源极(8)、漏极(9)的材料为Ti、Al、Ni、Au、Zr、W、Pt和Pd中的一种或多种;所述栅极(10)的材料为Ni、Au、Pt、Ir、TiN、NiN、Cu、ITO和多晶硅中的一种或多种。
8.一种增强型GaNHEMT集成结构的制备方法,其特征在于,包括以下步骤:
步骤1,在衬底(1)上分别依次外延AlN成核层(2)、GaN缓冲层(3)、AlN插入层(4)、AlxGa1-xN势垒层(5)和GaN盖帽层(6),获得GaN HEMT外延结构;
步骤2,在步骤1获得的GaN HEMT外延结构上光刻、刻蚀形成台面结构;所述台面结构包括GaN缓冲层(3)、AlN插入层(4)、AlxGa1-xN势垒层(5)和GaN盖帽层(6);
步骤3,在台面结构的GaN缓冲层(3)表面沉积材料形成源极(8)和漏极(9),并退火形成欧姆接触;
步骤4,在台面结构的GaN盖帽层(6)表面沉积材料形成电子接收层(7)和栅极(10),完成制备;
其中,所述电子接收层(7)的功函数大于AlxGa1-xN势垒层(5)的功函数,电子能够从AlxGa1-xN/GaN界面二维沟道转移至电子接收层(7),导致二维电子气沟道的耗尽,器件表现出增强型特性。
9.根据权利要求8所述的一种增强型GaNHEMT集成结构的制备方法,其特征在于,
步骤3中所述的源极(8)和漏极(9)部分覆盖GaN盖帽层;所述的退火指在N2、H2和Ar的单一气氛或者N2和Ar混合气氛下退火,退火温度500~1000℃,退火时间2~60分钟,形成源极(8)、漏极(9)欧姆接触。
10.根据权利要求8所述的一种增强型GaNHEMT集成结构的制备方法,其特征在于,所述电子接收层(7)的材料是功函数大于AlxGa1-xN势垒层(5)的氧化物。
CN201910943288.9A 2019-09-30 2019-09-30 一种增强型GaNHEMT集成结构及其制备方法 Active CN110797390B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910943288.9A CN110797390B (zh) 2019-09-30 2019-09-30 一种增强型GaNHEMT集成结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910943288.9A CN110797390B (zh) 2019-09-30 2019-09-30 一种增强型GaNHEMT集成结构及其制备方法

Publications (2)

Publication Number Publication Date
CN110797390A true CN110797390A (zh) 2020-02-14
CN110797390B CN110797390B (zh) 2021-12-28

Family

ID=69440045

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910943288.9A Active CN110797390B (zh) 2019-09-30 2019-09-30 一种增强型GaNHEMT集成结构及其制备方法

Country Status (1)

Country Link
CN (1) CN110797390B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102856361A (zh) * 2011-06-29 2013-01-02 财团法人工业技术研究院 具有双面场板的晶体管元件及其制造方法
CN102938413A (zh) * 2012-11-21 2013-02-20 西安电子科技大学 AlGaN/GaN异质结增强型器件及其制作方法
US20140252415A1 (en) * 2013-03-11 2014-09-11 U.S. Army Research Laboratory Attn: Rdrl-Loc-I High mobility, thin film transistors using semiconductor/insulator transition-metaldichalcogenide based interfaces
CN104701364A (zh) * 2015-02-04 2015-06-10 厦门市三安集成电路有限公司 一种氮化镓基场效应晶体管及其制备方法
CN107180759A (zh) * 2017-07-18 2017-09-19 成都海威华芯科技有限公司 一种增强型P型栅GaN HEMT器件的制作方法
CN107316901A (zh) * 2017-07-10 2017-11-03 西安电子科技大学 基于掺杂HfO2铁电栅介质的AlGaN/GaN增强型HEMT器件及制作方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102856361A (zh) * 2011-06-29 2013-01-02 财团法人工业技术研究院 具有双面场板的晶体管元件及其制造方法
US20130168687A1 (en) * 2011-06-29 2013-07-04 Industrial Technology Research Institute Enhancement mode gallium nitride based transistor device
CN102938413A (zh) * 2012-11-21 2013-02-20 西安电子科技大学 AlGaN/GaN异质结增强型器件及其制作方法
US20140252415A1 (en) * 2013-03-11 2014-09-11 U.S. Army Research Laboratory Attn: Rdrl-Loc-I High mobility, thin film transistors using semiconductor/insulator transition-metaldichalcogenide based interfaces
CN104701364A (zh) * 2015-02-04 2015-06-10 厦门市三安集成电路有限公司 一种氮化镓基场效应晶体管及其制备方法
CN107316901A (zh) * 2017-07-10 2017-11-03 西安电子科技大学 基于掺杂HfO2铁电栅介质的AlGaN/GaN增强型HEMT器件及制作方法
CN107180759A (zh) * 2017-07-18 2017-09-19 成都海威华芯科技有限公司 一种增强型P型栅GaN HEMT器件的制作方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
王宏兴: "第四代宽禁带半导体的发展与展望", 《粤港澳大湾区真空科技与宽禁带半导体应用高峰论坛暨2017年广东省真空学会学术年会论文集》 *

Also Published As

Publication number Publication date
CN110797390B (zh) 2021-12-28

Similar Documents

Publication Publication Date Title
CN110190116B (zh) 一种高阈值电压常关型高电子迁移率晶体管及其制备方法
CN101252088B (zh) 一种增强型A1GaN/GaN HEMT器件的实现方法
CN100557815C (zh) InA1N/GaN异质结增强型高电子迁移率晶体管结构及制作方法
CN104201104A (zh) 一种氮化镓基增强型器件的制造方法
CN111916351A (zh) 半导体器件及其制备方法
JP2011082415A (ja) Iii族窒化物系電界効果トランジスタおよびその製造方法
CN110429132B (zh) 栅极结构、栅极结构的制造方法和增强型半导体器件
CN112289858A (zh) Ⅲ族氮化物增强型hemt器件及其制备方法
CN109950323B (zh) 极化超结的ⅲ族氮化物二极管器件及其制作方法
CN107706241A (zh) 一种高质量MOS界面的常关型GaNMOSFET结构及其制备方法
CN109037326A (zh) 一种具有p型埋层结构的增强型hemt器件及其制备方法
CN109888013A (zh) 镁掺杂制备的增强型GaN基HEMT器件及其制备方法
CN113889531A (zh) 一种半导体器件及其应用与制造方法
CN109728087B (zh) 基于纳米球掩模的低欧姆接触GaN基HEMT制备方法
CN104659082A (zh) 垂直结构AlGaN/GaN HEMT器件及其制作方法
JP2016100450A (ja) ヘテロ接合電界効果型トランジスタおよびその製造方法
CN111834439A (zh) 一种高电子迁移率晶体管、其制备方法及电子装置
CN110797390B (zh) 一种增强型GaNHEMT集成结构及其制备方法
CN107195670B (zh) GaN基增强型MOS-HEMT器件及其制备方法
CN113140630B (zh) 增强型HEMT的p型氮化物栅的制备方法及应用其制备增强型氮化物HEMT的方法
CN111446296B (zh) p型栅增强型氮化镓基高迁移率晶体管结构及制作方法
CN112542384B (zh) 一种氮化镓增强型器件的制造方法
CN108695156B (zh) 改善iii族氮化物mis-hemt欧姆接触的方法及mis-hemt器件
CN109904227B (zh) 低功函数导电栅极的金刚石基场效应晶体管及其制备方法
CN103681831A (zh) 高电子迁移率晶体管及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant