CN107248531A - 基于实时监控开栅结构参数的阈值电压可控型GaN基增强型器件的制备方法 - Google Patents

基于实时监控开栅结构参数的阈值电压可控型GaN基增强型器件的制备方法 Download PDF

Info

Publication number
CN107248531A
CN107248531A CN201710549523.5A CN201710549523A CN107248531A CN 107248531 A CN107248531 A CN 107248531A CN 201710549523 A CN201710549523 A CN 201710549523A CN 107248531 A CN107248531 A CN 107248531A
Authority
CN
China
Prior art keywords
threshold voltage
sample
layer
gan
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710549523.5A
Other languages
English (en)
Other versions
CN107248531B (zh
Inventor
马晓华
侯斌
季子路
朱青
祝杰杰
杨凌
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201710549523.5A priority Critical patent/CN107248531B/zh
Publication of CN107248531A publication Critical patent/CN107248531A/zh
Application granted granted Critical
Publication of CN107248531B publication Critical patent/CN107248531B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种基于实时监控开栅结构参数的阈值电压可控型GaN基增强型器件的制备方法，主要解决现有技术不能精确控制阈值电压的问题。其制作过程包括：在衬底基片上，自下而上依次生长GaN缓冲层、AlN插入层、AlGaN势垒层和GaN帽层；在GaN帽层上制作源、漏电极；根据阈值电压的设计要求计算出势垒层剩余厚度和开栅结构的导通电阻；根据计算出的理论值，在源、漏电极之间的AlGaN势垒层上制作相应深度的凹槽；将样品在N2气氛中进行快速热退火；在凹槽上方制作栅电极；在源、漏电极上方制作金属互联，完成器件制作。本发明能够根据实际需求来制备具有特定的阈值电压的器件，可用于高频大功率的集成电路中。

Description

基于实时监控开栅结构参数的阈值电压可控型GaN基增强型 器件的制备方法
技术领域
本发明属于半导体器件技术领域，具体地说是一种通过实时监控开栅结构的各项参数来制备可控阈值电压的GaN基增强型器件的方法，可用于高频大功率的集成电路中，如微波功率放大器和高温数字电路等。
背景技术
以GaN和SiC为代表的第三代宽禁带半导体具有禁带宽度大、电子迁移率高、饱和速度大、击穿场强大、热导率高、抗辐射性能好等优点，已成为半导体领域研究的热点。GaN基高电子迁移率晶体管HEMT越来越多地应用在高频高温大功率微波电路的设计中，如有源相控阵雷达、移动通讯、智能电网等。
由于材料本身具有较强的自发极化和压电极化效应，AlGaN/GaN材料界面处会存在高浓度的二维电子气2DEG。因此GaN基器件一般为耗尽型器件，即阈值电压一般在0V以下。通过技术手段实现增强型器件则可以降低电路功耗和设计的复杂度。具有凹槽栅结构的高电子迁移率晶体管可以很好地加强器件中栅对沟道的控制能力，这为实现增强型器件奠定了基础。
2013年，徐哲等人利用自停止刻蚀技术制作了常关型AlGaN/GaN MOSFET。器件采用Al2O3作为栅介质层。该器件的阈值电压达到了3.2V，最大电流超过了200mA/mm，同时比常规型器件有更高的击穿电压。参见文献Xu Z,Wang J,Liu Y,et al.Fabrication ofNormally Off AlGaN/GaN MOSFET Using a Self-Terminating Gate Recess EtchingTechnique[J].IEEE Electron Device Letters,2013,34(7):855-857。
2016年，YK Lin等人利用无损伤中性束刻蚀技术制备了高性能的凹槽栅AlGaN/GaN HEMT。制备的器件最大电流达到了1.54A/mm，同时特征频率达到了153GHz。参见文献Lin Y K,Noda S,Lo H C,et al.AlGaN/GaN HEMTs With Damage-Free Neutral BeamEtched Gate Recess for High-Performance Millimeter-Wave Applications[J].IEEEElectron Device Letters,2016,PP(99):1-1。
随着高压开关和高速射频电路的发展，增强型GaN基高电子迁移率晶体管已经成为该领域内的研究热点。增强型GaN基HEMT只有在加上正向栅压后才有工作电流，这样就可以大大拓展该器件在低功耗数字电路中的应用。
近年来，国内外对增强型GaN基HEMT阈值电压的研究主要集中在以下两个方面：一是材料生长方面，通过生长更薄的势垒、降低Al组分、生长无极化电荷的AlGaN/GaN异质材料、生长InGaN或p-GaN帽层，来控制沟道中的二维电子气浓度；二是器件工艺方面，采用高功函数的金属、MIS结构、凹槽栅刻蚀等，来控制表面电势，进而影响二维电子气浓度。
微波单片集成电路等大功率电路需要高精度、高密度的GaN基HEMT器件，这就需要HEMT器件具有精准稳定的阈值电压。不同的精密电路需要不同的阈值电压，实现了增强型器件并不代表可以满足所有精密电路的要求。纵观近些年国内外关于GaN基HEMT的制备，虽然实现了增强型器件，但均停留在制备层面上，只有器件制备完成后，才可以测量出阈值电压的数值，从而无法预判阈值电压的范围，更无法制造出特定阈值电压数值的HEMT器件。
发明内容
本发明的目的在于针对上述已有技术的缺点，提出一种基于实时监控开栅结构的各项参数来制备GaN基增强型器件的方法，以实现对阈值电压的预期判断和精确控制，满足不同精密电路对阈值电压的要求。
为实现上述目的，本发明的技术方案包括如下步骤：
1)在衬底基片上，利用金属有机化学气相沉积MOCVD技术自下而上依次生长GaN缓冲层、AlN插入层、AlGaN势垒层和GaN帽层；
2)在GaN帽层上光刻出有源区，利用反应离子刻蚀RIE设备刻蚀非有源区的台面；
3)在有源区上光刻出源端和漏端的电极区域，利用电子束蒸发和快速热退火技术，在源端和漏端形成欧姆接触；
4)在完成欧姆接触的样品表面利用等离子体增强化学气相沉积PECVD技术淀积钝化层；
5)在钝化层上涂抹光刻胶，并光刻出凹槽栅区域；
6)利用反应离子刻蚀RIE技术刻蚀凹槽栅区域的钝化层；
7)利用RIE技术，采用氯基等离子体刻蚀凹槽栅区域下方的AlGaN势垒层，制作深度为0-25nm的凹槽，形成开栅结构；
8)根据势垒层的剩余厚度预判阈值电压的范围；
8a)根据关系式：计算出势垒层剩余厚度tRB的范围，其中ε为AlGaN势垒层的介电常数，σpz为势垒层和缓冲层界面处的极化电荷面密度，为金属与半导体接触的肖特基势垒高度；
8b)将上述关系式中的记为tCRB，并将其与tRB进行比较：若tRB≤tCRB，执行步骤9)；否则，返回步骤7)；
9)根据开栅结构的导通电阻预判阈值电压的范围；
9a)根据关系式计算出开栅结构导通电阻RON的范围，其中Lg为器件设计的栅长，μch为沟道的电子迁移率，σpz为势垒层和缓冲层界面处的极化电荷面密度，tCR为形成二维电子气所需的势垒层最小厚度；
9b)将上述关系式中的记为RCR，并将其与RON进行比较：若RON≥RCR，去除钝化层上剩余的光刻胶并执行步骤10)；否则，返回步骤7)。
10)将完成凹槽刻蚀的样品在N2气氛中进行快速热退火，以此对凹槽进行等离子体修复，使器件的阈值电压更为精确，且能抑制阈值电压的负向漂移；
11)在凹槽栅区域，利用电子束蒸发技术，淀积栅极金属，制作栅极；
12)在完成栅极制作的样品表面利用PECVD技术淀积保护层，并光刻出器件的金属互联开孔区域，利用RIE技术依次刻蚀掉互联开孔区域的保护层和钝化层；
13)在金属互联开孔区域，利用电子束蒸发工艺制作源、漏电极的金属互联层，完成器件制作。
本发明与现有技术相比具有如下优点：
1.本发明能够根据实际需求来制备具有特定的阈值电压的器件。
现有技术只是实现了增强型，不以需求为导向，不能精确控制阈值电压的变化，造成废品率高。
本发明由于在刻蚀后立即监控势垒层的剩余厚度和开栅结构的导通电阻，能够预判器件的阈值电压，并精准控制刻蚀的时间，一次性制备出具有特定的阈值电压的器件。
2.本发明由于对刻蚀形成的凹槽进行快速热退火工艺，明显修复了刻蚀对器件造成的损伤，降低了凹槽的表面粗糙度，同时抑制了阈值电压的负向漂移。
3.本发明的工艺流程具有很高的可操作性和可重复性，不仅提高了器件的可靠性，同时有利于推动GaN基增强型器件的产业化。
附图说明
图1是现有GaN基增强型器件的剖面示意图。
图2是本发明的实现工艺流程图。
具体实施方式
参照图1，现有GaN基增强型器件的结构自下而上依次为衬底层、GaN缓冲层、AlN插入层、AlGaN势垒层和GaN帽层。在GaN帽层上设有源电极和漏电极，在源、漏电极之间的AlGaN势垒层上形成凹槽，在凹槽上方设有栅电极。其中AlGaN势垒层的厚度为15-30nm，凹槽的深度为0-25nm。
参照图2，本发明制备上述器件的方法根据不同的衬底材料、不同的势垒层厚度和不同的阈值电压，给出如下三种实施例。
实施例一，在蓝宝石衬底上制作阈值电压为0.2V的AlGaN/GaN增强型器件。
步骤1，在蓝宝石衬底上，利用MOCVD工艺，自下而上依次生长GaN缓冲层、AlN插入层、AlGaN势垒层和GaN帽层。
(1a)将蓝宝石衬底放入MOCVD设备，将其升温并保持到1050℃，再设置腔室的生长压力为80Torr，氢气流量为5000sccm，氨气流量为3000sccm；
(1b)向腔室通入流量为200sccm的镓源，在蓝宝石衬底上生长厚度为650nm的GaN缓冲层；
向腔室通入流量为20sccm的铝源，在GaN缓冲层上生长厚度为1.5nm的AlN插入层；
向腔室同时通入流量为200sccm的镓源和流量为50sccm的铝源，在AlN插入层上生长厚度为20nm的AlGaN势垒层；
向腔室通入流量为200sccm的镓源，在AlGaN势垒层上生长厚度为1nm的GaN帽层。
步骤2，在GaN帽层上光刻出有源区，利用RIE设备刻蚀非有源区的台面。
(2a)在GaN帽层上光刻电隔离区域：
首先，将生长好的样品放在200℃的热板上烘烤5min；
然后，将样品放入转速为3500rpm的甩胶仪上进行甩胶，甩胶结束后在90℃的热板上热烘1min；
接着，将样品放入光刻机中对电隔离区域的光刻胶进行曝光；
最后，将完成曝光的样品放入显影液中，去除电隔离区域内的光刻胶，并对样品进行去离子水冲洗和氮气吹干；
(2b)在GaN帽层上刻蚀电隔离区域：
利用RIE工艺刻蚀样品的GaN帽层和AlGaN势垒层，实现有源区的台面隔离，其刻蚀的工艺条件为：采用的气体为Cl2和O2，腔室压力为20mT，功率为200W，偏压为100V，刻蚀时间为100s；
(2c)去除电隔离区域外的光刻胶：
将完成有源区隔离的样品依次放入丙酮溶液、剥离液、丙酮溶液和乙醇溶液中进行超声清洗，时间均为3min，以去除电隔离区域外的光刻胶，然后用去离子水清洗并用氮气吹干。
步骤3，在GaN帽层的有源区上制作源电极和漏电极。
(3a)在GaN帽层上光刻源电极区域和漏电极区域：
首先，将完成台面刻蚀的样品放在200℃的热板上烘烤5min；
然后，将样品放入甩胶仪甩剥离胶，甩胶厚度为350nm，将完成甩胶的样品放在温度为200℃的热板上烘烤5min；
接着，在样品的整个表面上甩光刻胶，甩胶厚度为770nm，并将样品在90℃热板上烘烤1min；
之后，将样品放入光刻机中，对样品源、漏电极区域的光刻胶和剥离胶进行曝光；
最后，将完成曝光的样品放入显影液中，去除源、漏电极区域的光刻胶和剥离胶，并对样品进行去离子水冲洗和氮气吹干；
(3b)去除光刻区域的残胶：
将完成源、漏电极区域光刻的样品放入等离子去胶机，以去除光刻区未显影干净的光刻胶薄层，去胶时间为5min；
(3c)在源电极和漏电极制作欧姆接触：
将完成光刻的样品放入电子束蒸发台中，待电子束蒸发台的反应腔室真空度达到2×10-6Torr之后，在样品的整个表面上蒸发欧姆金属，欧姆金属自下而上依次为Ti、Al、Ni、Au，厚度依次为20nm、160nm、50nm、100nm；
(3d)表面金属的剥离及快速热退火：
首先，将完成源漏欧姆金属蒸发的样品在丙酮中浸泡40分钟，再超声清洗3min并吹干；
然后，将样品放入温度为60℃的剥离液中水浴加热5min；
之后，将样品依次放入丙酮溶液和乙醇溶液中，均超声清洗3min；
接着，用去离子水冲洗样品并用氮气吹干；
最后，将样品放入快速退火炉中，先通入10min的氮气，再在氮气气氛中将退火炉温度设为850℃，进行35s的高温退火，形成源电极和漏电极的欧姆接触。
步骤4，在样品的整个表面上，利用PECVD工艺生长厚度为60nm的SiN钝化层。
将样品放入PECVD设备，将样品升温并保持到250℃，生长钝化层，生长钝化层的工艺条件为：反应气体为NH3和SiH4，腔室压力为600mTorr，RF功率为22W。
步骤5，在SiN钝化层上光刻凹槽栅区域，并利用RIE工艺刻蚀掉凹槽栅区域的钝化层。
(5a)在SiN钝化层上光刻凹槽栅区域：
首先，将样品放在200℃的热板上烘烤5min；
然后，将样品放入甩胶仪进行光刻胶的甩胶，转速为3500rpm，并将样品放在90℃的热板上烘烤1min；
接着，将样品放入光刻机中对凹槽栅区域的光刻胶进行曝光；
最后，将完成曝光的样品放入显影液中，以去除凹槽栅区域内的光刻胶，并对其进行去离子水冲洗和氮气吹干；
(5b)利用RIE工艺刻蚀样品凹槽栅区域的钝化层，其刻蚀的工艺条件为：反应气体为CF4和O2，流量分别为25sccm和5sccm，腔室压力为10mTorr，功率为200W，自偏压为100V。
步骤6，利用RIE工艺刻蚀凹槽栅区域下方的AlGaN势垒层，形成开栅结构。
将完成钝化层刻蚀的样品放入RIE设备，刻蚀样品凹槽栅区域下方的AlGaN势垒层，其刻蚀的工艺条件为：反应气体为Cl2，反应室压力为10mTorr，功率为100W，自偏压为50V，刻蚀时间为20s。
步骤7，根据势垒层的剩余厚度预判阈值电压的范围。
(7a)根据公式计算出势垒层的剩余厚度其中Vth为器件的阈值电压，本实施例取0.2V，为金属与半导体接触的肖特基势垒高度，σpz为势垒层和缓冲层界面处的极化电荷面密度，ε为AlGaN势垒层的介电常数，将上述等式中的记为tCRB；
(7b)利用原子力显微镜AFM测出凹槽的刻蚀深度并转换成势垒层的剩余厚度tRB。将tRB与tCRB进行比较：若tRB≤tCRB，执行步骤8)；否则，返回步骤6)。
步骤8，根据开栅结构的导通电阻预判阈值电压的范围。
(8a)根据关系式计算出开栅结构导通电阻RON的范围，其中Lg为器件设计的栅长，μch为沟道电子迁移率，σpz为势垒层和缓冲层界面处的极化电荷面密度，tCR为形成二维电子气所需的势垒层最小厚度。将上述等式中的记为ID；
(8b)利用直流测试设备对样品的开栅结构进行电学I-V测试，电压扫描范围0～10V，记录扫描电压范围内的漏极电流ID，计算出开栅结构的导通电阻RON，再将RON与RCR进行比较：若RON≥RCR，执行步骤9)；否则，返回步骤6)。
步骤9，去除样品钝化层上剩余的光刻胶并对凹槽进行等离子体修复。
(9a)将满足刻蚀条件的样品依次放入丙酮溶液、剥离液、丙酮溶液和乙醇溶液中进行超声清洗，时间均为3min，以去除钝化层上剩余的光刻胶，然后用去离子水清洗并用氮气吹干；
(9b)将样品放入快速退火炉中，通入10min的氮气，再在氮气气氛中将退火炉温度设为300℃，进行3min的低温退火。
步骤10，利用电子束蒸发工艺制作栅电极。
(10a)光刻栅电极区域：
首先，将完成快速热退火的样品放在200℃的热板上烘烤5min；
然后，将样品的整个表面甩上剥离胶，甩胶厚度为350nm，并将样品放在200℃的热板上烘烤5min；
接着，在剥离胶上甩上光刻胶，甩胶厚度为770nm，并将样品放在90℃的热板上烘烤1min；
之后，将完成甩胶的样品放入光刻机中对凹槽栅区域内的光刻胶进行曝光；
最后，将完成曝光的样品放入显影液中，去除凹槽栅区域内的光刻胶和剥离胶，并对其进行去离子水冲洗和氮气吹干；
(10b)在样品的整个表面上蒸发栅极金属：
首先，将光刻好的样品放入等离子去胶机中进行底膜处理，时间为5min；
然后，将样品放入电子束蒸发台中，待电子束蒸发台的反应腔室真空度达到2×10-6Torr之后，在样品的整个表面上依次蒸发上Ni、Au、Ni；
(10c)剥离栅电极区域外的栅金属、光刻胶和剥离胶：
首先，将完成栅极金属蒸发的样品在丙酮中浸泡40分钟，再超声清洗3min；
然后，将样品放入温度为60℃的剥离液中水浴加热5min；
之后，将样品依次放入丙酮溶液和乙醇溶液中，均超声清洗3min；
最后，用去离子水冲洗样品并用氮气吹干。
步骤11，在样品的整个表面上，利用PECVD工艺生长SiN保护层。
(11a)对完成栅电极制作的样品进行表面清洗：
将样品依次放入丙酮溶液和乙醇溶液中，均超声清洗3min，再用去离子水冲洗样品并用氮气吹干；
(11b)将清洗的样品放入PECVD设备，将其升温并保持到250℃，在样品的整个表面上，生长厚度为200nm的SiN保护层，其生长的工艺条件为：反应气体为NH3和SiH4，腔室压力为600mTorr，RF功率为22W。
步骤12，在SiN保护层上光刻金属互联开孔区，并利用RIE工艺依次刻蚀掉互联开孔区的保护层和钝化层。
(12a)在SiN保护层上光刻金属互联开孔区：
首先，将样品放在200℃的热板上烘烤5min；
然后，将样品放入甩胶仪进行光刻胶的甩胶，转速为3500rpm，并将样品放在90℃的热板上烘烤1min；
接着，将样品放入光刻机中对金属互联开孔区域内的光刻胶进行曝光；
最后，将完成曝光的样品放入显影液中以去除互联开孔区域内的光刻胶，并对其进行去离子水冲洗和氮气吹干；
(12b)利用RIE工艺依次刻蚀掉互联开孔区域的保护层和钝化层，其刻蚀的工艺条件为：反应气体为CF4和O2，腔室压力为10mTorr，功率为200W，自偏压为100W。
步骤13，在金属互联开孔区的源电极和漏电极以及未开孔刻蚀的SiN保护层上光刻金属互联层区域，并利用电子束蒸发工艺制作金属互联层，用于引出源电极和漏电极，完成器件制作。
(13a)在金属互联开孔区的源电极和漏电极以及未开孔刻蚀的SiN保护层上光刻金属互联区域：
首先，将完成金属互联开孔刻蚀的样品放在200℃的热板上烘烤5min；
然后，将样品的整个表面甩上剥离胶，其甩胶厚度为350nm，并将样品放在200℃的热板上烘烤5min；
接着，在剥离胶上甩上光刻胶，其甩胶厚度为770nm，并将样品放在90℃的热板上烘烤1min；
之后，将完成甩胶的样品放入光刻机中对金属互连区域内的光刻胶进行曝光；
最后，将完成曝光的样品放入显影液中去除金属互联区域内的光刻胶和剥离胶，并对其进行去离子水冲洗和氮气吹干；
(13b)在样品的整个表面上蒸发互连金属：
首先，将有金属互连光刻图形的样品放入等离子去胶机中进行底膜处理，时间为5min；
然后，将样品放入电子束蒸发台中，待电子束蒸发台的反应腔室真空度达到2×10-6Torr之后，在样品的整个表面上依次蒸发上互联金属Ti、Au；
(13c)剥离金属互联区域外的互联金属、光刻胶和剥离胶：
首先，将完成互联金属蒸发的样品在丙酮中浸泡40分钟，再超声清洗3min；
然后，将样品放入温度为60℃的剥离液中水浴加热5min；
之后，将样品依次放入丙酮溶液和乙醇溶液中，均超声清洗3min；
最后，用去离子水冲洗样品并用氮气吹干，完成器件的制作。
实施例二，在碳化硅衬底上制作阈值电压为0.5V的AlGaN/GaN增强型器件。
步骤一，在碳化硅衬底上，利用MOCVD工艺，自下而上依次生长GaN缓冲层、AlN插入层、AlGaN势垒层和GaN帽层。
(1.1)将碳化硅衬底放入MOCVD设备，将其升温并保持到1000℃，再设置腔室的生长压力为50Torr，氢气流量为4000sccm，氨气流量为2000sccm；
(1.2)向腔室通入流量为200sccm的镓源，在碳化硅衬底上生长厚度为600nm的GaN缓冲层；
向腔室通入流量为20sccm的铝源，在GaN缓冲层上生长厚度为1nm的AlN插入层；
向腔室同时通入流量为200sccm的镓源和流量为50sccm的铝源，在AlN插入层上生长厚度为15nm的AlGaN势垒层；
向腔室通入流量为200sccm的镓源，在AlGaN势垒层上生长厚度为2nm的GaN帽层。
步骤二，在GaN帽层上光刻出有源区，利用RIE设备刻蚀非有源区的台面。
(2.1)在GaN帽层上光刻电隔离区域：
本步骤的具体实现与实施例一中的步骤(2a)相同；
(2.2)在GaN帽层上刻蚀电隔离区域：
利用RIE工艺刻蚀样品的GaN帽层和AlGaN势垒层，实现有源区的台面隔离，其刻蚀的工艺条件为：采用的气体为Cl2和O2，腔室压力为20mT，功率为200W，偏压为100V，刻蚀时间为60s；
(2.3)去除电隔离区域外的光刻胶：
本步骤的具体实现与实施例一中的步骤(2c)相同；
步骤三，在GaN帽层的有源区上制作源电极和漏电极。
本步骤的具体实现与实施例一中的步骤3相同；
步骤四，在样品的整个表面上，利用PECVD工艺生长厚度为70nm的SiN钝化层。
将样品放入PECVD设备，将样品升温并保持到250℃，生长钝化层，生长钝化层的工艺条件为：反应气体为NH3和SiH4，腔室压力为600mTorr，RF功率为22W。
步骤五，在SiN钝化层上光刻凹槽栅区域，并利用RIE工艺刻蚀掉凹槽栅区域的钝化层。
(5.1)在SiN钝化层上光刻凹槽栅区域：
本步骤的具体实现与实施例一中的步骤(5a)相同；
(5.2)利用RIE工艺刻蚀样品凹槽栅区域的钝化层，其刻蚀的工艺条件为：反应气体为CF4和O2，流量分别为22sccm和6sccm，腔室压力为10mTorr，功率为195W，自偏压为95V。
步骤六，利用RIE工艺刻蚀凹槽栅区域下方的AlGaN势垒层，形成开栅结构。
本步骤的具体实现与实施例一中的步骤6相同；
步骤七，根据势垒层的剩余厚度预判阈值电压的范围。
(7.1)根据公式计算出势垒层的剩余厚度其中Vth为器件的阈值电压，本实施例取0.5V，为金属与半导体接触的肖特基势垒高度，σpz为势垒层和缓冲层界面处的极化电荷面密度，ε为AlGaN势垒层的介电常数，将上述等式中的记为tCRB；
(7.2)本步骤的具体实现与实施例一中的步骤(7b)相同；
步骤八，根据开栅结构的导通电阻预判阈值电压的范围。
(8.1)根据关系式计算出开栅结构导通电阻RON的范围，其中Lg为器件设计的栅长，μch为沟道电子迁移率，σpz为势垒层和缓冲层界面处的极化电荷面密度，tCR为形成二维电子气所需的势垒层最小厚度。将上述等式中的记为RCR；
(8.2)本步骤的具体实现与实施例一中的步骤(8b)相同；
步骤九，去除样品钝化层上剩余的光刻胶并对凹槽进行等离子体修复。
(9.1)去除钝化层上剩余的光刻胶：
本步骤的具体实现与实施例一中的步骤(9a)相同；
(9.2)将样品放入快速退火炉中，通入10min的氮气，再在氮气气氛中将退火炉温度设为290℃，进行2min的低温退火。
步骤十，利用电子束蒸发工艺制作栅电极。
本步骤的具体实现与实施例一中的步骤10相同；
步骤十一，在样品的整个表面上，利用PECVD工艺生长SiN保护层。
(11.1)对完成栅电极制作的样品进行表面清洗：
本步骤的具体实现与实施例一中的步骤(11a)相同；
(11.2)将清洗的样品放入PECVD设备，将其升温并保持到250℃，在样品的整个表面上，生长厚度为180nm的SiN保护层，其生长的工艺条件为：反应气体为NH3和SiH4，腔室压力为600mTorr，RF功率为22W。
步骤十二，在SiN保护层上光刻金属互联开孔区，并利用RIE工艺依次刻蚀掉互联开孔区的保护层和钝化层。
本步骤的具体实现与实施例一中的步骤12相同；
步骤十三，在金属互联开孔区的源电极和漏电极以及未开孔刻蚀的SiN保护层上光刻金属互联层区域，并利用电子束蒸发工艺制作金属互联层，用于引出源电极和漏电极，完成器件制作。
本步骤的具体实现与实施例一中的步骤13相同；
实施例三，在硅衬底上制作阈值电压为0.8V的AlGaN/GaN增强型器件。
步骤A，在硅衬底上，利用MOCVD工艺，自下而上依次生长GaN缓冲层、AlN插入层、AlGaN势垒层和GaN帽层。
(A1)将硅衬底放入MOCVD设备，将其升温并保持到1100℃，再设置腔室的生长压力为60Torr，氢气流量为6000sccm，氨气流量为4000sccm；
(A2)向腔室通入流量为200sccm的镓源，在硅衬底上生长厚度为800nm的GaN缓冲层；
向腔室通入流量为20sccm的铝源，在GaN缓冲层上生长厚度为2nm的AlN插入层；
向腔室同时通入流量为200sccm的镓源和流量为50sccm的铝源，在AlN插入层上生长厚度为30nm的AlGaN势垒层；
向腔室通入流量为200sccm的镓源，在AlGaN势垒层上生长厚度为1.5nm的GaN帽层。
步骤B，在GaN帽层上光刻出有源区，利用RIE设备刻蚀非有源区的台面。
(B1)在GaN帽层上光刻电隔离区域：
本步骤的具体实现与实施例一中的步骤(2a)相同；
(B2)在GaN帽层上刻蚀电隔离区域：
利用RIE工艺刻蚀样品的GaN帽层和AlGaN势垒层，实现有源区的台面隔离，其刻蚀的工艺条件为：采用的气体为Cl2和O2，腔室压力为20mT，功率为205W，偏压为105V，刻蚀时间为150s；
(B3)去除电隔离区域外的光刻胶：
本步骤的具体实现与实施例一中的步骤(2c)相同；
步骤C，在GaN帽层的有源区上制作源电极和漏电极。
本步骤的具体实现与实施例一中的步骤3相同；
步骤D，在样品的整个表面上，利用PECVD工艺生长厚度为80nm的SiN钝化层。
将样品放入PECVD设备，将样品升温并保持到250℃，生长钝化层，生长钝化层的工艺条件为：反应气体为NH3和SiH4，腔室压力为600mTorr，RF功率为22W。
步骤E，在SiN钝化层上光刻凹槽栅区域，并利用RIE工艺刻蚀掉凹槽栅区域的钝化层。
(E1)在SiN钝化层上光刻凹槽栅区域：
本步骤的具体实现与实施例一中的步骤(5a)相同；
(E2)利用RIE工艺刻蚀样品凹槽栅区域的钝化层，其刻蚀的工艺条件为：反应气体为CF4和O2，流量分别为20sccm和8sccm，腔室压力为12mTorr，功率为205W，自偏压为105V。
步骤F，利用RIE工艺刻蚀凹槽栅区域下方的AlGaN势垒层，形成开栅结构。
本步骤的具体实现与实施例一中的步骤6相同；
步骤G，根据势垒层的剩余厚度预判阈值电压的范围。
(G1)根据公式计算出势垒层的剩余厚度其中Vth为器件的阈值电压，本实施例取0.8V，为金属与半导体接触的肖特基势垒高度，σpz为势垒层和缓冲层界面处的极化电荷面密度，ε为AlGaN势垒层的介电常数，将上述等式中的记为tCRB；
(G2)本步骤的具体实现与实施例一中的步骤(7b)相同；
步骤H，根据开栅结构的导通电阻预判阈值电压的范围。
(H1)根据关系式计算出开栅结构导通电阻RON的范围，其中Lg为器件设计的栅长，μch为沟道电子迁移率，σpz为势垒层和缓冲层界面处的极化电荷面密度，tCR为形成二维电子气所需的势垒层最小厚度。将上述等式中的记为RCR；
(H2)本步骤的具体实现与实施例一中的步骤(8b)相同；
步骤I，去除样品钝化层上剩余的光刻胶并对凹槽进行等离子体修复。
(I1)去除钝化层上剩余的光刻胶：
本步骤的具体实现与实施例一中的步骤(9a)相同；
(I2)将样品放入快速退火炉中，通入11min的氮气，再在氮气气氛中将退火炉温度设为310℃，进行3min的低温退火。
步骤J，利用电子束蒸发工艺制作栅电极。
本步骤的具体实现与实施例一中的步骤10相同；
步骤K，在样品的整个表面上，利用PECVD工艺生长SiN保护层。
(K1)对完成栅电极制作的样品进行表面清洗：
本步骤的具体实现与实施例一中的步骤(11a)相同；
(K2)将清洗的样品放入PECVD设备，将其升温并保持到250℃，在样品的整个表面上，生长厚度为220nm的SiN保护层，其生长的工艺条件为：反应气体为NH3和SiH4，腔室压力为600mTorr，RF功率为22W。
步骤L，在SiN保护层上光刻金属互联开孔区，并利用RIE工艺依次刻蚀掉互联开孔区的保护层和钝化层。
本步骤的具体实现与实施例一中的步骤12相同；
步骤M，在金属互联开孔区的源电极和漏电极以及未开孔刻蚀的SiN保护层上光刻金属互联层区域，并利用电子束蒸发工艺制作金属互联层，用于引出源电极和漏电极，完成器件制作。
本步骤的具体实现与实施例一中的步骤13相同；
以上实施例仅用以说明本发明的技术方案，不构成对本发明的任何限制，显然对于本领域的专业人员来说，在了解了本发明的内容和原理后，都可能在不背离本发明原理、结构的情况下，进行形式和细节上的各种修正和改变，但是这些基于本发明思想的修正和改变仍在本发明的权利要求保护范围之内。

Claims (10)

1.一种基于实时监控开栅结构参数的阈值电压可控型GaN基增强型器件制备方法，包括如下步骤：
1)在衬底基片上，利用金属有机化学气相沉积MOCVD技术自下而上依次生长GaN缓冲层、AlN插入层、AlGaN势垒层和GaN帽层；
2)在GaN帽层上光刻出有源区，利用反应离子刻蚀RIE设备刻蚀非有源区的台面；
3)在有源区上光刻出源端和漏端的电极区域，利用电子束蒸发和快速热退火技术，在源端和漏端形成欧姆接触；
4)在完成欧姆接触的样品表面利用等离子体增强化学气相沉积PECVD技术淀积钝化层；
5)在钝化层上涂抹光刻胶，并光刻出凹槽栅区域；
6)利用反应离子刻蚀RIE技术刻蚀凹槽栅区域的钝化层；
7)利用RIE技术，采用氯基等离子体刻蚀凹槽栅区域下方的AlGaN势垒层，制作深度为0-25nm的凹槽，形成开栅结构；
8)根据势垒层的剩余厚度预判阈值电压的范围；
8a)根据关系式：计算出势垒层剩余厚度tRB的范围，其中ε为AlGaN势垒层的介电常数，σpz为势垒层和缓冲层界面处的极化电荷面密度，为金属与半导体接触的肖特基势垒高度；
8b)将上述关系式中的记为tCRB，并将其与tRB进行比较：若tRB≤tCRB，执行步骤9)；否则，返回步骤7)；
9)根据开栅结构的导通电阻预判阈值电压的范围；
9a)根据关系式计算出开栅结构导通电阻RON的范围，其中Lg为器件设计的栅长，μch为沟道的电子迁移率，σpz为势垒层和缓冲层界面处的极化电荷面密度，tCR为形成二维电子气所需的势垒层最小厚度；
9b)将上述关系式中的记为RCR，并将其与RON进行比较：若RON≥RCR，去除钝化层上剩余的光刻胶并执行步骤10)；否则，返回步骤7)。
10)将完成凹槽刻蚀的样品在N2气氛中进行快速热退火，以此对凹槽进行等离子体修复，使器件的阈值电压更为精确，且能抑制阈值电压的负向漂移；
11)在凹槽栅区域，利用电子束蒸发技术，淀积栅极金属，制作栅极；
12)在完成栅极制作的样品表面利用PECVD技术淀积保护层，并光刻出器件的金属互联开孔区域，利用RIE技术依次刻蚀掉互联开孔区域的保护层和钝化层；
13)在金属互联开孔区域，利用电子束蒸发工艺制作源、漏电极的金属互联层，完成器件制作。
2.根据权利要求1所述的方法，其中步骤1)衬底基片为蓝宝石或碳化硅或硅。
3.根据权利要求1所述的方法，其中步骤1)中：
GaN缓冲层的厚度为600-800nm；
AlN插入层的厚度为1-3nm；
AlGaN势垒层的厚度为15-30nm；
GaN帽层的厚度为1-3nm。
4.根据权利要求1所述的方法，其中步骤2)中反应离子刻蚀RIE的工艺条件如下：
反应气体为Cl2和O2，
Cl2流量为20-28sccm，O2流量为5-8sccm，
反应腔室压力为18-22mT，
功率为195-205W，
直流偏压为95-105V。
5.根据权利要求1所述的方法，其中步骤3)中电子束蒸发的工艺条件如下：
反应腔室真空度1.8×10-6-2.1×10-6Torr，
欧姆金属由下向上依次为Ti、Al、Ni、Au，
欧姆金属厚度依次为20-30nm、150-160nm、50-60nm、100-110nm。
6.根据权利要求1所述的方法，其中步骤4)中的钝化层为SiO2或SiN，厚度为60-80nm。
7.根据权利要求1所述的方法，其中步骤12)中的保护层为SiO2或SiN，厚度为180-220nm。
8.根据权利要求1所述的方法，其中步骤6)和步骤12)中反应离子刻蚀RIE的工艺条件如下：
CF4和O2作为反应气体，
CF4流量为20-25sccm，O2流量为5-8sccm，
反应腔室压力为8-12mTorr，
功率为195-205W，
直流偏压为95-105V。
9.根据权利要求1所述的方法，其中步骤7)中的刻蚀时间根据开栅结构的测试参数tRB与RON进行实时的调整以获得特定的阈值电压。反应离子刻蚀RIE的工艺条件如下：
反应气体为Cl2和O2，
Cl2流量为20-28sccm，O2流量为5-8sccm，
反应腔室压力为8-12mTorr，
功率为95-105W，
直流偏压为45-55V。
10.根据权利要求1所述的方法，其中步骤10)中对完成凹槽刻蚀的样品进行快速热退火。快速热退火的工艺条件如下：
反应气体为N2，
N2通入时间为10-11min，
退火炉温度为290-310℃，
退火时间为2-3min。
CN201710549523.5A 2017-07-07 2017-07-07 基于实时监控开栅结构参数的阈值电压可控型GaN基增强型器件的制备方法 Active CN107248531B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710549523.5A CN107248531B (zh) 2017-07-07 2017-07-07 基于实时监控开栅结构参数的阈值电压可控型GaN基增强型器件的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710549523.5A CN107248531B (zh) 2017-07-07 2017-07-07 基于实时监控开栅结构参数的阈值电压可控型GaN基增强型器件的制备方法

Publications (2)

Publication Number Publication Date
CN107248531A true CN107248531A (zh) 2017-10-13
CN107248531B CN107248531B (zh) 2019-10-08

Family

ID=60014273

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710549523.5A Active CN107248531B (zh) 2017-07-07 2017-07-07 基于实时监控开栅结构参数的阈值电压可控型GaN基增强型器件的制备方法

Country Status (1)

Country Link
CN (1) CN107248531B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108962751A (zh) * 2018-07-12 2018-12-07 中国科学院微电子研究所 GaN HEMT器件的制备方法
CN109860048A (zh) * 2019-02-26 2019-06-07 南京大学 槽栅结构的AlGaN/GaN增强型MOSFET器件及制备方法
CN113140613A (zh) * 2020-01-20 2021-07-20 西安电子科技大学 一种二维电子气材料纳米沟道及其制备方法
CN113223950A (zh) * 2021-05-17 2021-08-06 西交利物浦大学 基于GaN的MIS-HEMT器件的制备方法和比较器电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014045049A (ja) * 2012-08-26 2014-03-13 Nagoya Univ 半導体装置の製造方法およびエッチング方法
CN105140270A (zh) * 2015-07-29 2015-12-09 电子科技大学 一种增强型hemt器件
CN106711212A (zh) * 2016-12-31 2017-05-24 华南理工大学 基于Si衬底AlGaN/GaN异质结基的增强型HEMT器件及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014045049A (ja) * 2012-08-26 2014-03-13 Nagoya Univ 半導体装置の製造方法およびエッチング方法
CN105140270A (zh) * 2015-07-29 2015-12-09 电子科技大学 一种增强型hemt器件
CN106711212A (zh) * 2016-12-31 2017-05-24 华南理工大学 基于Si衬底AlGaN/GaN异质结基的增强型HEMT器件及其制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108962751A (zh) * 2018-07-12 2018-12-07 中国科学院微电子研究所 GaN HEMT器件的制备方法
CN109860048A (zh) * 2019-02-26 2019-06-07 南京大学 槽栅结构的AlGaN/GaN增强型MOSFET器件及制备方法
CN113140613A (zh) * 2020-01-20 2021-07-20 西安电子科技大学 一种二维电子气材料纳米沟道及其制备方法
CN113140613B (zh) * 2020-01-20 2024-04-16 西安电子科技大学 一种二维电子气材料纳米沟道及其制备方法
CN113223950A (zh) * 2021-05-17 2021-08-06 西交利物浦大学 基于GaN的MIS-HEMT器件的制备方法和比较器电路

Also Published As

Publication number Publication date
CN107248531B (zh) 2019-10-08

Similar Documents

Publication Publication Date Title
WO2020221222A1 (zh) 一种高阈值电压常关型高电子迁移率晶体管及其制备方法
CN107248531B (zh) 基于实时监控开栅结构参数的阈值电压可控型GaN基增强型器件的制备方法
CN100557815C (zh) InA1N/GaN异质结增强型高电子迁移率晶体管结构及制作方法
CN103681835B (zh) 具有多个栅极电介质层的异质结构晶体管
CN102629624B (zh) 基于GaN的MIS栅增强型HEMT器件及制作方法
CN102938413B (zh) AlGaN/GaN异质结增强型器件及其制作方法
CN104393039B (zh) InAlN/AlGaN增强型高电子迁移率晶体管及其制作方法
CN102945860B (zh) 原位SiN帽层AlGaN/GaN异质结增强型器件及其制作方法
CN106229345A (zh) 叠层栅介质GaN基绝缘栅高电子迁移率晶体管及制作方法
CN106373884A (zh) 复合栅介质GaN基绝缘栅高电子迁移率晶体管的制作方法
CN107369704A (zh) 含有铁电栅介质的叠层栅增强型GaN高电子迁移率晶体管及制备方法
CN106847895B (zh) 基于TiN/Cu/Ni栅电极的GaN基高电子迁移率晶体管及制作方法
CN104201104A (zh) 一种氮化镓基增强型器件的制造方法
CN107170671A (zh) 一种基于离子注入的GaN功率器件及其制造方法
CN110112215A (zh) 兼具栅极电介质和刻蚀阻挡层功能结构的常关型功率器件及其制备方法
CN105931999A (zh) 薄势垒增强型AlGaN/GaN高电子迁移率晶体管及其制作方法
CN103972069A (zh) AlGaN-GaN异质结欧姆接触制作方法
CN107958928A (zh) 一种基于横向沟道调制的增强型场效应晶体管及其制作方法
CN107170822B (zh) 基于负电容介质的GaN基凹槽绝缘栅增强型高电子迁移率晶体管
CN109037326A (zh) 一种具有p型埋层结构的增强型hemt器件及其制备方法
CN108598000B (zh) GaN基增强型MISHEMT器件的制作方法及器件
CN106449737B (zh) 低接触电阻型GaN基器件及其制作方法
CN103928311A (zh) Hemt器件的欧姆接触电极制作方法
CN104465403A (zh) 增强型AlGaN/GaN HEMT器件的制备方法
CN107302022A (zh) 低损伤表面处理高效率器件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant