CN109742232B - 一种凹槽阳极平面耿氏二极管及制作方法 - Google Patents

Abstract

本发明涉及一种凹槽阳极平面耿氏二极管，包括：衬底；成核层，位于衬底上；背势垒层，位于成核层上；沟道层，位于背势垒层上；势垒层，位于沟道层上；势垒层和沟道层上设置有凹槽，凹槽将沟道层和势垒层形成的2DEG沟分割为第一2DEG沟道和第二2DEG沟道；阳极，位于凹槽中和势垒层上；阴极，位于背势垒层上；介质层，位于势垒层上。本发明实施例利用凹槽形成两个并联的平面耿氏二极管，通过改变两个沟道的长度来改变沟道中电子畴的运动，实现器件工作频率和输出功率的自由调控，对提高器件工作频率和输出功率的研究具有重要意义。

Description

一种凹槽阳极平面耿氏二极管及制作方法

技术领域

本发明属于半导体领域，具体涉及一种凹槽阳极平面耿氏二极管及制作方法。

背景技术

耿氏二极管器件或者是电子转移器件(TEDs)被认为是非常优秀的微波、较低毫米波(30GHz-100GHz)信号源器件，自1963年首次被J.B.Gunn证实后受到越来越多的人的关注。相比于传统的信号源器件，如速调管，磁控管以及返波振荡器等，耿氏二极管尺寸更小，结构更简单，功耗更低。在这50多年的发展中，耿氏二极管已成为最广泛应用的微波信号源之一，广泛应用于工业、科学、医疗和军事等领域。

在耿氏二极管的研究上，平面耿氏器件逐渐受到关注。由于AlGaN/GaN异质结的强压电极化和自发极化应，加之GaN材料本身宽禁带，高击穿电场，高电子迁移率等特点，AlGaN/GaN异质结构的器件非常适合做平面耿氏二极管，然而，目前氮化物平面耿氏二极管在理论和研究方面都面临着巨大的挑战。在最大限度抑制平面耿氏二极管中的自热效应的基础上，对平面耿氏器件的结构进行创新，提高器件的工作频率和输出功率是一个重要的研究方向。

耿氏二极管的频率表达式为:f＝v_sat/L,其中v_sat为电子饱和速度，L为沟道长度，故提高频率最有直接的办法就是缩短沟道长度L；然而如果沟道过短，可以支持的外加工作偏压也会变低，虽然频率提高了，但相应的输出功率却大大降低。现有技术中，有两种类型的新型结构可提高耿氏器件的工作频率及输出功率，一类是基于多个AlGaN(AlInN或AlN)/GaN异质结的超短多沟道结构，而受限于目前的工艺水平，随着其沟道数量增多，工艺难度也增大，且材料质量也降低；另一类是谐波增强型结构，这类结构通过改进长沟器件结构，提高器件振荡的非线性度，产生较高的谐波频率，从而实现耿氏器件的高频率，然而谐波频率越高，器件的输出功率会严重退化。

发明内容

为了解决现有技术中存在的上述问题，本发明提供了一种凹槽阳极平面耿氏二极管及制作方法。本发明要解决的技术问题通过以下技术方案实现：

本发明实施例提供了一种凹槽阳极双沟道平面耿氏二极管，包括：

衬底；

成核层，位于所述衬底上；

背势垒层，位于所述成核层上；

沟道层，位于所述背势垒层上；

势垒层，位于所述沟道层上；其中，所述势垒层和所述沟道层上设置有凹槽，所述凹槽将所述沟道层和所述势垒层之间形成的2DEG沟道分割为第一2DEG沟道和第二2DEG沟道；

阳极，位于所述凹槽中和所述势垒层上；

阴极，位于所述背势垒层上；

介质层，位于所述势垒层上。

在本发明的一个实施例中，所述成核层材料包括AlN和/或GaN，所述成核层厚度为3nm～3μm。

在本发明的一个实施例中，所述背势垒层的材料包括Al_xGa_1-xN，其中，x为3～15％，所述背势垒层的厚度为100～1000nm，背景掺杂浓度小于或等于1×10¹⁵cm^-3。

在本发明的一个实施例中，所述沟道层的材料包括GaN，厚度为20～45nm，背景掺杂浓度小于或等于1×10¹⁶cm^-3。

在本发明的一个实施例中，所述势垒层的材料包括Al_xGa_1-xN和/或In_yAl_1-yN，其中，x为25％～45％，y为0～20％；所述势垒层的厚度为20～50nm，背景掺杂浓度小于或等于1×10¹⁶cm^-3。

在本发明的一个实施例中，所述凹槽深度H为45～100nm，所述凹槽下底边的长度Lb为0≤Lb≤La，其中，La为所述凹槽上底边的长度。

在本发明的一个实施例中，所述阳极为欧姆接触阳极。

在本发明的一个实施例中，所述阳极包括欧姆接触阳极和肖特基接触阳极，所述欧姆接触阳极位于所述凹槽中，所述肖特基接触阳极位于所述欧姆接触阳极和所述势垒层上。

本发明的另一个实施例还提供了一种凹槽阳极多沟道平面耿氏二极管，包括：

衬底；

成核层，位于所述衬底上；

背势垒层，位于所述成核层上；

沟道层和势垒层，依次交替层叠在所述背势垒层上；

其中，所述沟道层和所述势垒层上设置有凹槽，所述凹槽将所述沟道层和所述势垒层之间形成的2DEG沟道分割为第一2DEG沟道和第二2DEG沟道；

阳极，位于所述凹槽中和所述势垒层上；

阴极，位于所述背势垒层上；

介质层，位于所述势垒层上。

本发明的再一个实施例提供了一种凹槽阳极双沟道平面耿氏二极管的制作方法，包括：

在衬底上依次生长成核层、背势垒层、沟道层和势垒层；

在所述势垒层上制备介质层；

采用干法刻蚀工艺或湿法刻蚀工艺，刻蚀所述介质层、所述势垒层和所述沟道层，形成凹槽；或采用干法刻蚀工艺或湿法刻蚀工艺，刻蚀所述介质层、所述势垒层、所述沟道层和所述背势垒层，形成凹槽；

制备阳极和阴极。

与现有技术相比，本发明的有益效果：

本发明利用凹槽阳极破坏了沟道层和势垒层之间的2DEG，将器件分割成两个沟道，形成两个并联的平面耿氏二极管，通过改变两个沟道的长度，可以改变沟道中电子畴的运动，从而实现器件工作频率和输出功率的自由调控，对提高器件的工作频率和输出功率的研究具有重要意义。

附图说明

图1为本发明实施例提供的一种凹槽阳极双沟道平面耿氏二极管的结构示意图；

图2a-图2c为本发明实施例提供的两种凹槽的结构示意图；

图3为本发明实施例提供的另一种凹槽阳极双沟道平面耿氏二极管的结构示意图；

图4为本发明实施例提供的一种阳极的结构示意图；

图5a-图5d为本发明实施例提供的一种凹槽阳极双沟道平面耿氏二极管的制备方法流程示意图；

图6为本发明实施例提供的一种凹槽阳极多沟道平面耿氏二极管。

具体实施方式

下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。

实施例一

请参见图1，图1为本发明实施例提供的一种凹槽阳极双沟道平面耿氏二极管的结构示意图，包括：衬底1；成核层2，位于衬底1上背势垒层3，位于成核层2上；沟道层4，位于背势垒层3上；势垒层5，位于沟道层4上；其中，沟道层4和势垒层5上设置有凹槽9；阳极6，位于凹槽9中，并且位于背势垒层3上和势垒层5上；阴极7，位于背势垒层3上；介质层8，位于势垒层5上。

在一个具体实施例中，衬底1的材料包括但不限于金刚石/蓝宝石/SiC/高阻GaN，优选的，衬底材料选用金刚石。

现有研究中，制约氮化物耿氏二极管实现的最重要因素是器件中的自热效应，由于氮化物平面耿氏二极管的工作电压远高于GaAs平面耿氏二极管的工作电压，因此，在器件中会产生较高的温度，产生自热效应；自热效应会大幅度抑制器件的负阻效应，从而无法获得振荡特性；当自热效应严重时，会导致器件工作寿命降低，甚至烧毁。本发明实施例的衬底采用金刚石，可以最大限度抑制平面耿氏二极管中的自热效应，从而保障器件的振荡特性和工作寿命。

在一个具体实施例中，在衬底1上设置有成核层2，成核层可以减小AlGaN/GaN/AlGaN外延层中位错密度，有效提高背势垒层、沟道层和势垒层的结晶质量，从而提高整个器件的工作性能。进一步的，成核层2材料包括AlN和/或GaN，成核层2厚度为3nm～3μm；当成核层2材料选用AlN和/或GaN时，AlN和GaN的背景掺杂浓度均小于或等于1×10¹⁵cm^-3。

在一个具体实施例中，背势垒层3的材料包括Al_xGa_1-xN，背势垒层3的厚度为100nm～1000nm，其中，Al_xGa_1-xN材料无故意掺杂，其背景掺杂浓度小于或等于1×10¹⁵cm^-3，x为3-15％。

在一个具体实施例中，沟道层4的材料包括GaN，沟道层4的厚度为20～45nm，其中，GaN材料无故意掺杂，背景掺杂浓度小于或等于1×10¹⁶cm^-3。

在一个具体实施例中，势垒层5的材料包括Al_xGa_1-xN和/或In_yAl_1-yN；具体的，Al_xGa_1-xN中x为25％～45％，优选的x为30％，此时Al_0.3Ga_0.7N/GaN晶格匹配较好；In_yAl_1-yN中y为0～20％，优选的y为17％，In_0.17Al_0.83N/GaN晶格匹配达到最好，当y为0时，In_yAl_1-yN为AlN材料，AlN/GaN之间也可形成2DEG，从而实现本发明实施例的双沟道平面耿氏二极管。

在一个具体实施例中势垒层5的厚度为20～50nm，其中，当势垒层5选用Al_xGa_1-xN和/或In_yAl_1-yN时，Al_xGa_1-xN和In_yAl_1-yN材料均无故意掺杂，背景掺杂浓度均小于或等于1×10¹⁶cm^-3。其中，无故意掺杂是指无人为对材料进行掺杂操作；背景掺杂浓度是指材料本身所具备的掺杂浓度，优选的本发明实施例采用的材料的背景掺杂浓度均应为0，在背景掺杂浓度为0时，器件的效果最为理想，但受限于现有材料的限制，一般材料都具有一定浓度的掺杂，但掺杂浓度不应超过1×10¹⁶cm^-3。

需要说明的是，沟道层、势垒层及背势垒层材料也可以选用其他半导体材料III-V族二元化合物、多元化合物中的材料，所述的III-V族二元化合物包括：InP、GaAs、InAs、GaN、InN；所述多元化合物包括：In_xGa_1-xAs、In_xAl_1-xAs、Al_xGa_1-xAs、In_xGa_1-xN、In_xAl_1-xN、Al_xGa_1-xN、In_xGa_1-xAs_yP_1-y等。需保证势垒层、沟道层及背势垒层材料应同为氮化物体系或者砷化物体系，保证界面良好的晶格匹配，且势垒层材料的禁带宽度应大于沟道层的禁带宽度，确保2DEG沟道的形成。

本发明实施例的背势垒层、沟道层和势垒层均无故意掺杂，使得沟道层和势垒层之间形成的二维电子气(Two-dimensional electron gas，简称2DEG)沟道中电子远离电离施主，电离杂质散射大幅度降低，电子更容易被外电场加热获得足够的能量跃迁到较高的能谷中，而电离杂质散射降低的同时增强了2DEG的低场迁移率，提高了速场关系中的峰谷值之比，使得负阻区间更加明显。

在本发明实施例中，沟道层和势垒层之间形成的异质结中存在较大的能带断续，即使在较高的偏压下，2DEG仍可以较好的束缚在量子阱中，而采用AlGaN背势垒可以大幅度增加2DEG的限域性，电子能够在2DEG沟道中比较均匀地分布，从而大幅度促进了电子畴的形成。

在一个具体实施例中，在沟道层4和势垒层5上设置有凹槽9，凹槽9将沟道层4分割为第一沟道层和第二沟道层，将势垒层5分割为第一势垒层和第二势垒层；进一步的，沟道层4和势垒层5之间形成有2DEG沟道，凹槽破坏了2DEG沟道的连续性，将2DEG沟道分割为第一2DEG沟道10和第二2DEG沟道11，即第一沟道层和第一势垒层之间形成第一2DEG沟道，第二沟道层和第二势垒层之间形成第二2DEG沟道，其中，第一2DEG沟道10的长度为L1，第二2DEG沟道11的长度为L2；进一步的，当L1＝L2时，电子畴在第一2DEG沟道10和第二2DEG沟道11中同步形成、传输和消失，从而增强了器件的基频输出功率；而当L1≠L2时，电子畴在第一2DEG沟道10和第二2DEG沟道11中的运动不再具有一致性，此时谐波成分增强。

在一个具体实施例中，凹槽9具有上底边La、下底边Lb和深度H，其中，其中，凹槽9的深度H为45～100nm，凹槽9下底边Lb的长度为0≤Lb≤La。具体的，请参见图2a-图2c，图2a-图2c为本发明实施例提供的两种凹槽的结构示意图，当Lb＝0时，凹槽9为倒三角形凹槽，请参见图2a；当0＜Lb＜La时，凹槽9为倒梯形凹槽，请参见图2b；当Lb＝La时，凹槽9为矩形凹槽，请参见图2c。进一步的，当凹槽9为矩形凹槽时，双沟道平面耿氏二极管的性能最优；然而由于现有工艺条件的限制，刻蚀出的凹槽形状一般为三角形或者梯形；本发明实施例中刻蚀凹槽的目的是将2DEG沟道分割为两部分，因此，凹槽的形状不限于上述矩形、梯形和三角形。

具体的，凹槽9上底边La的长度和凹槽9下底边Lb是指凹槽在水平方向的长度，凹槽9的深度H是指凹槽在垂直方向的长度。

考虑到凹槽的目的是将2DEG沟道分割为两部分，因此，凹槽的深度应大于等于沟道层4和势垒层5的厚度之和，并且小于沟道层4、势垒层5和背势垒层3的厚度之和，即凹槽9可以刻蚀到背势垒层3的表面，也可以刻蚀到背势垒层3中，请参见图3，图3为本发明实施例提供的另一种凹槽阳极双沟道平面耿氏二极管的结构示意图，图3中，凹槽刻蚀到背势垒层中。

在一个具体实施例中，阳极位于凹槽中并且位于势垒层上；具体的，阳极为欧姆接触阳极，请参见图1。

在一个具体实施例中，请参见图4，图4为本发明实施例提供的一种阳极的结构示意图，阳极包括欧姆接触阳极61和肖特基接触阳极62，欧姆接触阳极61位于凹槽中，肖特基接触阳极62位于欧姆接触阳极61和势垒层5上。

本发明实施例采用欧姆接触阳极和肖特基接触阳极共同形成阳极，理论上讲，肖特基延伸层分散了电子畴的能量，缓冲了热发生：一方面，肖特基延伸层在沟道中形成一个耗尽层，这降低了高能电子畴的强度，同时缓和了靠近阳极端电场的分布；另一方面，由于少部分高能电子在到达阳极欧姆接触端之前通过肖特基延伸电极离开器件，这使得高能偶极畴的畴内电场随之降低，削弱了高能偶极畴的强度。

在一个具体实施例中，介质层8的厚度为5～40nm，介质层8对2DEG沟道、阳极6和阴极7起到保护作用。

在一个具体实施例中，阴极7和阳极6具有相同的深度，即阴极7底端与阳极6的底端位于同一水平线上；具体的，当阳极6位于背势垒层3的表面上时，阴极7也位于背势垒层3的表面；当阳极6位于背势垒层3中时，阴极7也位于背势垒层3中；进一步的，阴极7为欧姆接触阴极。

本发明实施例利用凹槽阳极破坏了沟道层和势垒层之间的2DEG，将器件分割成两个沟道，形成两个并联的平面耿氏二极管，通过改变两个沟道的长度，可以改变沟道中电子畴的运动，从而实现器件工作频率和输出功率的自由调控，对提高器件的工作频率和输出功率的研究具有重要意义。

实施例二

请参见图5a-图5d，图5a-图5d为本发明实施例提供的一种凹槽阳极双沟道平面耿氏二极管的制备方法流程示意图，包括步骤：

S1、在反应室中对衬底1表面进行预处理；

S2、在衬底上依次生长成核层2、背势垒层3、沟道层4和势垒层5，请参见图5a；包括：

S21、采用化学气相淀积工艺(Chemical Vapor Deposition，简称CVD)或者物理气相淀积工艺(Physical Vapor Deposition，PVD)，在衬底1上生长3nm～3μm厚的AlN成核层2；

S22、采用CVD工艺或者PVD工艺在AlN成核层2上生长100nm～1000nm厚的背势垒层3，背势垒层3的材料包括Al_xGa_1-xN，其中，Al_xGa_1-xN材料无故意掺杂，其背景掺杂浓度小于或等于1×10¹⁵cm^-3，Al组分为3～15％。

S23、采用CVD工艺或者PVD工艺在背势垒层3上生长20～45nm厚的沟道层4，沟道层4的材料选用GaN，其中，GaN材料无故意掺杂，背景掺杂浓度小于或等于1×10¹⁶cm^-3。

S24、采用CVD工艺或者PVD工艺在沟道层上生长20～50nm厚的势垒层5，其中，势垒层5的材料包括Al_xGa_1-xN和/或In_yAl_1-yN，其中，x为25％～45％，y为0～20％；Al_xGa_1-xN和/或In_yAl_1-yN材料均无故意掺杂，且Al_xGa_1-xN和In_yAl_1-yN材料的背景掺杂浓度小于或等于1×10¹⁶cm^-3。

S3、在所述势垒层(5)上制备介质层(8)；请参见图5b；

具体的，在势垒层5上采用CVD工艺或者PVD工艺淀积厚度为5～40nm的介质层8。

S4、刻蚀介质层8、势垒层5和沟道层4，形成凹槽9；或者刻蚀介质层8、势垒层5、沟道层4和背势垒层3，形成凹槽9，请参见图5c；

具体的，采用干法刻蚀工艺和湿法刻蚀工艺，刻蚀势垒层5和沟道层4，形成上底边为La，下底边为Lb，深度为H的凹槽9，势垒层5和沟道层4之间的形成2DEG沟道，凹槽9将2DEG沟道分割成第一2DEG沟道10和第二2DEG沟道11。通过调整刻蚀参数，使得Lb取值在0～La之间变化，从而可以形成矩形凹槽、倒三角形凹槽或者倒梯形凹槽，请参见图2a～图2c。

在本发明的另一个实施例中，采用干法刻蚀工艺和湿法刻蚀工艺，刻蚀介质层8、势垒层5、沟道层4和部分背势垒层3，形成上底边为La，下底边为Lb，深度为H的凹槽9，请参见图3。

进一步的，本发明实施例所用的监测栅槽刻蚀深度的方法是，首先淀积一定厚度的SiN层，在这里SiN层起到两个方面的作用，一方面是作为钝化层保护器件免受后续工艺带来的污染后损伤，另一方面由于SiN和势垒层具有很高的刻蚀选择比，因此作为刻蚀势垒层的掩膜。然后在SiN层上涂光刻胶并光刻出栅槽图形，采用RIE干法刻蚀的方式以光刻胶为掩膜刻蚀掉栅槽图形处的SiN，为避免SiN刻蚀不干净，RIE刻蚀SiN的时间设定的是过刻40％(即根据刻蚀速率和膜厚仪测得的SiN厚度计算刻蚀时间t1，而实际设定的RIE刻蚀时间t2＝(1+40％)t1，刻蚀后用丙酮去除剩余的光刻胶，然后采用AFM(原子力显微镜)测试RIE刻蚀SiN后形成的凹槽深度，此时测得的凹槽深度即为SiN材料的实际厚度。然后用ICP干法刻蚀具有栅槽图形的SiN掩膜的GaN片子；ICP干法刻蚀后再次用AFM测试凹槽的深度，此时得到的凹槽深度值减去SiN层的厚度极为凹槽栅的深度；本发明实施例中用于ICP干法刻蚀的掩膜材料是用PECVD方式淀积的SiN层。

进一步的，湿法刻蚀工艺是指数字氧化湿法刻蚀法，数字氧化湿法刻蚀法具有比干法刻蚀造成的损伤更小的优点，可以利用此方法得到具有良好表面特性且具有对器件低损伤特性的凹槽；它的机理是先用氧等离子氧化AlGaN/GaN表面，然后用酸或碱溶液腐蚀掉氧化层，从而达到刻蚀凹槽的目的。

刻蚀出的凹槽9的形状及位置请参见实施例一，在此不再赘述。

本发明实施例通过调整刻蚀参数来形成矩形凹槽、倒三角形凹槽或者倒梯形凹槽，提高了工艺兼容度。

S5、制备阳极6和阴极7，请参见图5d；包括：

S51、在介质层8上，光刻阳极区域和阴极区域，获得阳极窗口和阴极窗口；

S52、在阳极窗口和阴极窗口上，采用电子束蒸发技术蒸发欧姆接触的金属，退火后形成阳极和阴极；其中，阳极和阴极的结构请参见实施例一，本实施例不再赘述。

S53、在已经形成阳极和阴极结构的表面上，光刻获得加厚电极图形，采用电子束蒸发技术加厚电极，完成器件制造。

本发明实施例利用凹槽阳极破坏了沟道层和势垒层之间的2DEG，将器件分割成两个沟道，形成两个并联的平面耿氏二极管，通过改变两个沟道的长度，可以改变沟道中电子畴的运动，从而实现器件工作频率和输出功率的自由调控，对提高器件的工作频率和输出功率的研究具有重要意义。

实施例三

请参见图6，图6为本发明实施例提供的一种凹槽阳极多沟道平面耿氏二极管，包括：衬底1；成核层2，位于衬底1上；背势垒层3，位于成核层2上；沟道层64和势垒层65，依次交替层叠在背势垒层3上；其中，沟道层64和势垒层65上设置有凹槽9，凹槽9将沟道层64和所述势垒层65之间形成的2DEG沟道分割为第一2DEG沟道610和第二2DEG沟道611；阳极6，位于凹槽9中和势垒层65上；阴极7，位于背势垒层3上；介质层8，位于2DEG沟道结构上。

在图6中包括位于背势垒层3上的沟道层641、位于沟道层641上的势垒层651、位于势垒层651上的沟道层642和位于沟道层642上的势垒层652；沟道层641和势垒层651之间形成有2DEG沟道，凹槽将其分割为第一2DEG沟道610和第二2DEG沟道611；沟道层642和势垒层652之间形成有2DEG沟道，凹槽将其分割为第一2DEG沟道和第二2DEG沟道。

在一个具体实施例中，沟道层的材料包括GaN，势垒层材料包括Al_xGa_1-xN和/或In_yAl_1-yN，其中，x为25％～45％，y为0～20％。

在一个具体实施例中，当采用GaN和Al_xGa_1-xN形成Al_xGa_1-xN/GaN异质结时，凹槽阳极多沟道平面耿氏二极管的2DEG沟道为7个；当2DEG沟道超过7个时，一方面会大幅度增加工艺的难度，另一方面器件的性能也会大幅度退化。

在一个具体实施例中，当2DEG沟道为7个时，从下至上第1～6个2DEG沟道结构中，沟道层的厚度为15nm，势垒层的厚度为20nm，其中，势垒层分为下势垒层和上势垒层两部分，这两部分的厚度相等，在下势垒层中，Al组分从10％渐变到30％，在上势垒层中，Al组分保持30％不变；最上面的第7个2DEG沟道结构中沟道层的厚度为15nm，势垒层的厚度为22nm，势垒层中Al组分为30％。

在势垒层中进行Al组分渐变的设计是为了降低晶格失配，保证势垒层与沟道层的良好接触，同时为了保证2DEG的电子浓度，采用了上势垒层渐变，下势垒层Al组分固定的结构。

凹槽阳极多沟道平面耿氏二极管其余各层的性能参数及凹槽的特征请参见实施例一与实施例二，本实施例不再赘述。

凹槽阳极多沟道平面耿氏二极管的制作方法请参见实施例二，不同之处是：步骤S1中背势垒层上依次交替生长多个沟道层和势垒层。

本发明实施例在多个交替堆叠的沟道层和势垒层上设置凹槽阳极，将器件分割为两个部分，形成两个并联的平面耿氏二极管，通过改变两个二极管的沟道长度，可以改变沟道中电子畴的运动，从而实现器件工作频率和输出功率的自由调控，对提高器件的工作频率和输出功率的研究具有重要意义；另外，采用多个交替堆叠的沟道层和势垒层，可以使得平面耿氏二极管的输出功率成倍的增加。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (9)

1.一种凹槽阳极双沟道平面耿氏二极管，其特征在于，包括：

衬底(1)；

成核层(2)，位于所述衬底(1)上；

背势垒层(3)，位于所述成核层(2)上；

沟道层(4)，位于所述背势垒层(3)上；

势垒层(5)，位于所述沟道层(4)上；

其中，所述势垒层(5)和所述沟道层(4)上设置有凹槽(9)，所述凹槽(9)将所述沟道层(4)和所述势垒层(5)之间形成的2DEG沟道分割为第一2DEG沟道(10)和第二2DEG沟道(11)；所述凹槽(9)深度大于或等于所述沟道层(4)和所述势垒层(5)的厚度之和，且小于所述背势垒层(3)、所述沟道层(4)和所述势垒层(5)的厚度之和，所述凹槽(9)深度H为45～100nm；所述凹槽(9)下底边的长度Lb为0≤Lb≤La，La为所述凹槽(9)上底边的长度；

阳极(6)，位于所述凹槽(9)中和所述势垒层(5)上；

阴极(7)，位于所述背势垒层(3)上，且位于所述沟道层(4)和所述势垒层(5)的两端；

介质层(8)，位于所述势垒层(5)上。

2.如权利要求1所述的凹槽阳极双沟道平面耿氏二极管，其特征在于，所述成核层(2)材料包括AlN和/或GaN，所述成核层(2)厚度为3nm～3μm。

3.如权利要求1所述的凹槽阳极双沟道平面耿氏二极管，其特征在于，所述背势垒层(3)的材料包括Al_xGa_1-xN，其中，x为3～15％，所述背势垒层(3)的厚度为100～1000nm，背景掺杂浓度小于或等于1×10¹⁵cm^-3。

4.如权利要求1所述的凹槽阳极双沟道平面耿氏二极管，其特征在于，所述沟道层(4)的材料包括GaN，厚度为20～45nm，背景掺杂浓度小于或等于1×10¹⁶cm^-3。

5.如权利要求1所述的凹槽阳极双沟道平面耿氏二极管，其特征在于，所述势垒层(5)的材料包括Al_xGa_1-xN和/或In_yAl_1-yN，其中，x为25％～45％，y为0～20％，所述势垒层(5)的厚度为20～50nm，背景掺杂浓度小于或等于1×10¹⁶cm^-3。

6.如权利要求1所述的凹槽阳极双沟道平面耿氏二极管，其特征在于，所述阳极(6)为欧姆接触阳极。

7.如权利要求1所述的凹槽阳极双沟道平面耿氏二极管，其特征在于，所述阳极(6)包括欧姆接触阳极(61)和肖特基接触阳极(62)，所述欧姆接触阳极(61)位于所述凹槽(9)中，所述肖特基接触阳极(62)位于所述欧姆接触阳极(61)和所述势垒层(5)上。

8.一种凹槽阳极多沟道平面耿氏二极管，其特征在于，包括：

衬底(1)；

成核层(2)，位于所述衬底(1)上；

背势垒层(3)，位于所述成核层(2)上；

沟道层(64)和势垒层(65)，依次交替层叠在所述背势垒层(3)上；

其中，所述沟道层(64)和所述势垒层(65)上设置有凹槽(9)，所述凹槽(9)将所述沟道层(64)和所述势垒层(65)之间形成的2DEG沟道分割为第一2DEG沟道(610)和第二2DEG沟道(611)；所述凹槽(9)深度H大于或等于所述沟道层(64)和所述势垒层(65)的厚度之和，且小于所述背势垒层(3)、所述沟道层(64)和所述势垒层(5)的厚度之和，所述凹槽(9)下底边的长度Lb为0≤Lb≤La，La为所述凹槽(9)上底边的长度；

阳极(6)，位于所述凹槽(9)中和所述势垒层(65)上；

阴极(7)，位于所述背势垒层(3)上，且位于所述沟道层(64)和所述势垒层(65)的两端；

介质层(8)，位于所述势垒层(65)上。

9.一种凹槽阳极双沟道平面耿氏二极管的制作方法，其特征在于，包括：

在衬底(1)上依次生长成核层(2)、背势垒层(3)、沟道层(4)和势垒层(5)；

在所述势垒层(5)上制备介质层(8)；

采用干法刻蚀工艺或湿法刻蚀工艺，刻蚀所述介质层(8)、所述势垒层(5)和所述沟道层(4)，形成凹槽(9)；或采用干法刻蚀工艺或湿法刻蚀工艺，刻蚀所述介质层(8)、所述势垒层(5)、所述沟道层(4)和所述背势垒层(3)，形成凹槽(9)；所述凹槽(9)将所述沟道层(4)和所述势垒层(5)之间形成的2DEG沟道分割为第一2DEG沟道(10)和第二2DEG沟道(11)；所述凹槽(9)深度H大于或等于所述沟道层(4)和所述势垒层(5)的厚度之和，且小于所述背势垒层(3)、所述沟道层(4)和所述势垒层(5)的厚度之和，所述凹槽(9)下底边的长度Lb为0≤Lb≤La，La为所述凹槽(9)上底边的长度；

在所述凹槽(9)中和所述势垒层(5)上制备阳极(6)；

在所述沟道层(4)和所述势垒层(5)的两端制备阴极(7)，使所述阴极(7)位于所述背势垒层(3)上。

Images