CN113097313B - 含InGaN子阱结构的YAlN/GaN双势垒共振隧穿二极管及其制作方法 - Google Patents

含InGaN子阱结构的YAlN/GaN双势垒共振隧穿二极管及其制作方法 Download PDF

Info

Publication number
CN113097313B
CN113097313B CN202110335756.1A CN202110335756A CN113097313B CN 113097313 B CN113097313 B CN 113097313B CN 202110335756 A CN202110335756 A CN 202110335756A CN 113097313 B CN113097313 B CN 113097313B
Authority
CN
China
Prior art keywords
layer
gan
torr
thickness
quantum well
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110335756.1A
Other languages
English (en)
Other versions
CN113097313A (zh
Inventor
薛军帅
刘芳
郝跃
张进成
姚佳佳
李蓝星
孙志鹏
张赫朋
杨雪妍
吴冠霖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Wannian Crystal Semiconductor Co ltd
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202110335756.1A priority Critical patent/CN113097313B/zh
Publication of CN113097313A publication Critical patent/CN113097313A/zh
Application granted granted Critical
Publication of CN113097313B publication Critical patent/CN113097313B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/88Tunnel-effect diodes
    • H01L29/882Resonant tunneling diodes, i.e. RTD, RTBD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/122Single quantum well structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/452Ohmic electrodes on AIII-BV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204Diodes
    • H01L29/66219Diodes with a heterojunction, e.g. resonant tunneling diodes [RTD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

本发明公开了一种含InGaN子阱结构的YAlN/GaN双势垒共振隧穿二极管及其制作方法,主要解决现有GaN共振隧穿二极管峰值电流低、峰谷电流比小和性能一致性差的问题。其自下而上包括衬底、GaN外延层、n+GaN发射极欧姆接触层、GaN隔离层、第一势垒层、第二势垒层、InN隔离层、n+InN集电极欧姆接触层、集电极电极,其中两势垒层之间依次为第一GaN主量子阱层、In组分为3%‑5%的InGaN子量子阱层、第二GaN主量子阱层;两势垒层的Y组分均为6%‑15%的YAlN。本发明共振隧穿二极管峰值电流高、峰谷电流比大、峰值隧穿电压低、具有对称特性微分负阻效应,可用于高频太赫兹辐射源和高速数字电路。

Description

含InGaN子阱结构的YAlN/GaN双势垒共振隧穿二极管及其制 作方法
技术领域
本发明属于半导体器件技术领域,特别涉及一种含InGaN子阱结构的YAlN/GaN双势垒共振隧穿二极管,可用于高频太赫兹辐射源和高速数字电路。
背景技术
共振隧穿二极管是一种量子效应器件,具有低的结电容、短的载流子输运时间、单极输运、微分负阻等特征,基于共振隧穿二极管制备的振荡源具有高频低功耗优势,在光谱成像、高速无线通信、安检探测和电路设计中具有广泛应用。目前成熟的共振隧穿二极管主要基于GaAs和InP材料体系,GaAs基RTD太赫兹振荡源在260GHz实现了1mW 的输出功率。III族氮化物材料具有宽禁带、高击穿场强、高电子饱和速度和高热导率等独一无二的优势,在高频微波功率器件和高效电力电子器件领域获得了成功应用,基于 III族氮化物的RTD器件可获得更好的量子限域性、更高的输出功率、更高的工作频率。
GaN材料具有更高的饱和电子漂移速度,电子在耗尽区的漂移时间更短,有利于提高器件工作频率;更高的热导率,意味着散热更好,能够适应更高工作温度;更大的击穿场强,适合高压工作要求,获得高功率输出;较小的介电常数,器件本征电容更小,有利于提高工作频率;更大的有效电子质量,可以获得更大的峰值电流密度。同时,III 族氮化物材料禁带宽度可调范围更大,可实现对共振隧穿过程更好调制,GaN材料有望取代GaAs和InP材料制备RTD器件,实现室温下更高输出功率的太赫兹辐射源,尤其是太赫兹波段波长可调、全固态的室温微波振荡源。
为进一步提高GaN共振隧穿二极管的性能,尤其是改善微分负阻效应,使其具有更高的峰值电流和峰谷电流比,以及器件稳定性和性能一致性,需要从材料结构设计和外延、器件制造工艺和器件物理等方面进行深入研究。目前报道的GaN共振隧穿二极管峰值电流低、峰谷电流比小、大尺寸器件微分负阻特性差、器件性能不稳定,不能满足高频低功耗振荡源的应用需求。常规的GaN共振隧穿二极管结构如图1所示,其自下而上包括衬底、GaN外延层、n+GaN发射极欧姆接触层、第一GaN隔离层、第一AlGaN势垒层、GaN量子阱层、第二AlGaN势垒层、第二GaN隔离层、n+GaN集电极欧姆接触层和集电极电极,在n+GaN发射极欧姆接触层上设有环形发射极电极。该器件存在以下五方面的不足:
一、由于AlGaN/GaN异质结构存在大的晶格失配,器件有源区易产生高密度位错,且量子阱界面粗糙不平整,位错散射和界面粗糙度散射会增加器件谷值电流,使微分负阻效应退化;
二、AlGaN/GaN/AlGaN双势垒量子阱中存在强的极化电场,该电场对量子阱能带结构进行调制,影响器件正向和反向偏置下的隧穿输运,产生不对称的输出特性;
三、GaN共振隧穿二极管集电区一侧存在较宽的耗尽区,降低了反向偏置下电子隧穿几率和透射系数,削弱了反向偏置下的微分负阻效应;
四、集电极欧姆接触电阻高,增加了器件串联电阻,导致器件峰值电压和功耗增加;
五、器件有源区位错分布不均,导致器件性能不稳定、可靠性低且器件性能随尺寸增大而下降,同一尺寸器件性能一致性差。
发明内容
本发明目的在于针对上述已有技术的缺点,提出一种含InGaN子阱结构的YAlN/GaN 双势垒共振隧穿二极管及其制作方法,以有效增大器件峰值电流和峰谷电流比,提高器件可靠性和一致性,降低峰值隧穿电压,实现正向和反向偏置下对称特性微分负阻效应。
本发明的技术方案是这样实现的:
1、一种含InGaN子阱结构的YAlN/GaN双势垒共振隧穿二极管,自下而上包括衬底、GaN外延层、n+GaN发射极欧姆接触层、GaN隔离层、第一势垒层、第二势垒层、隔离层、集电极欧姆接触层、集电极电极,GaN隔离层两侧设有环形发射极电极,GaN隔离层到集电极电极的外部包裹有钝化层,其特征在于:
所述的第一势垒层和第二势垒层之间依次增设有第一GaN主量子阱层、InyGa1-yN子量子阱层、第二GaN主量子阱层;
所述的第一势垒层和第二势垒层,均采用Y组分x在6%-15%之间,厚度为1nm-3nm,且Y组分一致、厚度相同的YxAl1-xN;
所述的隔离层,采用厚度为2nm-4nm的InN;
所述的集电极欧姆接触层,采用厚度为80nm-100nm、掺杂浓度在1x1019cm-3-1x1020cm-3之间的n+InN;
进一步,所述的InyGa1-yN子量子阱层的In组分为3%-5%,厚度为1nm-3nm;
进一步,所述的第一和第二GaN主量子阱层,其厚度为1nm-2nm且二者厚度相同;
进一步,所述的GaN隔离层,其厚度为4nm-10nm;
进一步,所述的GaN外延层,其厚度为1500nm-4000nm;
进一步,所述的n+GaN发射极欧姆接触层,其掺杂浓度为5x1019cm-3-1x1020cm-3,厚度为100nm-300nm;
进一步,所述的钝化层采用SiN材料、Al2O3材料、HfO2材料中的任意一种材料;
进一步,所述的衬底采用自支撑氮化镓单晶材料、蓝宝石材料、碳化硅材料、硅材料中的任意一种材料。
2、一种含InGaN子阱结构的YAlN/GaN双势垒共振隧穿二极管的制作方法,其特征在于,包括如下步骤:
1)采用分子束外延方法或金属有机物化学气相淀积方法在衬底上外延生长1500nm -4000nm的GaN外延层;
2)采用分子束外延方法,在GaN外延层上生长厚度为100nm-300nm,掺杂浓度为5x1019cm-3-1x1020cm-3的n+GaN发射极欧姆接触层;
3)采用分子束外延方法,在n+GaN发射极欧姆接触层上生长厚度为4nm-10nm的GaN隔离层;
4)采用分子束外延方法,在GaN隔离层上生长Y组分x在6%-15%之间,厚度为1nm-3nm的第一YxAl1-xN势垒层;
5)采用分子束外延方法,在第一YAlN势垒层上生长厚度为1nm-2nm的第一GaN 主量子阱层;
6)采用分子束外延方法,在第一GaN主量子阱层上生长In组分y在3%-5%之间,厚度为1nm-3nm的InyGa1-yN子量子阱层;
7)采用分子束外延方法,在InyGa1-yN子量子阱层上生长厚度为1nm-2nm的第二GaN主量子阱层;
8)采用分子束外延方法,在第二GaN主量子阱层上生长Y组分x在6%-15%之间,厚度为1nm-3nm的第二YxAl1-xN势垒层;
9)采用分子束外延方法,在第二YAlN势垒层生长厚度为2nm-4nm的InN隔离层;
10)采用分子束外延方法,在InN隔离层上生长n+InN集电极欧姆接触层,其厚度为80nm-100nm,掺杂浓度为1x1019cm-3-1x1020cm-3
11)采用传统光学光刻,在n+InN集电极欧姆接触层上,形成台面隔离图案。以光刻胶为掩膜,用感应耦合等离子体刻蚀方法,使用BCl3/Cl2气体源,刻蚀外延材料,形成深度为500nm-700nm的台面隔离;
12)对已形成台面隔离的台面进行电子束光刻,形成直径为1μm-4μm的圆形图案。以光刻胶为掩膜,采用电子束蒸发方法,在圆形图案上蒸发Ti/Au/Ni金属层,形成集电极电极。而后以金属为掩膜,采用感应耦合等离子体刻蚀方法,使用BCl3/Cl2气体源,刻蚀至n+GaN发射极欧姆接触层,形成从GaN隔离层到集电极电极的圆柱台面;
13)采用传统光学光刻,在n+GaN发射极欧姆接触层上,形成内圆周距圆柱台面3μm的圆环图形。再以光刻胶为掩膜,采用电子束蒸发方法在圆环图案上蒸发Ti/Au金属层,形成发射极电极;
14)采用等离子体增强化学气相沉积法或原子层淀积工艺,在n+GaN发射极欧姆接触层至集电极电极的表面淀积厚度为50nm-200nm的钝化层;
15)采用传统光学光刻,在发射极电极处的钝化层上形成发射极电极通孔图形。再以光刻胶为掩膜,采用反应离子刻蚀方法,使用SF6气体源刻蚀该通孔图形,形成发射极电极通孔;
16)采用电子束光刻,在集电极电极处的钝化层上形成直径为500nm-3μm的集电极电极通孔图形。以光刻胶为掩膜,采用反应离子刻蚀方法,使用SF6气体源刻蚀该通孔图形,形成集电极电极通孔;
17)采用传统光学光刻,在发射极电极和集电极电极通孔周围区域形成发射极和集电极Pad图形。再以光刻胶为掩膜,采用电子束蒸发方法在该图形上蒸发Ti/Au金属层,形成发射极和集电极Pad,完成器件制备。
本发明与现有技术相比具有如下优点:
1、本发明由于在第一GaN主量子阱层和第二GaN主量子阱层之间插入InGaN子量子阱层,该结构可有效拉低量子阱阱中分立能级,从而减小器件共振隧穿峰值电压;
2、本发明中YAlN势垒有极强极化效应,能提高发射极积累区二维电子气浓度。同时InGaN子阱结构拉低量子阱中分立能级,能提高电子通过发射极势垒层的透射系数,在共振隧穿能级对齐之前,更多的电子隧穿发射极势垒进入量子阱中。两者共同作用下,器件具有高的峰值电流和峰谷电流比;
3、本发明由于第一势垒层和第二势垒层采用YAlN材料,YAlN材料可与GaN主量子阱实现面内晶格常数近晶格匹配和无应变材料生长,从而降低器件有源区位错密度,减小位错散射,改善器件微分负阻效应;
4、本发明由于隔离层和集电极欧姆接触层分别采用InN和n+InN材料,窄禁带n+InN可有效减小器件欧姆接触电阻,降低器件峰值电压和器件功耗。同时由于InN隔离层和 n+InN集电极欧姆接触层可减小器件集电极一侧耗尽区宽度,提高反向偏置下电子的隧穿几率,能在正向和反向偏置下实现对称特性微分负阻效应;
5、本发明中采用分子束外延方法生长超薄层结构,能实现有源区量子阱结构厚度的精确控制,减小了厚度分布不均对器件性能一致性的影响,提高了器件稳定性和良率。
附图说明
图1是现有AlGaN/GaN双势垒共振隧穿二极管的结构图;
图2是本发明含InGaN子阱结构的YAlN/GaN双势垒共振隧穿二极管的结构图;
图3是本发明制作含InGaN子阱结构的YAlN/GaN双势垒共振隧穿二极管的流程示意图。
具体实施方式
参照图2,本实例的含InGaN子阱结构的YAlN/GaN双势垒共振隧穿二极管,自下而上包括衬底1、GaN外延层2、n+GaN发射极欧姆接触层3、GaN隔离层4、第一势垒层5、第一GaN主量子阱层6、InyGa1-yN子量子阱层7、第二GaN主量子阱层8、第二势垒层9、InN隔离层10、集电极欧姆接触层11、集电极电极12,GaN隔离层两侧设有环形发射极电极13,GaN隔离层到集电极电极的外部包裹有钝化层14。其中:
所述的第一势垒层5和第二势垒层9,均采用Y组分x在6%-15%之间,厚度为 1nm-3nm,且Y组分一致、厚度相同的YxAl1-xN;
所述的集电极欧姆接触层11,采用厚度为80nm-100nm、掺杂浓度在1x1019cm-3-1x1020 cm-3之间的n+InN;
所述的InyGa1-yN子量子阱层7的In组分为3%-5%,厚度为1nm-3nm;
所述的InN隔离层10,其厚度为2nm-4nm;
所述的第一GaN主量子阱层6和第二GaN主量子阱层8,其厚度均为1nm-2nm;
所述的GaN隔离层4的厚度为4nm-10nm;
所述的GaN外延层2的厚度为1500nm-4000nm;
所述的n+GaN发射极欧姆接触层3的掺杂浓度为5x1019cm-3-1x1020cm-3,厚度为100nm-300nm;
所述的钝化层14采用SiN材料、Al2O3材料、HfO2材料中的任意一种材料;
所述的衬底1采用自支撑氮化镓单晶材料、蓝宝石材料、碳化硅材料、硅材料中的任意一种材料。
参照图3,本发明制作含InGaN子阱结构的YAlN/GaN双势垒共振隧穿二极管的方法,给出如下三种实施例。
实施例一,在自支撑氮化镓衬底上,制作采用Y0.11Al0.89N势垒层、In0.04Ga0.96N子量子阱层的YAlN/GaN双势垒共振隧穿二极管。
步骤一,生长GaN外延层,如图3(a)。
采用分子束外延方法,在自支撑氮化镓衬底上,生长厚度为1500nm的GaN外延层。
生长GaN外延层采用的工艺条件为:温度为700℃,镓束流平衡蒸气压为8.0×10- 7Torr, 氮气流量为2.3sccm,氮等离子体射频源功率为375W。
步骤二,生长n+GaN发射极欧姆接触层,如图3(b)。
采用分子束外延方法,在GaN外延层上生长厚度为100nm,掺杂浓度1x1020cm-3的n+GaN发射极欧姆接触层。
生长n+GaN发射极欧姆接触层的工艺条件为:温度为700℃,镓束流平衡蒸气压为8.0×10-7Torr,硅束流平衡蒸气压为3.5×10-8Torr,氮气流量为2.3sccm,氮等离子体射频源功率为375W。
步骤三,生长GaN隔离层,如图3(c)。
采用分子束外延方法,在n+GaN发射极欧姆接触层上生长GaN隔离层,GaN隔离层的厚度为10nm。
生长GaN隔离层的工艺条件为:温度为700℃,镓束流平衡蒸气压为8.0×10-7Torr,氮气流量为2.3sccm,氮等离子体射频源功率为375W。
步骤四,生长第一Y0.11Al0.89N势垒层,如图3(d)。
采用分子束外延方法,在GaN隔离层上生长厚度为1.5nm,Y组分为11%的第一Y0.11Al0.89N势垒层。
生长第一Y0.11Al0.89N势垒层的工艺条件为:温度为700℃,氮气流量为2.3sccm,钇束流平衡蒸气压为1.3×10-8Torr,铝束流平衡蒸气压为2.3×10-7Torr,氮等离子体射频源功率为375W。
步骤五,生长第一GaN主量子阱层,如图3(e)。
采用分子束外延方法,在第一YAlN势垒层上生长厚度为1.5nm的第一GaN主量子阱层。
生长第一GaN主量子阱层的工艺条件为:温度为700℃,镓束流平衡蒸气压为8.0×10-7 Torr,氮气流量为2.3sccm,氮等离子体射频源功率为375W。
步骤六,生长In0.04Ga0.96 N子量子阱层,如图3(f)。
采用分子束外延方法,在第一GaN主量子阱层上生长厚度为2nm的In0.04Ga0.96 N子量子阱层。
生长In0.04Ga0.96 N子量子阱层的工艺条件为:温度为700℃,氮气流量为2.3sccm,镓束流平衡蒸气压为8.0×10-7Torr,铟束流平衡蒸气压为5.0×10-7Torr,氮等离子体射频源功率为375W;
步骤七,生长第二GaN主量子阱层,如图3(g)。
采用分子束外延方法,在In0.04Ga0.96 N子量子阱层上生长厚度为1.5nm的第二GaN主量子阱层。
生长第二GaN主量子阱层的工艺条件为:温度为700℃,镓束流平衡蒸气压为8.0×10-7 Torr,氮气流量为2.3sccm,氮等离子体射频源功率为375W。
步骤八,生长第二Y0.11Al0.89N势垒层,如图3(h)。
采用分子束外延方法,在第二GaN主量子阱层上生长厚度为1.5nm,Y组分为11%的第二Y0.11Al0.89N势垒层。
生长第二Y0.11Al0.89N势垒层的工艺条件为:温度为700℃,氮气流量为2.3sccm,钇束流平衡蒸气压为1.3×10-8Torr,铝束流平衡蒸气压为2.3×10-7Torr,氮等离子体射频源功率为375W。
步骤九,生长InN隔离层,如图3(i)。
采用分子束外延方法,在第二Y0.11Al0.89N势垒层上生长InN隔离层,其厚度为4nm。
生长InN隔离层的工艺条件为:温度为540℃,氮气流量为2.3sccm,铟束流平衡蒸气压为1.2×10-7Torr,氮等离子体射频源功率为375W。
步骤十,生长n+InN集电极欧姆接触层,如图3(j)。
采用分子束外延方法,在InN隔离层上生长厚度为100nm,掺杂浓度为1x1020cm-3的n+ InN集电极欧姆接触层。
生长n+InN集电极欧姆接触层的工艺条件为:温度为540℃,氮气流量为2.3sccm,铟束流平衡蒸气压为1.2×10-7Torr,硅束流平衡蒸气压为3.5×10-8Torr,氮等离子体射频源功率为375W。
步骤十一,形成深度为500nm的网格状台面隔离,如图3(k)。
11a)光刻形成台面隔离图形:
11a1)在n+InN集电极欧姆接触层上旋涂AZ5214光刻胶,先在转速为500rad/min,加速度为1000rad2/min下旋涂3s;再在转速为4000rad/min,加速度为2000rad2/min下旋涂30s;再在95℃下烘固90s;
11a2)采用传统光学光刻,对n+InN集电极欧姆接触层上的AZ5214光刻胶曝光处理;
11a3)对曝光处理后的光刻胶,采用RZX-3038显影液显影45s,形成网格状台面隔离图形;
11b)刻蚀形成台面隔离:
采用感应耦合等离子体刻蚀方法,以光刻胶为掩膜,刻蚀n+InN集电极欧姆接触层形成深度为500nm的网格状台面隔离。
感应耦合等离子体刻蚀采用的工艺条件为:Cl2气流量为10sccm,BCl3气流量25sccm,刻蚀时间为300s。
步骤十二,形成直径为2μm的圆柱台面,如图3(l)。
12a)光刻形成圆形台面图形:
12a1)在做好台面隔离的台面上旋涂PMMA A4光刻胶,先在转速为500rad/min,加速度为1000rad2/min下旋涂3s;再在转速为4000rad/min,加速度为2000rad2/min下旋涂30s;再在180℃温度下烘固90s;
12a2)采用电子束光刻方法,设定电子剂量比为750,对PMMA A4光刻胶曝光处理;
12a3)对曝光后的光刻胶先采用比例为3:1的四甲基二戊酮与异丙醇溶液显影120s,再用异丙醇定影30s,形成直径为2μm的圆形台面图形;
12b)蒸金属:
采用电子束蒸发方法,在圆形台面上按照
Figure RE-GDA0003030303030000081
的速率蒸发厚度为20/80/50nm 的Ti/Au/Ni金属,再用丙酮溶液浸泡;
12c)刻蚀形成圆柱台面:
以金属为掩膜,采用感应耦合等离子体刻蚀方法,刻蚀n+InN集电极欧姆接触层至n+GaN发射极欧姆接触层,形成直径为2μm的圆柱台面。
感应耦合等离子体刻蚀采用的工艺条件为:Cl2气流量为10sccm,BCl3气流量25sccm。
步骤十三,形成环形发射极电极,如图3(m)。
13a)光刻形成环形发射极电极图形:
13a1)在n+GaN发射极欧姆接触层上旋涂AZ5214光刻胶,先在转速为500rad/min,加速度为1000rad2/min下旋涂3s;再在转速4000rad/min,加速度为2000rad2/min下旋涂30s;再在95℃下烘固90s;
13a2)采用传统光学光刻,对n+GaN发射极欧姆接触层上的AZ5214光刻胶曝光处理;
13a3)对曝光处理后的光刻胶,采用RZX-3038显影液显影45s,形成内圆周距圆柱台面为3μm的环形发射极电极图形;
13b)蒸金属:
采用电子束蒸发方法,在n+GaN发射极欧姆接触层上按照
Figure RE-GDA0003030303030000091
的速率蒸发厚度为 20/80nm的Ti/Au金属,再用丙酮溶液浸泡,形成内圆周距圆柱台面为3μm的发射极电极。
步骤十四,淀积200nm的SiN钝化层,如图3(n)。
采用等离子体增强化学气相淀积方法,在整个表面淀积厚度为200nm的SiN钝化层。
等离子体增强化学气相淀积方法采用的工艺条件:时间为60s,压力为2200mTorr,温度为350℃,SiH4流量为13.5sccm,NH3流量为10sccm,N2流量为1000sccm。
步骤十五,形成发射极电极通孔,如图3(o)。
15a)光刻形成发射极电极通孔图形:
15a1)在SiN钝化层上旋涂AZ5214光刻胶,先在转速为500rad/min,加速度为1000rad2/min下旋涂3s;再在转速4000rad/min,加速度为2000rad2/min下旋转30s;再在95℃下烘固90s;
15a2)采用传统光学光刻,对SiN钝化层上的AZ5214光刻胶曝光处理;
15a3)对曝光处理后的光刻胶,采用RZX-3038显影液显影45s,形成内径小于发射极电极的圆环图案;
15b)刻蚀形成发射极电极通孔:
采用反应离子刻蚀方法,以光刻胶为掩膜,刻蚀SiN钝化层至发射极电极金属表面,形成发射极电极通孔。
反应离子刻蚀方法采用的工艺条件为:压力为1500mTorr,功率为200W,SF6流量为8sccm,CHF3为10sccm,He流量为150sccm。
步骤十六,形成直径为1μm的集电极电极通孔,如图3(p)。
16a)光刻形成集电极电极通孔图形:
16a1)在SiN的钝化层上旋涂PMMA A4光刻胶,先在转速为500rad/min,加速度为1000rad2/min下旋涂3s;再在转速4000rad/min,加速度为2000rad2/min下旋涂30s;再在180℃下烘固90s;
16a2)设定电子剂量比为750,采用电子束光刻方法对PMMA A4光刻胶进行曝光处理;
16a3)对曝光处理后的光刻胶,先采用比例为3:1的四甲基二戊酮与异丙醇溶液显影120s,再采用异丙醇定影30s,形成集电极电极通孔图形;
16b)刻蚀形成集电极电极通孔:
以光刻胶为掩膜,采用反应离子刻蚀方法刻蚀SiN钝化层至集电极电极金属表面,形成直径为1μm集电极电极通孔;
反应离子刻蚀方法采用的工艺条件为:在压力为1500mTorr,功率为200W,SF6流量为8sccm,CHF3为10sccm,He流量为150sccm。
步骤十七,形成发射极电极Pad和集电极电极Pad,完成器件制作,如图3(q)。
17a)光刻形成发射极和集电极电极金属Pad图形:
17a1)在发射极、集电极通孔上旋涂AZ5214光刻胶,先在转速为500rad/min,加速度为1000rad2/min下旋涂3s;再在转速4000rad/min,加速度为2000rad2/min下旋涂30s;再在 95℃下烘固90s;
17a2)采用传统光学光刻方法,对AZ5214光刻胶进行曝光处理;
17a3)对曝光处理过的光刻胶,采用RZX-3038显影液显影45s,形成发射极、集电极电极金属Pad图形;
17b)蒸金属
使用电子束蒸发方法,按照
Figure RE-GDA0003030303030000101
的速率蒸发厚度为20/80nm的Ti/Au金属,而后用丙酮浸泡,形成与发射极电极和集电极电极互连的发射极电极Pad和集电极电极Pad,完成器件制作。
实施例二,在蓝宝石衬底上,制作采用Y0.15Al0.85N势垒层和In0.05Ga0.95N子量子阱的的YAlN/GaN双势垒共振隧穿二极管。
步骤1,生长GaN外延层,如图3(a)。
使用金属有机物化学气相淀积方法,采用温度为1050℃,压强为40Torr,氨气流量为2000sccm,镓源流量为120sccm,氢气流量为3000sccm的工艺条件,在蓝宝石衬底上,生长厚度为3000nm的GaN外延层。
步骤2,生长n+GaN发射极欧姆接触层,如图3(b)。
使用分子束外延方法,采用温度为720℃,镓束流平衡蒸气压为8.5×10-7Torr,硅束流平衡蒸气压为3.2×10-8Torr,氮气流量为2.3sccm,氮等离子体射频源功率为375W的工艺条件,在GaN外延层上生长厚度为200nm、掺杂浓度为8x1019cm-3的n+GaN发射极欧姆接触层。
步骤3,生长GaN隔离层,如图3(c)。
使用分子束外延方法,采用温度为720℃,镓束流平衡蒸气压为8.5×10-7Torr,氮气流量为2.3sccm,氮等离子体射频源功率为375W工艺条件,在n+GaN发射极欧姆接触层上生长厚度为6nm的GaN隔离层。
步骤4,生长第一Y0.15Al0.85N势垒层,如图3(d)。
使用分子束外延方法,采用温度为720℃,氮气流量为2.3sccm,钇束流平衡蒸气压为1.5×10-8Torr,铝束流平衡蒸气压为2.1×10-7Torr,氮等离子体射频源功率为375W的工艺条件,在GaN隔离层上生长厚度为1nm,Y组分为15%的第一Y0.15Al0.85N势垒层。
步骤5,生长第一GaN主量子阱层,如图3(e)。
使用分子束外延方法,采用温度为720℃,镓束流平衡蒸气压为8.5×10-7Torr,氮气流量为2.3sccm,氮等离子体射频源功率为375W的工艺条件,在第一YAlN势垒层上生长厚度为1nm的第一GaN主量子阱层。
步骤6,生长In0.05Ga0.95N子量子阱层,如图3(f)。
使用分子束外延方法,采用温度为720℃,氮气流量为2.3sccm,镓束流平衡蒸气压为8.5×10-7Torr,铟束流平衡蒸气压为6.0×10-7Torr,氮等离子体射频源功率为375W的工艺条件,在第一GaN主量子阱层上生长厚度为1nm的In0.05Ga0.95N子量子阱层。
步骤7,生长第二GaN主量子阱层,如图3(g)。
采用分子束外延方法,采用温度为720℃,镓束流平衡蒸气压为8.5×10-7Torr,氮气流量为2.3sccm,氮等离子体射频源功率为375W的工艺条件,在In0.05Ga0.95N子量子阱层上生长厚度为1nm的第二GaN主量子阱层。
步骤8,生长第二Y0.15Al0.85N势垒层,如图3(h)。
使用分子束外延方法,采用温度为720℃,氮气流量为2.3sccm,钇束流平衡蒸气压为1.5×10-8Torr,铝束流平衡蒸气压为2.1×10-7Torr,氮等离子体射频源功率为375W的工艺条件,在第二GaN主量子阱层上生长厚度为1nm、Y组分为15%的第二Y0.15Al0.85N势垒层。
步骤9,生长InN隔离层,如图3(i)。
使用分子束外延方法,采用温度为550℃,氮气流量为2.3sccm,铟束流平衡蒸气压为1.4×10-7Torr,氮等离子体射频源功率为375W的工艺条件,在第二Y0.15Al0.85N势垒层上生长厚度为2nm的InN隔离层。
步骤10,生长n+InN集电极欧姆接触层,如图3(j)。
使用分子束外延方法,采用温度为550℃,氮气流量为2.3sccm,铟束流平衡蒸气压为1.4×10-7Torr,硅束流平衡蒸气压为3.2×10-8Torr,氮等离子体射频源功率为375W的工艺条件,在InN隔离层上生长厚度为90nm、掺杂浓度为5x1019cm-3的n+InN集电极欧姆接触层。
步骤11,形成深度为600nm的网格状台面隔离,如图3(k)。
11.1)采用光刻形成台面隔离图形:
本步骤的具体实现与实施例一的步骤11a)相同;
11.2)刻蚀形成台面隔离:
采用感应耦合等离子体刻蚀方法,以光刻胶为掩膜,采用Cl2气流量为10sccm,BCl3气流量为25sccm的工艺条件,刻蚀n+InN集电极欧姆接触层360s,形成深度为600nm的网格状台面隔离。
步骤12,形成直径为1μm的圆柱台面,如图3(l)。
12.1)光刻形成圆形台面图形:
首先,在n+InN集电极欧姆接触层上两次旋涂PMMA A4光刻胶,即第一次在转速为500rad/min,加速度为1000rad2/min下旋涂3s;第二次转速为4000rad/min,加速度为2000rad2/min下旋涂30s;再在180℃温度下烘固90s;
其次,采用电子束光刻方法,设定电子剂量比为750,对PMMA A4光刻胶进行曝光处理。并对曝光处理后的光刻胶,先采用比例为3:1的四甲基二戊酮与异丙醇溶液显影 120s。再用异丙醇定影30s,形成直径为1μm的圆形台面图形;
12.2)采用电子束蒸发方法,在圆形台面图形上按照
Figure RE-GDA0003030303030000121
的速率蒸发厚度为 20/80/50nm的Ti/Au/Ni金属,再用丙酮溶液浸泡;
12.3)以金属为掩膜,设置Cl2气流量为10sccm,BCl3气流量25sccm的工艺条件,采用感应耦合等离子体刻蚀方法刻蚀圆形台面图形至n+GaN发射极欧姆接触层,形成直径为1μm的圆柱台面。
步骤13,形成环形发射极电极,如图3(m)。
本步骤的具体实现与实施例一的步骤十三相同。
步骤14,淀积50nm的Al2O3钝化层,如图3(n)。
使用原子层淀积工艺,设置时间为40s,压力为2000mTorr,温度为300℃,Al(CH3)3流量为850sccm,H2O流量为350sccm,N2流量为1000sccm的工艺条件,在整个表面淀积厚度为50nm的Al2O3介质钝化层。
步骤15,形成发射极电极通孔,如图3(o)。
15.1)光刻形成发射极电极通孔图形:
本步骤的具体实现与实施例一的步骤15a)相同;
15.2)刻蚀形成发射极电极通孔:
以光刻胶为掩膜,设置压力为1500mTorr,功率为200W,SF6流量为8sccm,CHF3为10sccm,He流量为150sccm的工艺条件,采用反应离子刻蚀方法,刻蚀Al2O3介质钝化层至发射极电极金属表面,形成发射极电极通孔。
步骤16,形成直径为500nm的集电极电极通孔,如图3(p)。
16.1)光刻形成集电极电极通孔图形:
本步骤的具体实现与实施例一的步骤16a)相同;
16.2)以光刻胶为掩膜,设置压力为1500mTorr,功率为200W,SF6流量为8sccm,CHF3为10sccm,He流量为150sccm的工艺条件,采用反应离子刻蚀方法刻蚀Al2O3介质钝化层至集电极电极金属表面,形成直径为500nm集电极电极通孔。
步骤17,形成发射极电极Pad和集电极电极Pad,完成器件制作,如图3(q)。
本步骤的具体实现与实施例一的步骤十七相同。
实施例三,在硅衬底上,制作采用Y0.06 Al0.94 N势垒层和和In0.03Ga0.97N子量子阱层的YAlN/GaN双势垒共振隧穿二极管。
步骤A,生长GaN外延层,如图3(a)。
设置温度为1100℃,压强为40Torr,氨气流量为2000sccm,镓源流量为100sccm,氢气流量为3000sccm,采用金属有机物化学气相淀积方法,在Si衬底上,生长厚度为4000nm的GaN外延层。
步骤B,生长n+GaN发射极欧姆接触层,如图3(b)。
设置温度为680℃,镓束流平衡蒸气压为7.5×10-7Torr,硅束流平衡蒸气压为3.0×10-8 Torr,氮气流量为2.3sccm,氮等离子体射频源功率为375W,采用分子束外延方法,在GaN外延层上生长厚度为300nm、掺杂浓度为5x1019cm-3的n+GaN发射极欧姆接触层。
步骤C,生长GaN隔离层,如图3(c)。
设置温度为680℃,镓束流等效平衡蒸气压为7.5×10-7Torr,氮气流量为2.3sccm,氮等离子体射频源功率为375W,采用分子束外延方法,在n+GaN发射极欧姆接触层上生长厚度为4nm的GaN隔离层。
步骤D,生长第一Y0.06 Al0.94 N势垒层,如图3(d)。
设置温度为680℃,氮气流量为2.3sccm,钇束流平衡蒸气压为1.0×10-8Torr,铝束流平衡蒸气压为2.5×10-7Torr,氮等离子体射频源功率为375W,采用分子束外延方法,在GaN隔离层上生长厚度3nm、Y组分为6%的第一Y0.06 Al0.94N势垒层。
步骤E,生长第一GaN主量子阱层,如图3(e)。
设置温度为680℃,镓束流等效平衡蒸气压为7.5×10-7Torr,氮气流量为2.3sccm,氮等离子体射频源功率为375W,采用分子束外延方法,在第一YAlN势垒层上生长厚度为2nm的第一GaN主量子阱层。
步骤F,生长In0.03Ga0.97N子量子阱层,如图3(f)。
设置温度为680℃,氮气流量为2.3sccm,镓束流平衡蒸气压为7.5×10-7Torr,铟束流平衡蒸气压为4.0×10-7Torr,氮等离子体射频源功率为375W,采用分子束外延方法,在第一GaN主量子阱层上生长厚度为3nm的In0.03Ga0.97N子量子阱层。
步骤G,生长第二GaN主量子阱层,如图3(g)。
设置温度为680℃,镓束流等效平衡蒸气压为7.5×10-7Torr,氮气流量为2.3sccm,氮等离子体射频源功率为375W,采用分子束外延方法,在In0.03Ga0.97N子量子阱层上生长厚度为2nm的第二GaN主量子阱层。
步骤H,生长第二Y0.06 Al0.94 N势垒层,如图3(h)。
设置温度为680℃,氮气流量为2.3sccm,钇束流平衡蒸气压为1.0×10-8Torr,铝束流平衡蒸气压为2.5×10-7Torr,氮等离子体射频源功率为375W,采用分子束外延方法,在第二GaN主量子阱层上生长厚度为3nm、Y组分为6%的第二势垒层Y0.06 Al0.94N。
步骤I,生长InN隔离层,如图3(i)。
设置温度为530℃,氮气流量为2.3sccm,铟束流平衡蒸气压为1.0×10-7Torr,氮等离子体射频源功率为375W,采用分子束外延方法,在第二Y0.06 Al0.94 N势垒层上生长厚度为3nm的InN隔离层。
步骤J,生长n+InN集电极欧姆接触层,如图3(j)。
设置温度为530℃,氮气流量为2.3sccm,铟束流平衡蒸气压为1.0×10-7Torr,硅束流平衡蒸气压为3.0×10-8Torr,氮等离子体射频源功率为375W,采用分子束外延方法,在InN 隔离层上生长厚度为80nm、掺杂浓度为1x1019cm-3的n+InN集电极欧姆接触层。
步骤K,形成深度为700nm的网格状台面隔离,如图3(k)。
K.1)采用光刻形成台面隔离图形:
本步骤的具体实现与实施例一的步骤11a)相同;
K.2)刻蚀形成台面隔离:
以光刻胶为掩膜,采用感应耦合等离子体刻蚀方法,在Cl2气流量为10sccm,BCl3气流量25sccm,刻蚀时间为420s的工艺条件下,刻蚀n+InN集电极欧姆接触层形成深度为700nm的网格状台面隔离。
步骤L,形成直径为4μm的圆柱台面,如图3(l)。
L.1)光刻形成圆形台面图形:
首先,在n+InN集电极欧姆接触层上,旋涂PMMA A4光刻胶:先在转速为500rad/min,加速度为1000rad2/min下旋涂3s;再在转速为4000rad/min,加速度为2000rad2/min下旋涂 30s;再在180℃温度下烘固90s;
其次,采用电子束光刻方法,设定电子剂量比为750,对PMMA A4光刻胶曝光处理。对曝光处理后的光刻胶,先采用比例为3:1的四甲基二戊酮与异丙醇溶液,显影120s。再用异丙醇定影30s,形成直径为4μm的圆形台面图形;
L.2)采用电子束蒸发方法,在n+InN集电极欧姆接触层上按照
Figure RE-GDA0003030303030000151
的速率蒸发厚度为20/80/50nm的Ti/Au/Ni金属,再用丙酮溶液浸泡;
L.3)以金属为掩膜,采用感应耦合等离子体刻蚀方法,设定Cl2气流量为10sccm,BCl3气流量25sccm,刻蚀圆形台面图形至n+GaN发射极欧姆接触层,形成直径为4μm的圆柱台面。
步骤M,形成环形发射极电极,如图3(m)。
本步骤的具体实现与实施例一的步骤十三相同。
步骤N,淀积100nm的HfO2介质钝化层,如图3(n)。
使用原子层淀积工艺,设置时间为70s,温度为280℃,乙基甲胺基铪流量为1200sccm, H2O流量为110sccm,N2流量为1000sccm,在整个表面淀积厚度为100nm的HfO2介质钝化层。
步骤O,形成发射极电极通孔,如图3(o)。
O.1)光刻形成发射极电极通孔图形:
本步骤的具体实现与实施例一的步骤15a)相同;
O.2)刻蚀形成发射极电极通孔:
以光刻胶为掩膜,设置压力为1500mTorr,功率为200W,SF6流量为8sccm,CHF3为10sccm,He流量为150sccm,采用反应离子刻蚀方法,刻蚀HfO2介质钝化层至发射极电极金属表面,形成发射极电极通孔。
步骤P,形成直径为3μm的集电极电极通孔,如图3(p)。
P.1)光刻形成集电极电极通孔图形:
本步骤的具体实现与实施例一的步骤16a)相同;
P.2)刻蚀形成集电极电极通孔:
以光刻胶为掩膜,采用反应离子刻蚀方法,设置压力为1500mTorr,功率为200W,SF6流量为8sccm,CHF3为10sccm,He流量为150sccm,刻蚀HfO2介质钝化层至集电极电极金属表面,形成直径为3μm集电极电极通孔。
步骤Q,形成发射极电极Pad和集电极电极Pad,完成器件制作,如图3(q)。
本步骤的具体实现与实施例一的步骤十七相同。
以上描述仅是本发明的三个具体事例,并未构成对本发明的任何限制,显然对于本领域的专业人员来说,在了解了本发明的内容和原理后,都可能在不背离本发明原理、结构的情况下,进行形式和细节的各种修改和改变,但是这些基于本发明思想的修正和改变仍在本发明的权利要求范围之内。

Claims (10)

1.一种含InGaN子阱结构的YAlN/GaN双势垒共振隧穿二极管,自下而上包括衬底(1)、GaN外延层(2)、n+GaN发射极欧姆接触层(3)、GaN隔离层(4)、第一势垒层(5)、第二势垒层(9)、隔离层(10)、集电极欧姆接触层(11)、集电极电极(12),GaN隔离层(4)两侧设有环形发射极电极(13),GaN隔离层(4)到集电极电极(12)的外部包裹有钝化层(14),所述的隔离层(10),采用厚度为2nm-4nm的InN,其特征在于:
所述的第一势垒层(5)和第二势垒层(9)之间依次增设有第一GaN主量子阱层(6)、InyGa1-yN子量子阱层(7)、第二GaN主量子阱层(8);
所述的第一势垒层(5)和第二势垒层(9),均采用Y组分x在6%-15%之间,厚度为1nm-3nm,且Y组分一致、厚度相同的YxAl1-xN;
所述的集电极欧姆接触层(11),采用厚度为80nm-100nm、掺杂浓度在1x1019cm-3-1x1020cm-3之间的n+InN。
2.如权利要求1所述的二极管,其特征在于:InyGa1-yN子量子阱层(7)的In组分为3%-5%,厚度为1nm-3nm。
3.如权利要求1所述的二极管,其特征在于:
所述的第一GaN主量子阱层(6)和第二GaN主量子阱层(8),其厚度为1nm-2nm且二者厚度相同;
所述的GaN隔离层(4),其厚度为4nm-10nm;
所述的GaN外延层(2),其厚度为1500nm-4000nm。
4.如权利要求1所述的二极管,其特征在于:
所述的n+GaN发射极欧姆接触层(3),其掺杂浓度为5x1019cm-3-1x1020cm-3,厚度为100nm-300nm;
所述的钝化层(14)采用SiN材料、Al2O3材料、HfO2材料中的任意一种材料;
所述的衬底(1)采用自支撑氮化镓单晶材料、蓝宝石材料、碳化硅材料、硅材料中的任意一种材料。
5.一种含InGaN子阱结构的YAlN/GaN双势垒共振隧穿二极管的制作方法,其特征在于,包括如下步骤:
1)采用分子束外延方法或金属有机物化学气相淀积方法在衬底(1)上外延生长1500nm-4000nm的GaN外延层(2);
2)采用分子束外延方法,在GaN外延层(2)上生长厚度为100nm-300nm,掺杂浓度为5x1019cm-3-1x1020cm-3的n+GaN发射极欧姆接触层(3);
3)采用分子束外延方法,在n+GaN发射极欧姆接触层(3)上生长厚度为4nm-10nm的GaN隔离层(4);
4)采用分子束外延方法,在GaN隔离层(4)上生长Y组分x在6%-15%之间,厚度为1nm-3nm的第一YxAl1-xN势垒层(5);
5)采用分子束外延方法,在第一YAlN势垒层(5)上生长厚度为1nm-2nm的第一GaN主量子阱层(6);
6)采用分子束外延方法,在第一GaN主量子阱层(6)上生长In组分y在3%-5%之间,厚度为1nm-3nm的InyGa1-yN子量子阱层(7);
7)采用分子束外延方法,在InyGa1-yN子量子阱层(7)上生长厚度为1nm-2nm的第二GaN主量子阱层(8);
8)采用分子束外延方法,在第二GaN主量子阱层(8)上生长Y组分x在6%-15%之间,厚度为1nm-3nm的第二YxAl1-xN势垒层(9);
9)采用分子束外延方法,在第二YAlN势垒层(9)生长厚度为2nm-4nm的InN隔离层(10);
10)采用分子束外延方法,在InN隔离层(10)上生长n+InN集电极欧姆接触层(11),其厚度为80nm-100nm,掺杂浓度为1x1019cm-3-1x1020cm-3
11)采用传统光学光刻,在n+InN集电极欧姆接触层(11)上,形成台面隔离图案,以光刻胶为掩膜,用感应耦合等离子体刻蚀方法,使用BCl3/Cl2气体源,刻蚀外延材料,形成深度为500nm-700nm的台面隔离;
12)对已形成台面隔离的台面进行电子束光刻,形成直径为1μm-4μm的圆形图案,以光刻胶为掩膜,采用电子束蒸发方法,在圆形图案上蒸发Ti/Au/Ni金属层,形成集电极电极(12),而后以金属为掩膜,采用感应耦合等离子体刻蚀方法,使用BCl3/Cl2气体源,刻蚀至n+GaN发射极欧姆接触层(3),形成从GaN隔离层(4)到集电极电极(12)的圆柱台面;
13)采用传统光学光刻,在n+GaN发射极欧姆接触层(3)上,形成内圆周距圆柱台面3μm的圆环图形,再以光刻胶为掩膜,采用电子束蒸发方法在圆环图案上蒸发Ti/Au金属层,形成发射极电极(13);
14)采用等离子体增强化学气相沉积法或原子层淀积工艺,在n+GaN发射极欧姆接触层(3)至集电极电极(12)的表面淀积厚度为50nm-200nm的钝化层(14);
15)采用传统光学光刻,在发射极电极(13)处的钝化层(14)上形成发射极电极通孔图形,再以光刻胶为掩膜,采用反应离子刻蚀方法,使用SF6气体源刻蚀该通孔图形,形成发射极电极通孔;
16)采用电子束光刻,在集电极电极(12)处的钝化层(14)上形成直径为500nm-3μm的集电极电极通孔图形,以光刻胶为掩膜,采用反应离子刻蚀方法,使用SF6气体源刻蚀该通孔图形,形成集电极电极通孔;
17)采用传统光学光刻,在发射极电极和集电极电极通孔周围的区域形成发射极和集电极Pad图形,再以光刻胶为掩膜,采用电子束蒸发方法在该图形上蒸发Ti/Au金属层,形成发射极和集电极Pad,完成器件制备。
6.如权利要求5所述的制作方法,其特征在于:
所述1)中的采用的金属有机物化学气相淀积,其工艺条件为:
温度为1050℃-1100℃,压强为40Torr,氨气流量为2000sccm,镓源流量为120sccm,氢气流量为3000sccm。
7.如权利要求5所述的制作方法,其特征在于:所述分子束外延方法采用不同的工艺条件,其中:
所述2)中的分子束外延工艺条件是:温度为680℃-720℃,镓束流平衡蒸气压为7.5×10-7Torr-8.5×10-7Torr,硅束流平衡蒸气压为3.0×10-8Torr-3.5×10-8Torr,氮气流量为2.3sccm,氮等离子体射频源功率为375W;
所述3)中的分子束外延工艺条件是:温度为680℃-720℃,氮气流量为2.3sccm,镓束流平衡蒸气压为7.5×10-7-8.5×10-7Torr,氮等离子体射频源功率为375W;
所述4)和8)中的分子束外延工艺条件是:温度为680℃-720℃,氮气流量为2.3sccm,钇束流平衡蒸气压为1.0×10-8Torr-1.5×10-8Torr,铝束流平衡蒸气压为2.1×10-7Torr-2.5×10-7Torr,氮等离子体射频源功率为375W;
所述5)和7)中的分子束外延工艺条件是:温度为680℃-720℃,镓束流平衡蒸气压为7.5×10-7Torr-8.5×10-7Torr,氮气流量为2.3sccm,氮等离子体射频源功率为375W;
所述6)中的分子束外延工艺条件是:温度为680℃-720℃,氮气流量为2.3sccm,镓束流平衡蒸气压为7.5×10-7Torr-8.5×10-7Torr,铟束流平衡蒸气压为4.0×10-7Torr-6.0×10-7Torr,氮等离子体射频源功率为375W;
所述9)中的分子束外延工艺条件是:温度为530℃-550℃,氮气流量为2.3sccm,铟束流平衡蒸气压为1.0×10-7Torr-1.4×10-7Torr,氮等离子体射频源功率为375W;
所述10)中的分子束外延工艺条件是:温度为530℃-550℃,氮气流量为2.3sccm,铟束流平衡蒸气压为1.0×10-7Torr-1.4×10-7Torr,硅束流平衡蒸气压为3.0×10-8Torr-3.5×10-8Torr,氮等离子体射频源功率为375W。
8.如权利要求5所述的制作方法,其特征在于:
所述11)中的传统光学光刻工艺条件是:采用AZ5214光刻胶旋涂两次,其中,第一次是在转速为500rad/min,加速度为1000rad2/min的条件下旋涂3s;第二次是在转速为4000rad/min,加速度为2000rad2/min的条件下旋涂30s,再在温度为95℃下烘胶90s,采用显影液RZX-3038显影45s;
所述12)中采用的电子束光刻工艺条件是:采用PMMAA4光刻胶,在温度为180℃下烘固90s,电子剂量比为750,圆形图案直径为1μm-4μm的条件下,先采用比例为3:1的四甲基二戊酮与异丙醇溶液显影120s,再用异丙醇定影30s。
9.如权利要求5所述的制作方法,其特征在于:所述14)中采用的等离子体增强化学气相淀积方法,其工艺条件如下:
压力为2200mTorr,温度为350℃,SiH4流量为13.5sccm,NH3流量为10sccm,N2流量为1000sccm,时间为30s-120s。
10.如权利要求5所述的制作方法,其特征在于:所述11)中的感应耦合等离子体刻蚀方法,其工艺条件如下:
Cl2气流量为10sccm,BCl3气流量25sccm,刻蚀时间为300s-420s。
CN202110335756.1A 2021-03-29 2021-03-29 含InGaN子阱结构的YAlN/GaN双势垒共振隧穿二极管及其制作方法 Active CN113097313B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110335756.1A CN113097313B (zh) 2021-03-29 2021-03-29 含InGaN子阱结构的YAlN/GaN双势垒共振隧穿二极管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110335756.1A CN113097313B (zh) 2021-03-29 2021-03-29 含InGaN子阱结构的YAlN/GaN双势垒共振隧穿二极管及其制作方法

Publications (2)

Publication Number Publication Date
CN113097313A CN113097313A (zh) 2021-07-09
CN113097313B true CN113097313B (zh) 2022-12-09

Family

ID=76671115

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110335756.1A Active CN113097313B (zh) 2021-03-29 2021-03-29 含InGaN子阱结构的YAlN/GaN双势垒共振隧穿二极管及其制作方法

Country Status (1)

Country Link
CN (1) CN113097313B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118136693A (zh) * 2024-03-13 2024-06-04 湘潭大学 一种氧化铪基铁电共振隧穿二极管及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106057915A (zh) * 2016-08-08 2016-10-26 西安电子科技大学 铟镓氮发射极欧姆接触层的rtd二极管及制作方法
CN107706245A (zh) * 2017-11-14 2018-02-16 北京大学 一种氮化物平面结构共振隧穿二极管及其制备方法
CN108198867A (zh) * 2017-12-29 2018-06-22 杭州电子科技大学 一种低功耗GaN/AlGaN共振隧穿二极管

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104465913B (zh) * 2014-11-26 2017-06-16 西安电子科技大学 具有双InGaN子量子阱的共振隧穿二极管及其制作方法
US10636881B2 (en) * 2016-04-11 2020-04-28 Qorvo Us, Inc. High electron mobility transistor (HEMT) device
US10734512B2 (en) * 2016-04-11 2020-08-04 Qorvo Us, Inc. High electron mobility transistor (HEMT) device
US10461216B2 (en) * 2016-09-23 2019-10-29 Wright State University Gallium nitride cross-gap light emitters based on unipolar-doped tunneling structures

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106057915A (zh) * 2016-08-08 2016-10-26 西安电子科技大学 铟镓氮发射极欧姆接触层的rtd二极管及制作方法
CN107706245A (zh) * 2017-11-14 2018-02-16 北京大学 一种氮化物平面结构共振隧穿二极管及其制备方法
CN108198867A (zh) * 2017-12-29 2018-06-22 杭州电子科技大学 一种低功耗GaN/AlGaN共振隧穿二极管

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
子阱及非对称势垒对GaN RTD电学特性的影响;苏娟等;《太赫兹科学与电子信息学报》;20171031;第15卷(第5期);第1-6页 *

Also Published As

Publication number Publication date
CN113097313A (zh) 2021-07-09

Similar Documents

Publication Publication Date Title
KR101031798B1 (ko) 3차원 질화물 공명 터널링 반도체 소자 및 그 제조방법
CN102522502B (zh) 基于SiC衬底的太赫兹GaN耿氏二极管及其制作方法
CN113314590B (zh) 一种氮化物高电子迁移率晶体管及其制作方法
CN109037326A (zh) 一种具有p型埋层结构的增强型hemt器件及其制备方法
TW202143510A (zh) 紫外led及其製作方法
CN113097313B (zh) 含InGaN子阱结构的YAlN/GaN双势垒共振隧穿二极管及其制作方法
CN103367428B (zh) 基于刻蚀的一维电子气GaN基HEMT器件及制备方法
CN113314597B (zh) 一种氮极性面氮化镓高电子迁移率晶体管及其制作方法
CN113097312B (zh) ScAlN/GaN双势垒共振隧穿二极管及其制作方法
JP5460751B2 (ja) 半導体装置
CN113410312B (zh) 一种氮极性面氮化镓共振隧穿二极管及其制作方法
CN115810674A (zh) 多区域微分负阻特性的氮化镓基共振隧穿二极管及制作方法
CN116053306A (zh) 基于氮化镓的高电子迁移率晶体管器件及其制备方法
CN103367429B (zh) 二次生长的一维电子气GaN基HEMT器件及制备方法
JP2004296701A (ja) エピタキシャル基板ならびに半導体装置および窒化物系半導体の結晶成長方法
CN103400856B (zh) 选区外延的一维电子气GaN基HEMT器件及制备方法
CN114725022A (zh) 一种基于GaOx-GaN的CMOS反相器的制备方法
CN113921609A (zh) 一种垂直氮化镓场效应晶体管及其制备方法
CN103383959B (zh) 横向过生长一维电子气GaN基HEMT器件及制备方法
CN116314350A (zh) 砷化硼共振隧穿二极管及其制作方法
CN116705862A (zh) 对称微分负阻特性的氮化物共振隧穿二极管及制作方法
CN109742232B (zh) 一种凹槽阳极平面耿氏二极管及制作方法
CN113675284B (zh) 基于半极性超晶格结构的宽波段紫外探测器及其制备方法
CN118281082A (zh) 一种具有对称微分负阻特性的极性氮化物共振隧穿二极管及其制作方法
CN115832062A (zh) U型量子阱氮化镓共振隧穿二极管及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20240710

Address after: 335500 High tech Industrial Park Fengshou Industrial Park East Outer Ring Road, Wannian County, Shangrao City, Jiangxi Province

Patentee after: Jiangxi Wannian Crystal Semiconductor Co.,Ltd.

Country or region after: China

Address before: 710071 No. 2 Taibai South Road, Shaanxi, Xi'an

Patentee before: XIDIAN University

Country or region before: China

TR01 Transfer of patent right