CN113097312B - ScAlN/GaN双势垒共振隧穿二极管及其制作方法 - Google Patents

ScAlN/GaN双势垒共振隧穿二极管及其制作方法 Download PDF

Info

Publication number
CN113097312B
CN113097312B CN202110335747.2A CN202110335747A CN113097312B CN 113097312 B CN113097312 B CN 113097312B CN 202110335747 A CN202110335747 A CN 202110335747A CN 113097312 B CN113097312 B CN 113097312B
Authority
CN
China
Prior art keywords
layer
gan
ohmic contact
thickness
torr
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110335747.2A
Other languages
English (en)
Other versions
CN113097312A (zh
Inventor
薛军帅
刘芳
张进成
郝跃
孙志鹏
李蓝星
姚佳佳
杨雪妍
张赫朋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Wannian Crystal Semiconductor Co ltd
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202110335747.2A priority Critical patent/CN113097312B/zh
Publication of CN113097312A publication Critical patent/CN113097312A/zh
Application granted granted Critical
Publication of CN113097312B publication Critical patent/CN113097312B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/88—Tunnel-effect diodes
    • H01L29/882—Resonant tunneling diodes, i.e. RTD, RTBD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/122—Single quantum well structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66219—Diodes with a heterojunction, e.g. resonant tunneling diodes [RTD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

本发明公开了一种ScAlN/GaN双势垒共振隧穿二极管及其制作方法，主要解决现有氮化镓共振隧穿二极管峰值电流低、峰谷电流比小和微分负阻效应不对称的问题。其自下而上包括衬底、GaN外延层、n+GaN发射极欧姆接触层、GaN隔离层、第一势垒层、GaN量子阱层、第二势垒层、隔离层、集电极欧姆接触层和集电极电极；这两个势垒层均采用Sc组分在15％‑20％之间、厚度为1‑3nm且Sc组分、厚度相同的ScAlN；隔离层采用厚度为2‑4nm的InN；集电极欧姆接触层采用n+InN。本发明器件峰值电流高、峰谷电流比大、能实现正反向对称微分负阻效应，且工作频率和输出功率高，可用于高频太赫兹辐射源和高速数字电路。

Description

ScAlN/GaN双势垒共振隧穿二极管及其制作方法
技术领域
本发明属于半导体器件技术领域，特别涉及一种ScAlN/GaN双势垒共振隧穿二极管，可用于高频太赫兹辐射源和高速数字电路。
背景技术
共振隧穿二极管是一种垂直结构量子效应器件，具有微分负阻特性、低的结电容、短的载流子输运时间、单极性输运等特征，工作频率可达太赫兹频段。基于共振隧穿二极管器件制备的振荡器具有高频低功耗优势，是实现太赫兹辐射源的途径之一，在安检探测、光谱成像、高速无线通信和电路设计中具有广泛应用。随着材料生长技术和器件制备工艺的进步，已经研制出振荡频率高达1.92THz的InGaAs/AlAs共振隧穿二极管器件。
与GaAs材料相比，GaN材料具有宽禁带、高饱和电子速度、高热稳定性等优势，GaN共振隧穿二极管可在室温下实现高频高功率输出。AlN/GaN异质结界面大的导带断续有助于提高微分负阻效应，给器件结构设计带来更大的自由度。GaN共振隧穿二极管是结构简单的量子效应器件，借此可深入理解和发现氮化物结构中与垂直输运相关的物理机制。同时，GaN共振隧穿二极管的研究也是实现室温量子级联激光器的有效途径。
为进一步提高GaN共振隧穿二极管器件性能，尤其是微分负阻效应，获得高的峰值电流和峰谷电流比，材料结构设计与外延技术、器件芯片制造工艺、新材料应用和器件结构创新均成为主要的技术途径。目前报道的GaN共振隧穿二极管峰值电流低、峰谷电流比小、大尺寸器件微分负阻特性差，且器件性能不稳定，不能满足高频低功耗振荡源应用需求。常规的GaN共振隧穿二极管结构如图1所示，其自下而上包括衬底、GaN外延层、n+GaN发射极欧姆接触层、第一GaN隔离层、第一AlGaN势垒层、GaN量子阱层、第二AlGaN势垒层、第二GaN隔离层、n+GaN集电极欧姆接触层和集电极电极，在n+GaN发射极欧姆接触层上设有环形发射极电极。该器件存在以下缺点：
一是AlGaN/GaN/AlGaN双势垒量子阱存在大的晶格失配，器件有源区具有高密度位错，量子阱界面粗糙不平整，这些材料缺陷作为散射中心和漏电通道，最终降低器件峰值电流，增加谷值电流，使微分负阻效应退化；
二是AlGaN/GaN/AlGaN双势垒量子阱中存在强的压电极化和自发极化电场，该电场对量子阱能带结构进行调制，影响器件正向和反向偏置下的输运特性，产生不对称微分负阻效应；
三是GaN共振隧穿二极管集电区一侧存在较宽的耗尽区，降低了反向偏置下电子隧穿几率，削弱了反向偏置下的微分负阻特性；
四是集电极欧姆接触电阻高，器件串联电阻高，从而增加了共振隧穿微分负阻效应峰值电压和器件功耗；
五是器件有源区位错分布不均，导致器件性能不稳定、可靠性低，器件性能随尺寸增大而下降，且同一尺寸器件性能一致性差。
发明内容
本发明目的在于针对上述已有技术的缺点，提出一种ScAlN/GaN双势垒共振隧穿二极管及其制作方法，以有效增大峰值电流和峰谷电流比，提高器件可靠性和一致性，实现正向和反向偏置下对称特性微分负阻效应。
本发明的技术方案是这样实现的：
1、一种ScAlN/GaN双势垒共振隧穿二极管，自下而上包括衬底、GaN外延层、n+GaN发射极欧姆接触层、GaN隔离层、第一势垒层、GaN量子阱层、第二势垒层、隔离层、集电极欧姆接触层、集电极电极，GaN隔离层两侧设有环形发射极电极，GaN隔离层到集电极电极的外部包裹有钝化层，其特征在于：
所述第一势垒层和第二势垒层，采用组分x在15％-20％之间、厚度为1nm-3nm且Sc组分一致、厚度相同的ScxAl1-xN；
所述隔离层，采用厚度为2nm-4nm的InN；
所述集电极欧姆接触层，采用掺杂浓度在1x1019cm-3-1x1020 cm-3之间，厚度为80nm-100nm的n+InN；
进一步，所述的GaN量子阱层，其厚度为1nm-3nm。
进一步，所述的GaN隔离层，其厚度为4nm-10nm。
进一步，所述的GaN外延层，其厚度为1500nm-4000nm。
进一步，所述的n+GaN发射极欧姆接触层，其掺杂浓度为5x1019cm-3-1x1020 cm-3，厚度为100nm-300nm。
进一步，所述的钝化层采用SiN材料、Al2O3材料、HfO2材料中的任意一种材料。
进一步，所述的衬底采用自支撑氮化镓单晶材料、蓝宝石材料、碳化硅材料、硅材料中的任意一种材料。
2、一种ScAlN/GaN双势垒共振隧穿二极管的制作方法，其特征在于，包括如下步骤：
1)采用分子束外延方法或金属有机物化学气相淀积方法在衬底上外延生长1500nm-4000nm的GaN外延层；
2)采用分子束外延方法，在GaN外延层上生长n+GaN发射极欧姆接触层，其厚度为100nm-300nm，掺杂浓度为5x1019cm-3-1x1020cm-3；
3)采用分子束外延方法,在n+GaN发射极欧姆接触层上生长厚度为4nm-10nm的GaN隔离层；
4)采用分子束外延方法，在GaN隔离层上生长Sc组分x在15％-20％之间、厚度为1nm-3nm的第一ScxAl1-xN势垒层；
5)采用分子束外延方法，在第一ScAlN势垒层上生长厚度为1nm-3nm的GaN量子阱层；
6)采用分子束外延方法，在GaN量子阱层上生长Sc组分x在15％-20％之间、厚度为1nm-3nm的第二ScxAl1-xN势垒层；
7)采用分子束外延方法，在第二ScAlN势垒层生长厚度为2nm-4nm的InN隔离层；
8)采用分子束外延方法，在InN隔离层上生长n+InN集电极欧姆接触层，其厚度为80nm-100nm，掺杂浓度为1x1019cm-3-1x1020cm-3；
9)采用传统光学光刻，在n+InN集电极欧姆接触层上，形成台面隔离图案，以光刻胶为掩膜，用感应耦合等离子体刻蚀方法，使用BCl3/Cl2气体源，刻蚀外延材料，形成深度为500nm-700nm的台面隔离；
10)采用电子束光刻，在n+InN集电极欧姆接触层上，形成直径为1μm-4μm的圆形图形。以光刻胶为掩膜，采用电子束蒸发方法蒸发Ti/Au金属层，形成集电极电极。而后以金属为掩膜，采用感应耦合等离子体刻蚀方法，使用BCl3/Cl2气体源，刻蚀深度至n+GaN发射极欧姆接触层，形成从GaN隔离层到集电极电极的圆柱台面；
11)采用传统光学光刻，在n+GaN发射极欧姆接触层上，形成内圆周距圆柱台面3μm的圆环图形。以光刻胶为掩膜，采用电子束蒸发方法蒸发Ti/Au金属层，形成发射极电极；
12)采用等离子体增强化学气相沉积法或原子层淀积工艺，在n+GaN发射极欧姆接触层至集电极电极的表面淀积厚度为50nm-200nm的钝化层；
13)采用传统光学光刻，在钝化层上形成发射极电极通孔图形。以光刻胶为掩膜，采用反应离子刻蚀方法，使用SF6气体源，形成发射极电极通孔；
14)采用电子束光刻，在圆柱台面钝化层上形成直径为500nm-3μm的圆形图案。以光刻胶为掩膜，采用反应离子刻蚀方法，使用SF6气体源，形成集电极电极通孔；
15)采用传统光学光刻，在器件表面形成发射极和集电极Pad图形。以光刻胶为掩膜，采用电子束蒸发方法，蒸发Ti/Au金属层，形成发射极和集电极Pad，完成器件制备。
本发明与现有技术相比具有如下优点：
1、本发明由于第一势垒层和第二势垒层采用ScxAl1-xN，ScAlN材料与GaN量子阱可实现面内晶格常数匹配和无应变材料生长，从而降低器件有源区位错密度，减小位错散射和漏电通道，改善器件微分负阻效应；
2、本发明由于第一势垒层和第二势垒层采用ScxAl1-xN，可利用其极强的自发极化效应，进一步提高发射极积累区二维电子气浓度，从而提高器件峰值电流，增加输出功率；
3、本发明由于集电极欧姆接触层采用n+InN，窄禁带n+InN材料可减小器件欧姆接触电阻和串联电阻，降低器件共振隧穿峰值电压和器件功耗，改善频率特性；
4、本发明由于隔离层和集电极欧姆接触层分别采用InN和n+InN，两者具有很窄的带隙，可减小器件集电极一侧耗尽区宽度，提高反向偏置下电子的隧穿几率，能在正向和反向偏置下实现对称特性微分负阻效应；
5、本发明由于采用钝化层包裹圆柱台面，可减小表面态和台面侧墙漏电，改善频率特性，提高器件稳定性和可靠性；
6、本发明中采用分子束外延方法生长超薄层结构，能实现量子阱势垒和势阱厚度的精确控制，减小了有源区厚度分布不均对器件性能一致性的影响，提高了器件稳定性。
附图说明
图1是现有AlGaN/GaN双势垒共振隧穿二极管的结构图；
图2是本发明ScAlN/GaN双势垒共振隧穿二极管的结构图；
图3是本发明制作ScAlN/GaN双势垒共振隧穿二极管的流程示意图。
具体实施方式
参照图2，本发明的ScAlN/GaN双势垒共振隧穿二极管，自下而上包括衬底1、GaN外延层2、n+GaN发射极欧姆接触层3、GaN隔离层4、第一ScAlN势垒层5、GaN量子阱层6、第二ScAlN势垒层7、InN隔离层8、n+InN集电极欧姆接触层9、集电极电极10；GaN隔离层4的两侧为环形发射极电极12；GaN隔离层4到集电极电极10刻蚀形成圆柱台，该圆柱台面外部包裹有钝化层11。
所述第一势垒层5和第二势垒层7采用组分x在15％-20％之间、厚度为1nm-3nm且Sc组分一致、厚度相同的ScxAl1-xN；
所述隔离层8，采用厚度为2nm-4nm的InN；
所述集电极欧姆接触层9，采用掺杂浓度在1x1019cm-3-1x1020 cm-3之间，厚度为80nm-100nm的n+InN；
所述的GaN外延层2，其厚度为1500nm-4000nm；
所述的GaN隔离层4，其厚度为4nm-10nm；
所述的GaN量子阱层6，其厚度为1nm-3nm；
所述的n+GaN发射极欧姆接触层3，其掺杂浓度为5x1019cm-3-1x1020 cm-3，厚度为100nm-300nm；
所述的钝化层11采用SiN材料、Al2O3材料、HfO2材料中的任意一种材料；
所述的衬底1采用自支撑氮化镓单晶材料、蓝宝石材料、碳化硅材料、硅材料中的任意一种材料。
参照图3，本发明制作ScAlN/GaN双势垒共振隧穿二极管给出如下三种实施例。
实施例一，在自支撑氮化镓衬底上，制作采用Sc0.18Al0.82N势垒层和n+InN集电极欧姆接触层掺杂浓度为1x1020 cm-3的ScAlN/GaN双势垒共振隧穿二极管。
步骤一，生长GaN外延层，如图3(a)。
采用分子束外延方法，在自支撑氮化镓衬底上，生长厚度为1500nm的GaN外延层。
生长GaN外延层采用的工艺条件为：温度为700℃，镓束流平衡蒸气压为8.0×10- 7Torr,氮气流量为2.3sccm，氮等离子体射频源功率为375W。
步骤二，生长n+GaN发射极欧姆接触层，如图3(b)。
采用分子束外延方法，在GaN外延层上生长厚度为100nm，掺杂浓度1x1020cm-3的n+GaN发射极欧姆接触层。
生长n+GaN发射极欧姆接触层的工艺条件为：温度为700℃，镓束流平衡蒸气压为8.0×10-7Torr,硅束流平衡蒸气压为3.5×10-8Torr，氮气流量为2.3sccm，氮等离子体射频源功率为375W。
步骤三，生长GaN隔离层，如图3(c)。
采用分子束外延方法，在n+GaN发射极欧姆接触层上生长GaN隔离层，GaN隔离层的厚度为10nm。
生长GaN隔离层的工艺条件为：温度为700℃，镓束流平衡蒸气压为8.0×10-7Torr,氮气流量为2.3sccm，氮等离子体射频源功率为375W。
步骤四，生长第一Sc0.18Al0.82N势垒层，如图3(d)。
采用分子束外延方法，在GaN隔离层上生长厚度为2nm、Sc组分为18％的第一Sc0.18Al0.82N势垒层。
生长第一Sc0.18Al0.82N势垒层的工艺条件为：温度为700℃，氮气流量为2.3sccm，钪束流平衡蒸气压为1.5×10-8Torr，铝束流平衡蒸气压为2.5×10-7Torr，氮等离子体射频源功率为375W。
步骤五，生长GaN量子阱层，如图3(e)。
采用分子束外延方法，在第一ScAlN势垒层上生长厚度为2nm的GaN量子阱层。
生长GaN量子阱层的工艺条件为：温度为700℃，镓束流平衡蒸气压为8.0×10- 7Torr,氮气流量为2.3sccm，氮等离子体射频源功率为375W。
步骤六，生长第二Sc0.18Al0.82N势垒层，如图3(f)。
采用分子束外延方法，在GaN量子阱层上生长厚度为2nm、Sc组分为18％的第二Sc0.18Al0.82N势垒层。
生长第二Sc0.18Al0.82N势垒层的工艺条件为：温度为700℃，氮气流量为2.3sccm，钪束流平衡蒸气压为1.5×10-8Torr，铝束流平衡蒸气压为2.5×10-7Torr，氮等离子体射频源功率为375W。
步骤七，生长InN隔离层，如图3(g)。
采用分子束外延方法，在第二Sc0.18Al0.82N势垒层上生长InN隔离层，其厚度为4nm。
生长InN隔离层的工艺条件为：温度为540℃，氮气流量为2.3sccm，铟束流蒸气压为1.2×10-7Torr，氮等离子体射频源功率为375W。
步骤八，生长n+InN集电极欧姆接触层，如图3(h)。
采用分子束外延方法，在InN隔离层上生长厚度为100nm，掺杂浓度为1x1020cm-3的n+InN集电极欧姆接触层。
生长n+InN集电极欧姆接触层的工艺条件为：温度为540℃，氮气流量为2.3sccm，铟束流平衡蒸气压为1.2×10-7Torr，硅束流平衡蒸气压为3.5×10-8Torr，氮等离子体射频源功率为375W。
步骤九，在n+InN集电极欧姆接触层上匀胶、光刻、显影、刻蚀形成深度为500nm的网格状台面隔离，如图3(i)。
9a)采用光刻形成台面隔离图形：
9a1)旋涂AZ5214光刻胶，先在转速为500rad/min，加速度为1000rad2/min下旋涂3s；再在转速为4000rad/min，加速度为2000rad2/min下旋涂30s，再在95℃下烘固90s。
9a2)采用传统光学光刻，对n+InN集电极欧姆接触层上的AZ5214光刻胶曝光处理。
9a3)对曝光处理后的光刻胶，采用RZX-3038显影液显影，显影时间为45s，形成网格状台面隔离图形。
9b)刻蚀形成台面隔离。
采用感应耦合等离子体刻蚀方法，以光刻胶为掩膜，刻蚀形成深度为500nm的网格状台面隔离。
感应耦合等离子体刻蚀采用的工艺条件为：Cl2气流量为10sccm，BCl3气流量25sccm，刻蚀时间为300s。
步骤十，在n+InN集电极欧姆接触层上刻蚀至n+GaN发射极欧姆接触层，形成直径为2μm的圆柱台面，并淀积金属形成集电极电极，如图3(j)。
10a)光刻形成圆形台面图形：
10a1)在n+InN集电极欧姆接触层上旋涂PMMA A4光刻胶：先在转速为500rad/min，加速度为1000rad2/min下旋涂3s；再在转速为4000rad/min，加速度为2000rad2/min下旋涂30s，再在180℃温度下烘固90s。
10a2)采用电子束光刻方法，设定电子剂量比为750，对PMMAA4光刻胶曝光处理；
10a3)先采用比例为3：1的四甲基二戊酮与异丙醇溶液，对曝光后的光刻胶显影120s，再用异丙醇定影30s，形成直径为2μm的圆形台面图形。
10b)蒸金属
采用电子束蒸发方法，在圆形台面上按照0.8/1.5/
Figure BDA0002997536960000071
的速率蒸发厚度为20/80/50nm的Ti/Au/Ni金属，再用丙酮溶液浸泡。
10c)刻蚀形成圆柱台面
以金属为掩膜，采用感应耦合等离子体刻蚀方法，刻蚀n+InN集电极欧姆接触层至n+GaN发射极欧姆接触层，形成直径为2μm的圆柱台面。
感应耦合等离子体刻蚀采用的工艺条件为：Cl2气流量为10sccm，BCl3气流量25sccm，刻蚀时间为150s。
步骤十一，在n+GaN发射极欧姆接触层上形成内圆周距圆柱台面为3μm的环形发射极电极，如图3(k)。
11a)光刻形成环形发射极电极图形：
11a1)在n+GaN发射极欧姆接触层上旋涂AZ5214光刻胶，先在转速为500rad/min，加速度为1000rad2/min下旋涂3s；再在转速4000rad/min，加速度为2000rad2/min下旋涂30s，再在95℃下烘固90s；
11a2)采用传统光学光刻，对n+GaN发射极欧姆接触层上的AZ5214光刻胶曝光处理；
11a3)对曝光处理后的光刻胶，采用RZX-3038显影液显影45s，形成内圆周距圆柱台面为3μm的环形发射极电极图形。
11b)蒸金属
采用电子束蒸发方法，在n+GaN发射极欧姆接触层上按照0.8/
Figure BDA0002997536960000081
的速率蒸发厚度为20/80nm的Ti/Au金属，再用丙酮溶液浸泡，形成内圆周距圆柱台面为3μm的发射极电极。
步骤十二，淀积钝化层，如图3(l)。
采用等离子体增强化学气相淀积方法，在整个器件表面淀积厚度为200nm的SiN钝化层。
等离子体增强化学气相淀积方法采用的工艺条件：时间为60s，压强为2200mTorr，温度为350℃，SiH4流量为13.5sccm，NH3流量为10sccm，N2流量为1000sccm。
步骤十三，在SiN钝化层上光刻、刻蚀形成发射极电极通孔，如图3(m)。
13a)光刻形成发射极电极通孔图形：
13a1)在SiN钝化层上旋涂AZ5214光刻胶，先在转速为500rad/min，加速度为1000rad2/min下旋涂3s；再在转速4000rad/min，加速度为2000rad2/min下旋转30s，再在95℃下烘固90s；
13a2)采用传统光学光刻，对SiN钝化层上的AZ5214光刻胶曝光处理；
13a3)对曝光处理后的光刻胶，采用RZX-3038显影液显影45s，形成内径略小于发射极电极的圆环图案。
13b)刻蚀形成发射极电极通孔。
采用反应离子刻蚀方法，以光刻胶为掩膜，刻蚀SiN钝化层至发射极电极金属表面，形成发射极电极通孔。
反应离子刻蚀方法采用的工艺条件为：压强为1500mTorr，功率为200W，SF6流量为8sccm，CHF3为10sccm，He流量为150sccm。
步骤十四，在SiN的钝化层上制备直径为1μm的集电极电极通孔，如图3(n)。
14a)光刻形成集电极电极通孔图形：
14a1)在SiN的钝化层上旋涂PMMA A4光刻胶，即先在转速为500rad/min，加速度为1000rad2/min下旋涂3s；再在转速4000rad/min，加速度为2000rad2/min下旋涂30s，再在180℃下烘固90s；
14a2)设定电子剂量比为750，采用电子束光刻方法对PMMA A4光刻胶进行曝光处理；
14a3)对曝光处理后的光刻胶，先采用比例为3：1的四甲基二戊酮与异丙醇溶液显影120s，再采用异丙醇定影30s，形成集电极电极通孔图形；
14b)刻蚀形成集电极电极通孔：
以光刻胶为掩膜，采用反应离子刻蚀方法刻蚀SiN钝化层至集电极电极金属表面，形成直径为1μm集电极电极通孔；
反应离子刻蚀方法采用的工艺条件为：压强为1500mTorr，功率为200W，SF6流量为8sccm，CHF3为10sccm，He流量为150sccm。
步骤十五，在发射极电极通孔和集电极电极通孔上引出发射极电极Pad和集电极电极Pad，完成器件制作，如图3(o)。
15a)光刻形成发射极、集电极电极金属Pad图形：
15a1)在发射极、集电极通孔上旋涂AZ5214光刻胶，即先在转速为500rad/min，加速度为1000rad2/min下旋涂3s；再在转速4000rad/min，加速度为2000rad2/min下旋涂30s，再在95℃下烘固90s；
15a2)采用传统光学光刻方法，对AZ5214光刻胶进行曝光处理；
15a3)对曝光处理过的光刻胶，采用RZX-3038显影液显影45s，形成发射极、集电极电极金属Pad图形；
15b)蒸金属
使用电子束蒸发方法，按照0.8/
Figure BDA0002997536960000091
的速率蒸发厚度为20/80nm的Ti/Au金属，而后用丙酮浸泡，形成与发射极电极和集电极电极互连的发射极电极Pad和集电极电极Pad，完成器件制作。
实施例二，在蓝宝石衬底上，制作采用Sc0.2Al0.8N势垒层和n+InN集电极欧姆接触层掺杂浓度为5x1019cm-3的ScAlN/GaN双势垒共振隧穿二极管。
步骤1，生长GaN外延层，如图3(a)。
使用金属有机物化学气相淀积方法，在温度为1050℃，压强为40Torr,氨气流量为2000sccm，镓源流量为120sccm，氢气流量为3000sccm的工艺条件下，在蓝宝石衬底上，生长厚度为3000nm的GaN外延层。
步骤2，生长n+GaN发射极欧姆接触层，如图3(b)。
使用分子束外延方法，在温度为720℃，镓束流平衡蒸气压为8.5×10-7Torr，硅束流平衡蒸气压为3.2×10-8Torr，氮气流量为2.3sccm，氮等离子体射频源功率为375W的工艺条件下，在GaN外延层上生长厚度为200nm、掺杂浓度为8x1019cm-3的n+GaN发射极欧姆接触层。
步骤3，生长GaN隔离层，如图3(c)。
使用分子束外延方法，采用温度为720℃，镓束流平衡蒸气压为8.5×10-7Torr，氮气流量为2.3sccm，氮等离子体射频源功率为375W工艺条件，在n+GaN发射极欧姆接触层上生长厚度为6nm的GaN隔离层。
步骤4，生长第一Sc0.2Al0.8N势垒层，如图3(d)。
使用分子束外延方法，设置温度为720℃，氮气流量为2.3sccm，钪束流平衡蒸气压为1.8×10-8Torr，铝束流平衡蒸气压为2.3×10-7Torr，氮等离子体射频源功率为375W的工艺条件，在GaN隔离层上生长厚度为1nm、Sc组分为20％的第一Sc0.2Al0.8N势垒层。
步骤5，生长GaN量子阱层，如图3(e)。
使用分子束外延方法，设置温度为720℃，镓束流平衡蒸气压为8.5×10-7Torr，氮气流量为2.3sccm，氮等离子体射频源功率为375W的工艺条件，在第一ScAlN势垒层上生长厚度为1nm的GaN量子阱层。
步骤6，生长第二Sc0.2Al0.8N势垒层，如图3(f)。
使用分子束外延方法，设置温度为720℃，氮气流量为2.3sccm，钪束流平衡蒸气压为1.8×10-8Torr，铝束流平衡蒸气压为2.3×10-7Torr，氮等离子体射频源功率为375W的工艺条件，在GaN量子阱层上生长厚度为1nm、Sc组分为20％的第二Sc0.2Al0.8N势垒层。
步骤7，生长InN隔离层，如图3(g)。
使用分子束外延方法，设置温度为550℃，氮气流量为2.3sccm，铟束流平衡蒸气压为1.4×10-7Torr，氮等离子体射频源功率为375W的工艺条件，在第二Sc0.2 Al0.8N势垒层上生长厚度为2nm的InN隔离层。
步骤8，生长n+InN集电极欧姆接触层，如图3(h)。
使用分子束外延方法，设置温度为550℃，氮气流量为2.3sccm，铟束流平衡蒸气压为1.4×10-7Torr，硅束流平衡蒸气压为3.2×10-8Torr，氮等离子体射频源功率为375W的的工艺条件，在InN隔离层上生长厚度为80nm、掺杂浓度为5x1019cm-3的n+InN集电极欧姆接触层。
步骤9，在n+InN集电极欧姆接触层上匀胶、光刻、显影、刻蚀形成深度为600nm的网格状台面隔离，如图3(i)。
9.1)采用光刻形成台面隔离图形：
本步骤的具体实现与实施例一的步骤9a)相同。
9.2)刻蚀形成台面隔离：
采用感应耦合等离子体刻蚀方法，以光刻胶为掩膜，采用Cl2气流量为10sccm，BCl3气流量为25sccm的工艺条件，刻蚀n+InN集电极欧姆接触层360s，形成深度为600nm的网格状台面隔离。
步骤10，在n+InN集电极欧姆接触层上刻蚀至n+GaN发射极欧姆接触层，形成直径为1μm的圆柱台面，并淀积金属形成集电极电极，如图3(j)。
10.1)光刻形成圆形台面图形：
10.1.1)在n+InN集电极欧姆接触层上两次旋涂旋涂PMMAA4光刻胶：第一次在转速为500rad/min，加速度为1000rad2/min下旋涂3s；第二次转速为4000rad/min，加速度为2000rad2/min下旋涂30s，再在180℃温度下烘固90s；
10.1.2)采用电子束光刻方法，设定电子剂量比为750，对PMMAA4光刻胶进行曝光处理；
10.1.3)对曝光处理后的光刻胶，先采用比例为3：1的四甲基二戊酮与异丙醇溶液显影120s，再用异丙醇定影30s，形成直径为1μm的圆形台面图形。
10.2)蒸金属
采用电子束蒸发方法，在圆形台面图形上按照0.8/1.5/
Figure BDA0002997536960000111
的速率蒸发厚度为20/80/50nm的Ti/Au/Ni金属，再用丙酮溶液浸泡。
10.3)刻蚀形成圆柱台面
以金属为掩膜，采用感应耦合等离子体刻蚀方法刻蚀圆形台面图形，设置Cl2气流量为10sccm，BCl3气流量25sccm，刻蚀时间为150s的工艺条件，刻蚀至n+GaN发射极欧姆接触层，形成直径为1μm的圆柱台面。
步骤11，在n+GaN发射极欧姆接触层上形成内圆周距圆柱台面为3μm的环形发射极电极，如图3(k)。
本步骤的具体实现与实施例一的步骤十一相同。
步骤12，淀积50nm的Al2O3介质钝化层，如图3(l)。
使用原子层淀积工艺，设置时间为40s，压力为2000mTorr，温度为300℃，Al(CH3)3流量为850sccm，H2O流量为350sccm，N2流量为1000sccm，在整个器件表面淀积厚度为50nm的Al2O3介质钝化层。
步骤13，在Al2O3介质钝化层上光刻、刻蚀形成发射极电极通孔，如图3(m)。
13.1)光刻形成发射极电极通孔图形：
本步骤的具体实现与实施例一的步骤13a)相同。
13.2)刻蚀形成发射极电极通孔
以光刻胶为掩膜，采用反应离子刻蚀方法，设置压力为1500mTorr，功率为200W，SF6流量为8sccm，CHF3为10sccm，He流量为150sccm，的工艺条件，刻蚀Al2O3介质钝化层至发射极电极金属表面，形成发射极电极通孔。
步骤14，在Al2O3介质钝化层上制备直径为500nm的集电极电极通孔，如图3(n)。
14.1)光刻形成集电极电极通孔图形：
本步骤的具体实现与实施例一的步骤14a)相同。
14.2)刻蚀形成集电极电极通孔：
以光刻胶为掩膜，采用反应离子刻蚀方法，在压力为1500mTorr，功率为200W，SF6流量为8sccm，CHF3为10sccm，He流量为150sccm，刻蚀Al2O3介质钝化层至集电极电极金属表面，形成直径为500nm集电极电极通孔。
步骤15，在发射极电极、集电极电极通孔上引出发射极电极Pad和集电极电极Pad，完成器件制作，如图3(o)。
本步骤的具体实现与实施例一的步骤十五相同。
实施例三，在硅衬底上，制作采用Sc0.15Al0.85N势垒层和n+InN集电极欧姆接触层掺杂浓度为1x1019cm-3的ScAlN/GaN双势垒共振隧穿二极管。
步骤A，生长GaN外延层，如图3(a)。
使用金属有机物化学气相淀积方法，在温度为1100℃、压强为40Torr、氨气流量为2000sccm、镓源流量为100sccm、氢气流量为3000sccm的工艺条件下，在Si衬底上，生长厚度为4000nm的GaN外延层。
步骤B，生长n+GaN发射极欧姆接触层，如图3(b)。
采用分子束外延方法，在温度为680℃、镓束流平衡蒸气压为7.5×10-7Torr、硅束流平衡蒸气压为3.0×10-8Torr、氮气流量为2.3sccm、氮等离子体射频源功率为375W的工艺条件下，在GaN外延层上生长厚度为300nm、掺杂浓度为5x1019cm-3的n+GaN发射极欧姆接触层。
步骤C，生长GaN隔离层，如图3(c)。
采用分子束外延方法，在温度为680℃、镓束流平衡蒸气压为7.5×10-7Torr、氮气流量为2.3sccm、氮等离子体射频源功率为375W的工艺条件下，在n+GaN发射极欧姆接触层上生长厚度为4nm的GaN隔离层。
步骤D，生长第一Sc0.15Al0.85N势垒层，如图3(d)。
采用分子束外延方法，在温度为680℃、氮气流量为2.3sccm、钪束流平衡蒸气压为1.2×10-8Torr、铝束流平衡蒸气压为2.8×10-7Torr、氮等离子体射频源功率为375W的工艺条件下，在GaN隔离层上生长厚度为3nm、Sc组分为15％的第一Sc0.15Al0.85N势垒层。
步骤E，生长GaN量子阱层，如图3(e)。
采用分子束外延方法，在温度为680℃、镓束流等效平衡蒸气压为7.5×10-7Torr、氮气流量为2.3sccm、氮等离子体射频源功率为375W的工艺条件下，在第一ScAlN势垒层上生长厚度为3nm的GaN量子阱层。
步骤F，生长第二Sc0.15Al0.85N势垒层，如图3(f)。
采用分子束外延方法，在温度为680℃、氮气流量为2.3sccm、钪束流平衡蒸气压为1.2×10-8Torr、铝束流平衡蒸气压为2.8×10-7Torr、氮等离子体射频源功率为375W的工艺条件下，在GaN量子阱层上生长厚度为3nm、Sc组分为15％的第二Sc0.15Al0.85N势垒层。
步骤G，生长InN隔离层，如图3(g)。
采用分子束外延方法，在采用温度为530℃、氮气流量为2.3sccm、铟束流平衡蒸气压为1.0×10-7Torr、氮等离子体射频源功率为375W的工艺条件下，在第二Sc0.15Al0.85N势垒层上生长厚度为3nm的InN隔离层。
步骤H，生长n+InN集电极欧姆接触层，如图3(h)。
采用分子束外延方法，在温度为530℃、氮气流量为2.3sccm、铟束流平衡蒸气压为1.0×10-7Torr、硅束流平衡蒸气压为3.0×10-8Torr、氮等离子体射频源功率为375W的工艺条件下，在InN隔离层上生长厚度为100nm、掺杂浓度为1x1019cm-3的n+InN集电极欧姆接触层。
步骤I，在n+InN集电极欧姆接触层上匀胶、光刻、显影、刻蚀形成深度为700nm的网格状台面隔离，如图3(i)。
I.1)采用光刻形成台面隔离图形：
本步骤的具体实现与实施例一的步骤9a)相同。
I.2)刻蚀形成台面隔离：
以光刻胶为掩膜，采用感应耦合等离子体刻蚀方法，Cl2气流量为10sccm，BCl3气流量25sccm，刻蚀时间为420s的工艺条件下，刻蚀n+InN集电极欧姆接触层形成深度为700nm的网格状台面隔离。
步骤G，在n+InN集电极欧姆接触层上刻蚀至n+GaN发射极欧姆接触层，形成直径为4μm的圆柱台面，并淀积金属形成集电极电极，如图3(j)。
G.1)光刻形成圆形台面图形：
G.1.1)在n+InN集电极欧姆接触层上，旋涂PMMA A4光刻胶：先在转速为500rad/min，加速度为1000rad2/min下旋涂3s；再在转速为4000rad/min，加速度为2000rad2/min下旋涂30s，再在180℃温度下烘固90s。
G.1.2)采用电子束光刻方法，设定电子剂量比为750，对PMMAA4光刻胶曝光处理；
G.1.3)对曝光处理后的光刻胶，先采用比例为3：1的四甲基二戊酮与异丙醇溶液，显影120s，再用异丙醇定影30s，形成直径为4μm的圆形台面图形。
G.2)蒸金属
采用电子束蒸发方法，在圆形台面图形上按照0.8/1.5/
Figure BDA0002997536960000141
的速率蒸发厚度为20/80/50nm的Ti/Au/Ni金属，再用丙酮溶液浸泡。
G.3)刻蚀形成圆柱台面
以金属为掩膜，采用感应耦合等离子体刻蚀方法，设定Cl2气流量为10sccm，BCl3气流量25sccm，刻蚀时间为150s，刻蚀n+InN集电极欧姆接触层至n+GaN发射极欧姆接触层，形成直径为4μm的圆柱台面。
步骤K，在n+GaN发射极欧姆接触层上形成内圆周距圆柱台面为3μm的环形发射极电极，如图3(k)。
本步骤的具体实现与实施例一的步骤十一相同。
步骤L，淀积HfO2介质钝化层，如图3(l)。
使用原子层淀积工艺，设置时间为70s，温度为280℃，乙基甲胺基铪流量为1200sccm，H2O流量为110sccm，N2流量为1000sccm，在整个器件表面淀积厚度为100nm的HfO2介质钝化层。
步骤M，在HfO2介质钝化层上光刻、刻蚀形成发射极电极通孔，如图3(m)。
M.1)光刻形成发射极电极通孔图形：
本步骤的具体实现与实施例一的步骤13a)相同。
M.2)刻蚀形成发射极电极通孔。
以光刻胶为掩膜，设置压力为1500mTorr，功率为200W，SF6流量为8sccm，CHF3为10sccm，He流量为150sccm，采用反应离子刻蚀方法，刻蚀HfO2介质钝化层至发射极电极金属表面，形成发射极电极通孔。
步骤N，在HfO2介质钝化层上制备直径为3μm的集电极电极通孔，如图3(n)。
N.1)光刻形成集电极电极通孔图形：
本步骤的具体实现与实施例一的步骤14a)相同。
N.2)刻蚀形成集电极电极通孔
以光刻胶为掩膜，设置压力为1500mTorr，功率为200W，SF6流量为8sccm，CHF3为10sccm，He流量为150sccm的工艺条件，采用反应离子刻蚀方法刻蚀HfO2介质钝化层至集电极电极金属表面，形成直径为3μm集电极电极通孔。
步骤O，在发射极、集电极电极通孔上引出发射极、集电极电极Pad，如图3(o)。
本步骤的具体实现与实施例一的步骤十五相同。
以上描述仅是本发明的三个具体事例，并未构成对本发明的任何限制，显然对于本领域的专业人员来说，在了解了本发明的内容和原理后，都可能在不背离本发明原理、结构的情况下，进行形式和细节的各种修改和改变，但是这些基于本发明思想的修正和改变仍在本发明的权利要求范围之内。

Claims (10)

1.一种ScAlN/GaN双势垒共振隧穿二极管，自下而上包括衬底(1)、GaN外延层(2)、n+GaN发射极欧姆接触层(3)、GaN隔离层(4)、第一势垒层(5)、GaN量子阱层(6)、第二势垒层(7)、隔离层(8)、集电极欧姆接触层(9)、集电极电极(10)，GaN隔离层(4)两侧设有环形发射极电极(12)，GaN隔离层(4)到集电极电极(10)的外部包裹有钝化层(11)，其特征在于：
所述第一势垒层(5)和所述第二势垒层(7)采用Sc组分x在15％-20％之间、厚度为1nm-3nm且Sc组分一致、厚度相同的ScxAl1-xN；
所述隔离层(8)，采用厚度为2nm-4nm的InN；
所述集电极欧姆接触层(9)，采用掺杂浓度在1x1019cm-3-1x1020cm-3之间，厚度为80nm-100nm的n+InN。
2.如权利要求1所述的共振隧穿二极管，其特征在于：
所述GaN量子阱层(6)，其厚度为1nm-3nm；
所述GaN隔离层(4)，其厚度为4nm-10nm；
所述GaN外延层(2)，其厚度为1500nm-4000nm。
3.如权利要求1所述的二极管，其特征在于：
所述n+GaN发射极欧姆接触层(3)，其掺杂浓度为5x1019cm-3-1x1020cm-3，厚度为100nm-300nm；
所述钝化层(11)采用SiN材料、Al2O3材料、HfO2材料中的任意一种材料；
所述衬底(1)采用自支撑氮化镓单晶材料、蓝宝石材料、碳化硅材料、硅材料中的任意一种材料。
4.一种ScAlN/GaN双势垒共振隧穿二极管的制作方法，其特征在于，包括如下步骤：
1)采用分子束外延方法或金属有机物化学气相淀积方法在衬底(1)上外延生长1500nm-4000nm的GaN外延层(2)；
2)采用分子束外延方法，在GaN外延层(2)上生长n+GaN发射极欧姆接触层(3)，其厚度为100nm-300nm，掺杂浓度为5x1019cm-3-1x1020cm-3；
3)采用分子束外延方法,在n+GaN发射极欧姆接触层(3)上生长厚度为4nm-10nm的GaN隔离层(4)；
4)采用分子束外延方法，在GaN隔离层(4)上生长Sc组分x在15％-20％之间、厚度为1nm-3nm的第一ScxAl1-xN势垒层(5)；
5)采用分子束外延方法，在第一ScAlN势垒层(5)上生长厚度为1nm-3nm的GaN量子阱层(6)；
6)采用分子束外延方法，在GaN量子阱层(6)上生长Sc组分x在15％-20％之间、厚度为1nm-3nm的第二ScxAl1-xN势垒层(7)；
7)采用分子束外延方法，在第二ScAlN势垒层(7)生长厚度为2nm-4nm的InN隔离层(8)；
8)采用分子束外延方法，在InN隔离层(8)上生长n+InN集电极欧姆接触层(9)，其厚度为80nm-100nm，掺杂浓度为1x1019cm-3-1x1020cm-3；
9)采用传统光学光刻，在n+InN集电极欧姆接触层(9)上，形成台面隔离图案，以光刻胶为掩膜，用感应耦合等离子体刻蚀方法，使用BCl3/Cl2气体源，刻蚀外延材料，形成深度为500nm-700nm的台面隔离；
10)采用电子束光刻，在n+InN集电极欧姆接触层(9)上，形成直径为1μm-4μm的圆形图形；以光刻胶为掩膜，采用电子束蒸发方法蒸发Ti/Au/Ni金属层，形成集电极电极(10)；而后以金属为掩膜，采用感应耦合等离子体刻蚀方法，使用BCl3/Cl2气体源，刻蚀深度至n+GaN发射极欧姆接触层(3)，形成从GaN隔离层(4)到集电极电极(10)的圆柱台面；
11)采用传统光学光刻，在n+GaN发射极欧姆接触层(3)上，形成内圆周距圆柱台面3μm的圆环图形；以光刻胶为掩膜，采用电子束蒸发方法蒸发Ti/Au金属层，形成发射极电极(12)；
12)采用等离子体增强化学气相沉积法或原子层淀积工艺，在n+GaN发射极欧姆接触层(3)至集电极电极(10)的表面淀积厚度为50nm-200nm的钝化层(11)；
13)采用传统光学光刻，在钝化层(11)上形成发射极电极通孔图形；以光刻胶为掩膜，采用反应离子刻蚀方法，使用SF6气体源，形成发射极电极通孔；
14)采用电子束光刻，在圆柱台面钝化层上形成直径为500nm-3μm的圆形图案；以光刻胶为掩膜，采用反应离子刻蚀方法，使用SF6气体源，形成集电极电极通孔；
15)采用传统光学光刻，在器件表面形成发射极和集电极Pad图形；以光刻胶为掩膜，采用电子束蒸发方法，蒸发Ti/Au金属层，形成发射极和集电极Pad，完成器件制备。
5.如权利要求4所述的制作方法，其特征在于：所述1)中采用的金属有机物化学气相淀积方法，其工艺条件为：
温度为1050℃-1200℃，压强为40Torr，氨气流量为2000sccm，镓源流量为120sccm，氢气流量为3000sccm。
6.如权利要求4所述的制作方法，其特征在于：所述分子束外延方法采用不同的工艺条件，其中：
所述2)中的分子束外延方法，其工艺条件是：温度为680℃-720℃，镓束流平衡蒸气压为7.5×10-7Torr-8.5×10-7Torr，硅束流平衡蒸气压为3.0×10-8Torr-3.5×10-8Torr，氮气流量为2.3sccm，氮等离子体射频源功率为375W；
所述3)中的分子束外延方法，其工艺条件是：温度为680℃-720℃，氮气流量为2.3sccm，镓束流平衡蒸气压为7.5×10-7Torr-8.5×10-7Torr，氮等离子体射频源功率为375W；
所述4)和6)中的分子束外延方法，其工艺条件是：温度为680℃-720℃，氮气流量为2.3sccm，钪束流平衡蒸气压为1.2×10-8Torr-1.8×10-8Torr，铝束流平衡蒸气压为2.3×10-7Torr-2.8×10-7Torr，氮等离子体射频源功率为375W；
所述5)中的分子束外延方法，其工艺条件是：温度为680℃-720℃，镓束流平衡蒸气压为7.5×10-7Torr-8.5×10-7Torr，氮气流量为2.3sccm，氮等离子体射频源功率为375W；
所述7)中的分子束外延方法，其工艺条件是：温度为530℃-550℃，氮气流量为2.3sccm，铟束流平衡蒸气压为1.0×10-7Torr-1.4×10-7Torr，氮等离子体射频源功率为375W；
所述8)中的分子束外延方法，其工艺条件是：温度为530℃-550℃，氮气流量为2.3sccm，铟束流平衡蒸气压1.0×10-7Torr-1.4×10-7Torr，硅束流平衡蒸气压为3.0×10- 8Torr-3.5×10-8Torr，氮等离子体射频源功率为375W。
7.如权利要求4所述的制作方法，其特征在于：
所述9)中的传统光学光刻方法，其工艺条件是：采用AZ5214光刻胶，先在转速为500rad/min，加速度为1000rad2/min下旋涂3s；再在转速为4000rad/min，加速度为2000rad2/min下旋涂30s；烘胶时间为90s，温度为95℃；显影液采用RZX-3038，显影时间为45s。
8.如权利要求4所述的制作方法，其特征在于：所述10)中采用的电子束光刻方法，其工艺条件如下：
采用PMMA A4光刻胶，烘胶时间为90s，温度为180℃，电子剂量比为750，光刻圆形图案直径为1μm-4μm；显影剂为3：1的四甲基二戊酮与异丙醇，时间为120s；定影剂为异丙醇，时间为30s。
9.如权利要求4所述的制作方法，其特征在于：
所述12)中采用的等离子体增强化学气相淀积方法，其工艺条件是：压强为2200mTorr，温度为350℃，SiH4流量为13.5sccm，NH3流量为10sccm，N2流量为1000sccm，时间为30s-120s。
10.如权利要求4所述的制作方法，其特征在于：
所述9)中的感应耦合等离子体刻蚀方法，其工艺条件是：Cl2气流量为10sccm，BCl3气流量25sccm，刻蚀时间为300s-420s。
CN202110335747.2A 2021-03-29 2021-03-29 ScAlN/GaN双势垒共振隧穿二极管及其制作方法 Active CN113097312B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110335747.2A CN113097312B (zh) 2021-03-29 2021-03-29 ScAlN/GaN双势垒共振隧穿二极管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110335747.2A CN113097312B (zh) 2021-03-29 2021-03-29 ScAlN/GaN双势垒共振隧穿二极管及其制作方法

Publications (2)

Publication Number Publication Date
CN113097312A CN113097312A (zh) 2021-07-09
CN113097312B true CN113097312B (zh) 2022-11-18

Family

ID=76671111

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110335747.2A Active CN113097312B (zh) 2021-03-29 2021-03-29 ScAlN/GaN双势垒共振隧穿二极管及其制作方法

Country Status (1)

Country Link
CN (1) CN113097312B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023114508A1 (en) * 2021-12-17 2023-06-22 University Of Houston System Hybrid chemical and physical vapor deposition of transition-metal-alloyed piezoelectric semiconductor films

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005123437A (ja) * 2003-10-17 2005-05-12 Matsushita Electric Ind Co Ltd 窒化物系化合物からなるバリスティック半導体素子およびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104465913B (zh) * 2014-11-26 2017-06-16 西安电子科技大学 具有双InGaN子量子阱的共振隧穿二极管及其制作方法
CN105845716B (zh) * 2016-05-12 2019-01-29 西安电子科技大学 渐变In组分InGaN子量子阱的RTD二极管及工艺
CN106057915B (zh) * 2016-08-08 2019-04-19 西安电子科技大学 铟镓氮发射极欧姆接触层的rtd二极管及制作方法
US10461216B2 (en) * 2016-09-23 2019-10-29 Wright State University Gallium nitride cross-gap light emitters based on unipolar-doped tunneling structures
US10559665B2 (en) * 2017-07-31 2020-02-11 Qorvo Us, Inc. Field-effect transistor
CN108615756B (zh) * 2018-06-15 2024-06-14 苏州汉骅半导体有限公司 半导体器件
CN110085682B (zh) * 2019-05-05 2021-05-07 西安电子科技大学 一种共振隧穿二极管及其制作方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005123437A (ja) * 2003-10-17 2005-05-12 Matsushita Electric Ind Co Ltd 窒化物系化合物からなるバリスティック半導体素子およびその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
子阱及非对称势垒对GaN RTD电学特性的影响;苏娟等;《太赫兹科学与电子信息学报》;20171031;第15卷(第5期);第1-6页 *

Also Published As

Publication number Publication date
CN113097312A (zh) 2021-07-09

Similar Documents

Publication Publication Date Title
KR101031798B1 (ko) 3차원 질화물 공명 터널링 반도체 소자 및 그 제조방법
JP2011139014A (ja) 高電子移動度トランジスタ及びその製造方法
WO2006022453A1 (ja) ＧａＮ系電界効果トランジスタおよびその製造方法
CN111785797B (zh) 一种超薄量子阱结构AlGaN日盲紫外探测器及其制备方法
CN113097312B (zh) ScAlN/GaN双势垒共振隧穿二极管及其制作方法
CN113097313B (zh) 含InGaN子阱结构的YAlN/GaN双势垒共振隧穿二极管及其制作方法
CN115810674A (zh) 多区域微分负阻特性的氮化镓基共振隧穿二极管及制作方法
JP3436278B2 (ja) 電界効果トランジスタ
CN113314597A (zh) 一种氮极性面氮化镓高电子迁移率晶体管及其制作方法
CN105514176B (zh) 一种太赫兹GaN耿氏二极管及其制作方法
CN113410312B (zh) 一种氮极性面氮化镓共振隧穿二极管及其制作方法
JP5747245B2 (ja) 電界効果トランジスタ及びその製造方法
CN115832062A (zh) U型量子阱氮化镓共振隧穿二极管及其制作方法
CN113921609A (zh) 一种垂直氮化镓场效应晶体管及其制备方法
CN114725022A (zh) 一种基于GaOx-GaN的CMOS反相器的制备方法
CN116314350A (zh) 砷化硼共振隧穿二极管及其制作方法
CN116705862A (zh) 对称微分负阻特性的氮化物共振隧穿二极管及制作方法
CN109494277B (zh) 一种长波红外探测器及其制作方法
CN103400856B (zh) 选区外延的一维电子气GaN基HEMT器件及制备方法
CN109378361B (zh) 一种实现低电压下AlGaN探测器雪崩倍增的方法
CN103383959B (zh) 横向过生长一维电子气GaN基HEMT器件及制备方法
CN118281082A (zh) 一种具有对称微分负阻特性的极性氮化物共振隧穿二极管及其制作方法
CN116406167A (zh) 氮化物非易失性的多值逻辑存储器及制作方法
CN113675284B (zh) 基于半极性超晶格结构的宽波段紫外探测器及其制备方法
WO2019153431A1 (zh) 一种高频氮化镓/石墨烯异质结热电子晶体管的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20240703

Address after: 335500 High tech Industrial Park Fengshou Industrial Park East Outer Ring Road, Wannian County, Shangrao City, Jiangxi Province

Patentee after: Jiangxi Wannian Crystal Semiconductor Co.,Ltd.

Country or region after: China

Address before: 710071 No. 2 Taibai South Road, Shaanxi, Xi'an

Patentee before: XIDIAN University

Country or region before: China