KR100781772B1 - 발광 다이오드 및 이의 제조 방법 - Google Patents

발광 다이오드 및 이의 제조 방법 Download PDF

Info

Publication number
KR100781772B1
KR100781772B1 KR1020060092141A KR20060092141A KR100781772B1 KR 100781772 B1 KR100781772 B1 KR 100781772B1 KR 1020060092141 A KR1020060092141 A KR 1020060092141A KR 20060092141 A KR20060092141 A KR 20060092141A KR 100781772 B1 KR100781772 B1 KR 100781772B1
Authority
KR
South Korea
Prior art keywords
layer
source
barrier layer
type semiconductor
barrier
Prior art date
Application number
KR1020060092141A
Other languages
English (en)
Inventor
최주원
Original Assignee
서울옵토디바이스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울옵토디바이스주식회사 filed Critical 서울옵토디바이스주식회사
Priority to KR1020060092141A priority Critical patent/KR100781772B1/ko
Application granted granted Critical
Publication of KR100781772B1 publication Critical patent/KR100781772B1/ko

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

본 발명은 발광 다이오드 및 이의 제조 방법에 관한 것으로, 기판과, 기판 상에 형성된 n형 반도체층과, n형 반도체층 상에 형성된 활성층 및 활성층 상에 형성된 p형 반도체층을 포함하며, 활성층은 적어도 하나의 웰층과 적어도 하나의 배리어층이 교대로 적층된 양자 우물 구조로 형성되며, 배리어층은 제1 배리어층과, 제1 배리어층 상에 형성된 완충층 및 완충층 상에 형성된 제2 배리어층을 포함하며, 상기 완충층은 박막 또는 상호 이격되어 배치된 복수의 아일랜드 형태로 형성되는 발광 다이오드 및 이의 제조 방법이 제공된다.
발광 다이오드, 활성층, 양자 우물구조, 완충층

Description

발광 다이오드 및 이의 제조 방법 {Light emitting diode and method for manufacturing the same}
도 1은 종래 기술에 따른 발광 다이오드의 개략적인 단면도이다.
도 2는 본 발명에 따른 발광 다이오드의 개략적인 단면도이다.
도 3은 본 발명의 일 실시예에 따른 발광 다이오드의 활성층의 개략적인 단면도이다.
도 4는 본 발명의 다른 실시예에 따른 발광 다이오드의 활성층의 개략적인 단면도이다.
도 5a 내지 도 5h는 도 3에 도시된 발광 다이오드를 제조하기 위한 제조 공정 단면도이다.
도 6a 내지 도 6d는 도 4에 도시된 발광 다이오드를 제조하기 위한 부분적인 제조 공정 단면도이다.
*도면의 주요 부분에 대한 부호의 설명*
10; 기판 20; 버퍼층
30; n형 반도체층 40; 활성층
41; 웰층 45; 배리어층
46; 제1 배리어층 47a, 47b; 완충층
48; 제2 배리어층 50; p형 반도체층
60; p 전극 70; n 전극
본 발명은 발광 다이오드 및 이의 제조 방법에 관한 것으로, 보다 상세하게는 양자 우물구조로 형성된 활성층중 배리어층의 중간에 완충층을 형성하여, 배리어층의 결정 품질(crystal quality)이 개선된 발광 다이오드 및 이의 제조 방법에 관한 것이다.
도 1은 종래 기술에 따른 발광 다이오드의 개략적인 단면도이다. 도 1을 참조하면, 발광 다이오드(10)는 기판(1)상에 순차적으로 적층되어 형성된 버퍼층(2), n형 반도체층(3), 활성층(4), p형 반도체층(5)을 포함하며, 그리고 p형 반도체층(5) 상에 형성된 p 전극(6) 및 식각을 통하여 소정 영역 노출된 n형 반도체층(3) 상에 형성된 n 전극(7)을 포함한다. 이때, 활성층(4)은 상대적으로 에너지 간격이 작은 웰층(well)과 상기 웰층 보다 상대적으로 에너지 간격이 큰 배리어층(barrier)을 한 번 또는 여러 번 반복하여 성장시킨 양자 우물(Quantum Well) 구조로 형성될 수 있다.
한편, 발광 다이오드의 휘도는 이러한 활성층의 내부 양자 효율과 관련이 깊으며, 내부 양자 효율은 예를 들면, 양자 우물의 깊이, 활성층의 수 또는 두께 등과 같은 다양한 요인에 의해 영향을 받으나, 이러한 요인들 중 활성층의 결정 품질 에 의해 큰 영향을 받는다. 따라서, 활성층의 결정 품질을 개선하기 위한 다양한 연구가 진행되고 있으며, 이를 해결하기 위하여, 웰층과 배리어층의 성장 온도를 상이하게 하여 활성층을 성장시키는 방안 등이 제안된 바 있으나, 활성층의 결정 품질이 크게 개선되는 효과를 얻지 못 하였다.
본 발명은 상술한 종래의 문제점을 극복하기 위한 것으로서, 본 발명이 이루고자 하는 기술적 과제는 활성층의 결정 품질, 더욱 상세하게는 배리어층의 결정 품질을 개선하여, 휘도가 개선된 발광 다이오드 및 이의 제조 방법을 제공하기 위한 것이다.
상기 본 발명의 목적을 달성하기 위한 본 발명의 일 측면에 따르면, 기판; 상기 기판 상에 형성된 n형 반도체층; 상기 n형 반도체층 상에 형성된 활성층 및 상기 활성층 상에 형성된 p형 반도체층을 포함하며, 상기 활성층은 적어도 하나의 웰층과 적어도 하나의 배리어층이 교대로 적층된 양자 우물 구조로 형성되며, 상기 배리어층은 제1 배리어층; 상기 제1 배리어층 상에 형성된 완충층; 및 상기 완충층 상에 형성된 제2 배리어층을 포함하며, 상기 완충층은 박막 또는 상호 이격되어 배치된 복수의 아일랜드 형태로 형성되는 것을 특징으로 하는 발광 다이오드가 제공된다.
상기 완충층은 질화 실리콘(SiN)을 포함한다.
상기 완충층은 10nm 이하의 두께로 형성된다.
상기 기판과 상기 n형 반도체층 사이에 형성된 버퍼층을 더 포함한다.
상기 웰층은 InGaN을 포함하며, 상기 제1 배리어층 및 상기 제2 배리어층은 GaN을 포함한다.
본 발명의 다른 측면에 따르면, 기판 상에 n형 반도체층을 형성하는 단계; 상기 n형 반도체층 상에 활성층을 형성하는 단계; 및 상기 활성층 상에 p형 반도체층을 형성하는 단계를 포함하며, 상기 활성층을 형성하는 단계는 적어도 하나의 웰층과, 제1 배리어층, 완충층 및 제2 배리어층으로 구성된 적어도 하나의 배리어층을 교대로 적층하여 양자 우물 구조를 형성하는 단계를 포함한다.
상기 양자 우물 구조를 형성하는 단계는 갈륨(Ga)를 포함하는 제1 소스, 질소(N)를 포함하는 제2 소스 및 인듐(In)을 포함하는 제3 소스를 반응시켜, 웰층을 형성하는 단계; 상기 제3 소스의 공급을 중단하고, 상기 제1 소스 및 상기 제2 소스를 반응시켜, 제1 배리어층을 형성하는 단계; 상기 제1 소스의 공급을 중단하고, 상기 제2 소스 및 실리콘(Si)을 포함하는 제4 소스를 반응시켜, 완충층을 형성하는 단계; 및 상기 제4 소스의 공급을 중단하고, 상기 제1 소스 및 제2 소스를 반응시켜, 제2 배리어층을 형성하는 단계를 포함한다.
상기 제1 배리어층 및 제2 배리어층을 형성하는 단계는 상기 제1 소스 및 제2 소스를 섭씨 700도 내지 1000도의 온도에서 반응시키는 단계를 포함한다.
상기 완충층을 형성하는 단계는 상기 제2 소스 및 제4 소스를 섭씨 700도 내지 1000도의 온도에서 반응시키는 단계를 포함한다.
상기 완충층을 형성하는 단계는 상기 제2 소스 및 제4 소스를 섭씨 800도 내지 1200도에서 반응시키는 단계를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명한다.
도 2는 본 발명에 따른 발광 다이오드의 개략적인 단면도이며, 도 3은 본 발명의 일 실시예에 따른 발광 다이오드의 활성층의 개략적인 단면도이다.
도 2 및 도 3을 참조하면, 발광 다이오드(100)는 기판(10), 버퍼층(20), n형 반도체층(30), 활성층(40), p형 반도체층(50), p 전극(60) 및 n 전극(70)을 포함한다.
기판(10)의 재료로는 실리콘(Si), 실리콘 카바이드(SiC) 및 사파이어 등 다양한 물질이 사용될 수 있다. 이러한 기판(10) 상에 버퍼층(20), n형 반도체층(30), 활성층(40) 및 p형 반도체층(50)이 순차적으로 적층되어 형성된다.
버퍼층(20)은 기판(10)과 n형 반도체층(30) 사이의 스트레스를 완충시키는 역할을 수행한다. 이러한 버퍼층(20)으로는 도핑되지 않은 GaN(undoped-GaN), AlN, GaInN, AlGaInN, SiN 등의 다양한 물질이 사용될 수 있으며, 버퍼층의 두께 및 성장 온도 등은 발광 다이오드의 특성에 따라 변화될 수 있다.
n형 반도체층(30)과 p형 반도체층(50)은 예를 들면, GaN 등을 포함한 여러 가지 조성의 질화물계 화합물이 사용될 수 있다. 이때, n형 반도체층(30) 성장시 사용되는 n형 도펀트로는 Si, Ge, Sn, Te, S 등이 사용될 수 있으며, 또한 p형 반도체층(50) 성장시 사용되는 p형 도펀트로는 Zn, Cd, Be, Mg, Ca, Sr, Ba 등이 사용될 수 있으나, 이에 한정되는 것은 아니다.
활성층(40)은 에너지 밴드갭이 작은 웰층(well)(41)과 웰층(41) 보다 에너지 밴드갭이 큰 배리어층(barrier)(45)이 교대로 적층되어 형성된 양자 우물(Quantum Well) 구조로 형성된다. 이때, 활성층(40)은 웰층(41)과 배리어층(45)이 한 번 또는 여러 번 교대로 적층 형성되어, 단일 양자 우물구조 또는 다중 양자 우물구조를 가질 수 있다.
웰층(41)으로는 InGaN이 사용되며, 웰층(41)의 In의 조성에 따라서 밴드갭 에너지가 결정되어 자외선에서 적색까지의 다양한 파장을 얻을 수 있다.
배리어층(45)은 제1 배리어층(46), 완충층(47a) 및 제2 배리어층(48)이 순차적으로 적층되어 형성된다. 제1 배리어층(46)과 제2 배리어층(48)으로는 GaN이 사용되며, 완충층(47a)으로는 질화 실리콘(SiN)이 사용된다. 이때, 완충층(47a)은 소정 두께 예를 들면, 10nm 이하의 박막 형태로 형성되며, 제1 배리어층(46)과 제2 배리어층(48) 중간에 배치되어 제1 배리어층과 제2 배리어층의 결함을 억제함으로써, 제1 배리어층(46)과 제2 배리어층(47)의 결정 품질(crystal quality)을 향상시키는 역할을 수행한다
p형 반도체층(50)의 상부에는 p 전극(60)이 형성되며, 소정 영역이 노출된 n형 반도체층(30) 상에는 n 전극(70)이 형성된다.
도 4는 본 발명의 다른 실시예에 따른 발광 다이오드의 활성층의 개략적인 단면도이다. 도 4에 도시된 실시예는 도 3에 도시된 실시예와 비교하여, 배리어층의 구조만이 상이하며, 나머지 구성은 유사한 바, 이하에서는 상이한 구성을 위주로 설명한다.
도 4를 참조하면, 활성층(40)은 웰층(41)과 배리어층(45)이 교대로 적층되어 형성된 양자 우물(Quantum Well) 구조로 형성되며, 웰층(41)으로는 InGaN이 사용되며, 배리어층(45)은 제1 배리어층(46), 완충층(47b) 및 제2 배리어층(48)이 순차적으로 적층되어 형성된다.
이때, 제1 배리어층(46)과 제2 배리어층(48)은 GaN으로 이루어진다. 또한, 완충층(47b)은 질화 실리콘(SiN)을 사용하며, 상호 이격되어 배치된 복수의 아일랜드 형태로 형성되어, 제1 배리어층(46)과 제2 배리어층(47)의 결정 품질(crystal quality)을 향상시키는 역할을 수행한다.
도 5a 내지 도 5h는 도 3에 도시된 발광 다이오드를 제조하기 위한 제조 공정 단면도이다.
도 5a를 참조하면, 우선 기판(10)을 준비하며, 이러한 기판(10) 상에 버퍼층(20)을 형성한다. 이때, 기판의 재료(10)로는 실리콘(Si), 실리콘 카바이드(SiC) 및 사파이어 등 다양한 물질이 사용될 수 있으며, 본 실시예에서는 사파이어를 기판의 재료로 사용하나, 이에 한정되는 것은 아니다.
기판(10)을 소정 온도로 열 세척(thermal cleaning)을 한 다음에, 암모니 아(NH3)와 트리메틸갈륨(TMGa) 또는 트리에틸갈륨(TEGa)을 공급하고, 소정 온도에서 반응시키면, 기판(10) 상에 도핑되지 않은 GaN(undoped-GaN)이 형성된다. 본 실시예의 경우, 버퍼층(20)으로 undoped-GaN를 사용하나, 버퍼층(20)의 재료가 이에 한정되는 것은 아니며, AlN, GaInN, AlGaInN, SiN 등의 다양한 물질이 사용될 수 있다.
도 5b를 참조하면, 버퍼층(20) 상에 n형 반도체층(30)을 형성한다. 본 실시예의 경우, 버퍼층(20)으로 사용되는 undoped-GaN층 상에 n형 GaN을 성장시킨다. 이때, n형 도펀트로는 SiH4 또는 Si2H6 등이 사용되며, 도펀트의 양에 따라 선형적인 캐리어 도핑 농도를 얻게 된다. 본 실시예의 경우, n형 반도체층(30)으로 n형 GaN을 사용하고 있으나, 이에 한정되는 것은 아니며, 여러 가지 조성의 질화물계 화합물이 사용될 수 있으며, n형 도펀트 역시 Si을 포함하는 재료 이외에 Ge, Sn, Te, S 등을 포함하는 재료가 사용될 수 있다.
도 5c를 참조하면, n형 반도체층(30) 상에 양자 우물구조로 형성된 활성층(40)의 구성요소인 웰층(41)을 형성한다.
웰층(41)의 재료로는 InGaN이 사용되며, In의 조성에 따라서 밴드갭 에너지가 결정되어 자외선에서 적색까지의 다양한 파장을 얻게 된다. 이러한 웰층(41)은 섭씨 650도 내지 900도의 온도에서 갈륨(Ga)를 포함하는 제1 소스, 질소(N)를 포함 하는 제2 소스 및 인듐(In)을 포함하는 제3 소스를 소정 시간동안 반응시켜 형성된다. 이때, 제1 소스로는 트리메틸갈륨(TMGa) 또는 트리에틸갈륨(TEGa) 등이 사용될 수 있으며, 제2 소스로는 암모니아(NH3) 등이 사용될 수 있고, 제3 소스로는 트리메틸인듐(TMIn) 등이 사용될 수 있다.
도 5d를 참조하면, 웰층(41) 상에 배리어층(45)의 구성요소인 제1 배리어층(46)을 형성한다. 이러한 제1 배리어층(46)의 재료로는 GaN이 사용될 수 있다.
제1 배리어층(46)은 섭씨 700도 내지 1000도의 온도에서, 웰층(41) 형성시 사용되었던 소스 중 제3 소스 즉, 트리메틸인듐(TMIn)의 공급을 중단하고, 갈륨(Ga)를 포함하는 제1 소스 및 질소(N)를 포함하는 제2 소스만을 소정 시간 반응시켜 형성된다.
도 5e를 참조하면, 배리어층(45)의 결정 품질을 개선시키기 위하여, 제1 배리어층(46) 상에 완충층(47a)을 소정 두께 예를 들면, 10nm 이하의 박막 형태로 형성한다. 이때, 완충층(47a)의 재료로는 질화 실리콘(SiN)이 사용될 수 있다.
이러한 완충층(47a)은 제1 배리어층(46) 형성시 사용되었던 소스 중 제1 소스 즉, 트리메틸갈륨(TMGa) 또는 트리에틸갈륨(TEGa)의 공급을 중단하고, 실리콘(Si)을 포함하는 제4 소스 예를 들면, SiH4 등을 공급하여, 제2 소스와 제4 소스를 반응시켜, 박막 형태의 완충층(47a)을 형성한다. 이때, 완충층(47a)을 박막 형태로 형성시키 기 위한 온도 조건을 살펴보면, 제2 소스 및 제4 소스를 700 내지 1000도에서 반응시키면 완충층(47a)은 박막 형태로 형성될 수 있다. 즉, 이하의 실시예에서 상술될 아일랜드 형태의 완충층(47b, 도 4 및 6참조)과 비교하여, 동일 온도 조건이라면, 단시간 동안 반응시켜야 박막 형태의 완충층(47a)을 형성할 수 있으며, 동일 시간 조건이라면, 저온에서 반응시켜야 박막 형태의 완충층(47a)을 형성할 수 있게 된다.
도 5f를 참조하면, 완충층(47a) 상에 제2 배리어층(48)을 형성한다. 이러한 제2 배리어층(48)은 제1 배리어층(46)와 동일한 재료 즉, GaN이 사용될 수 있다.
제2 배리어층(48)은 섭씨 700도 내지 1000도의 온도에서, 완충층(47a) 형성시 사용되었던 소스 중 제4 소스 즉, SiH4 등의 공급을 중단하고, 제1 소스 즉, 트리메틸갈륨(TMGa) 또는 트리에틸갈륨(TEGa)의 공급하여, 제1 소스와 제2 소스를 소정 시간 동안 반응시켜 형성한다.
한편, 활성층(40)을 다중 양자 우물구조로 형성하는 경우에는, 도 5c 내지 도 5f의 공정을 여러 번 반복하게 된다.
도 5g를 참조하면, 활성층(40) 상에 p형 반도체층(50)을 형성한다. 본 실시예의 경우, p형 반도체층(50)으로 p형 GaN을 사용하고 있으나, 이에 한정되는 것은 아니며, 여러 가지 조성의 질화물계 화합물이 사용될 수 있으며, p형 도펀트로는 Zn, Cd, Be, Mg, Ca, Sr, Ba 등이 사용될 수 있으나, 이에 한정되는 것은 아니다.
도 5h를 참조하면, p형 반도체층(50)에서부터 n형 반도체층(30)의 일부분까지 건식 식각 등의 에칭방법을 사용하여 식각한다. 그리고 나서, p형 반도체층(50) 상에는 p 전극(60)을 형성하며, 소정 영역이 노출된 n형 반도체층(30) 상에는 n 전극(70)을 형성한다.
도 6a 내지 도 6d는 도 4에 도시된 발광 다이오드를 제조하기 위한 부분적인제조 공정 단면도이다. 도 6에 도시된 제조 공정은 발광 다이오드의 활성층을 제조하는 공정으로서, 도 5에 도시된 활성층의 제조 공정과 비교하여, 완충층의 제조 공정이 상이하며, 나머지 구성은 거의 유사한 바, 이하에서는 상이한 구성을 위주로 설명한다.
도 6a 및 도 6b를 참조하면, n형 반도체층(30) 상에 양자 우물구조로 형성된 활성층(40)의 구성요소인 웰층(41)을 형성한다. 웰층(41)의 재료로는 InGaN이 사용되며, 이러한 웰층(41)은 섭씨 650도 내지 900도의 온도에서 갈륨(Ga)를 포함하는 제1 소스, 질소(N)를 포함하는 제2 소스 및 인듐(In)을 포함하는 제3 소스를 소정 시간동안 반응시켜 형성된다.
웰층(41) 상에 배리어층(45)의 구성요소인 제1 배리어층(46)을 형성한다. 이러한 제1 배리어층(46)의 재료로는 GaN이 사용될 수 있으며, 제1 배리어층(46)은 섭씨 700도 내지 1000도의 온도에서, 웰층(41) 형성시 사용되었던 소스 중 제3 소 스의 공급을 중단하고, 갈륨(Ga)를 포함하는 제1 소스 및 질소(N)를 포함하는 제2 소스만을 소정 시간 동안 반응시켜 형성된다.
도 6c를 참조하면, 배리어층(45)의 결정 품질을 개선시키기 위하여, 제1 배리어층(46) 상에 완충층(47b)을 상호 이격되어 배치된 복수의 아일랜드 형태로 형성한다. 이때, 완충층(47b)의 재료로는 질화 실리콘(SiN)이 사용될 수 있다.
이러한 완충층(47b)은 제1 배리어층(46) 형성시 사용되었던 소스 중 제1 소스의 공급을 중단하고, 실리콘(Si)을 포함하는 제4 소스 예를 들면, SiH4 등을 공급하여, 제2 소스와 제4 소스를 반응시켜, 복수의 아일랜드 형태의 완충층(47b)을 형성한다. 이때, 완충층(47b)을 복수의 아일랜드 형태로 형성시키기 위한 온도 및 시간 조건을 살펴보면, 제2 소스 및 제4 소스를 소정 시간 동안에 섭씨 800도 내지 1200도에서 반응시키면 완충층(47b)은 복수의 아일랜드 형태로 형성될 수 있다. 즉, 상기에 살펴본 박막 형태의 완충층(47a, 도 3 및 5참조)과 비교하여, 동일 온도 조건이라면, 장시간 동안 반응시켜야 복수의 아일랜드 형태의 완충층(47b)을 형성할 수 있으며, 동일 시간 조건이라면, 고온에서 반응시켜야 복수의 아일랜드 형태의 완충층(47b)을 형성할 수 있게 된다.
이상에서 설명한 것은 본 발명에 따른 발광 다이오드의 예시적인 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위 에서 청구하는 바와 같이, 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
전술한 바와 같이 본 발명에 따르면, 양자 우물구조로 형성된 활성층 중 배리어층의 중간에 질화 실리콘으로 이루어진 완충층을 형성함으로써, 배리어층의 결정 품질이 개선되어, 활성층의 내부 양자 효율이 증가되는 효과를 얻는다. 그 결과, 발광 다이오드의 휘도가 개선되는 효과를 얻을 수 있다.

Claims (11)

  1. 기판;
    상기 기판 상에 형성된 n형 반도체층;
    상기 n형 반도체층 상에 형성된 활성층 및
    상기 활성층 상에 형성된 p형 반도체층을 포함하며,상기 활성층은 적어도 하나의 웰층과 적어도 하나의 배리어층이 교대로 적층된 양자 우물 구조로 형성되며, 상기 배리어층은,
    제1 배리어층;
    상기 제1 배리어층 상에 형성된 완충층; 및
    상기 완충층 상에 형성된 제2 배리어층을 포함하며, 상기 완충층은 박막 또는 상호 이격되어 배치된 복수의 아일랜드 형태로 형성되는 것을 특징으로 하는 발광 다이오드.
  2. 제1항에 있어서,
    상기 완충층은 질화 실리콘(SiN)을 포함하는 것을 특징으로 하는 발광 다이오드.
  3. 삭제
  4. 제1항에 있어서,
    상기 완충층은 10nm 이하의 두께로 형성되는 것을 특징으로 하는 발광 다이오드.
  5. 제1항 또는 제2항에 있어서,
    상기 기판과 상기 n형 반도체층 사이에 형성된 버퍼층을 더 포함하는 것을 특징으로 하는 발광 다이오드.
  6. 제1항 또는 제2항에 있어서,
    상기 웰층은 InGaN을 포함하며, 상기 제1 배리어층 및 상기 제2 배리어층은 GaN을 포함하는 것을 특징으로 하는 발광 다이오드.
  7. 기판 상에 n형 반도체층을 형성하는 단계;
    상기 n형 반도체층 상에 활성층을 형성하는 단계; 및
    상기 활성층 상에 p형 반도체층을 형성하는 단계를 포함하며, 상기 활성층을 형성하는 단계는,
    적어도 하나의 웰층과, 제1 배리어층, 완충층 및 제2 배리어층으로 구성된 적어도 하나의 배리어층을 교대로 적층하여 양자 우물 구조를 형성하는 단계를 포함하는 것을 특징으로 하는 발광 다이오드 제조 방법.
  8. 제7항에 있어서,
    상기 양자 우물 구조를 형성하는 단계는,
    갈륨(Ga)를 포함하는 제1 소스, 질소(N)를 포함하는 제2 소스 및 인듐(In)을 포함하는 제3 소스를 반응시켜, 웰층을 형성하는 단계;
    상기 제3 소스의 공급을 중단하고, 상기 제1 소스 및 상기 제2 소스를 반응시켜, 제1 배리어층을 형성하는 단계;
    상기 제1 소스의 공급을 중단하고, 상기 제2 소스 및 실리콘(Si)을 포함하는 제4 소스를 반응시켜, 완충층을 형성하는 단계; 및
    상기 제4 소스의 공급을 중단하고, 상기 제1 소스 및 제2 소스를 반응시켜, 제2 배리어층을 형성하는 단계를 포함하는 것을 특징으로 하는 발광 다이오드 제조 방법.
  9. 제8항에 있어서,
    상기 제1 배리어층 및 제2 배리어층을 형성하는 단계는,
    상기 제1 소스 및 제2 소스를 섭씨 700도 내지 1000도의 온도에서 반응시키는 단계를 포함하는 것을 특징으로 하는 발광 다이오드 제조 방법.
  10. 제8항 또는 제9항에 있어서,
    상기 완충층을 형성하는 단계는,
    상기 제2 소스 및 제4 소스를 섭씨 700도 내지 1000도의 온도에서 반응시키는 단계를 포함하는 것을 특징으로 하는 발광 다이오드 제조 방법.
  11. 제8항 또는 제9항에 있어서,
    상기 완충층을 형성하는 단계는,
    상기 제2 소스 및 제4 소스를 섭씨 800도 내지 1200도에서 반응시키는 단계를 포함하는 것을 특징으로 하는 발광 다이오드 제조 방법.
KR1020060092141A 2006-09-22 2006-09-22 발광 다이오드 및 이의 제조 방법 KR100781772B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060092141A KR100781772B1 (ko) 2006-09-22 2006-09-22 발광 다이오드 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060092141A KR100781772B1 (ko) 2006-09-22 2006-09-22 발광 다이오드 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR100781772B1 true KR100781772B1 (ko) 2007-12-04

Family

ID=39139476

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060092141A KR100781772B1 (ko) 2006-09-22 2006-09-22 발광 다이오드 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR100781772B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9171997B2 (en) 2013-05-27 2015-10-27 Samsung Electronics Co., Ltd. Semiconductor light emitting device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060019043A (ko) * 2004-08-26 2006-03-03 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
KR100616596B1 (ko) 2004-07-09 2006-08-28 삼성전기주식회사 질화물 반도체 소자 및 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100616596B1 (ko) 2004-07-09 2006-08-28 삼성전기주식회사 질화물 반도체 소자 및 제조방법
KR20060019043A (ko) * 2004-08-26 2006-03-03 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9171997B2 (en) 2013-05-27 2015-10-27 Samsung Electronics Co., Ltd. Semiconductor light emitting device

Similar Documents

Publication Publication Date Title
KR100931483B1 (ko) 발광소자
KR100664986B1 (ko) 나노로드를 이용한 질화물계 반도체 소자 및 그 제조 방법
US8486807B2 (en) Realizing N-face III-nitride semiconductors by nitridation treatment
KR100784065B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
US20090121214A1 (en) Iii-nitride semiconductor light-emitting device and manufacturing method thereof
JP2008252096A (ja) 超格子構造のウェル層及び／又は超格子構造のバリア層を有する発光ダイオード
KR100785374B1 (ko) 발광 다이오드 및 이의 제조 방법
JP2007227671A (ja) 発光素子
JP4963763B2 (ja) 半導体素子
JP7480300B2 (ja) マイクロ発光ダイオードのエピタキシャル構造及びその製造方法
US8945965B2 (en) Method for producing a group III nitride semiconductor light-emitting device
JP2008288397A (ja) 半導体発光装置
KR100809229B1 (ko) 질화물 반도체 발광 소자 및 제조방법
WO2015186478A1 (ja) 窒化物半導体発光素子
US7755094B2 (en) Semiconductor light emitting device and method of manufacturing the same
KR20070081862A (ko) 질화물 반도체 발광소자 및 그 제조 방법
US7368309B2 (en) Nitride semiconductor and fabrication method thereof
JPH11354842A (ja) ＧａＮ系半導体発光素子
EP2418697A2 (en) Semiconductor light emitting device
JP2004048076A (ja) 半導体素子およびその製造方法
JP3753948B2 (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
KR100781772B1 (ko) 발광 다이오드 및 이의 제조 방법
TWI545798B (zh) Nitride semiconductor light emitting device and manufacturing method thereof
JP2008227103A (ja) ＧａＮ系半導体発光素子
JP4897285B2 (ja) 半導体装置用基材およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120917

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130911

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee