JP7415537B2 - ショットキーバリアダイオード - Google Patents

ショットキーバリアダイオード Download PDF

Info

Publication number
JP7415537B2
JP7415537B2 JP2019228555A JP2019228555A JP7415537B2 JP 7415537 B2 JP7415537 B2 JP 7415537B2 JP 2019228555 A JP2019228555 A JP 2019228555A JP 2019228555 A JP2019228555 A JP 2019228555A JP 7415537 B2 JP7415537 B2 JP 7415537B2
Authority
JP
Japan
Prior art keywords
trench
drift layer
anode electrode
schottky barrier
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019228555A
Other languages
English (en)
Other versions
JP2021097168A (ja
Inventor
実 藤田
潤 有馬
克己 川崎
潤 平林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2019228555A priority Critical patent/JP7415537B2/ja
Priority to CN202080087234.8A priority patent/CN114830354A/zh
Priority to PCT/JP2020/037722 priority patent/WO2021124649A1/ja
Priority to EP20902798.6A priority patent/EP4080579A4/en
Priority to US17/784,864 priority patent/US20230352601A1/en
Priority to TW109137752A priority patent/TWI750875B/zh
Publication of JP2021097168A publication Critical patent/JP2021097168A/ja
Application granted granted Critical
Publication of JP7415537B2 publication Critical patent/JP7415537B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明はショットキーバリアダイオードに関し、特に、酸化ガリウムを用いたショットキーバリアダイオードに関する。
ショットキーバリアダイオードは、金属と半導体の接合によって生じるショットキー障壁を利用した整流素子であり、ＰＮ接合を有する通常のダイオードに比べて順方向電圧が低く、且つ、スイッチング速度が速いという特徴を有している。このため、ショットキーバリアダイオードはパワーデバイス用のスイッチング素子として利用されることがある。
ショットキーバリアダイオードをパワーデバイス用のスイッチング素子として用いる場合、十分な逆方向耐圧を確保する必要があることから、シリコン（Ｓｉ）の代わりに、よりバンドギャップの大きい炭化シリコン（ＳｉＣ）、窒化ガリウム（ＧａＮ）、酸化ガリウム（Ｇａ２Ｏ３）などが用いられることがある。中でも、酸化ガリウムは、バンドギャップが４．８～４．９ｅＶと非常に大きく、絶縁破壊電界も約８ＭＶ／ｃｍと大きいことから、酸化ガリウムを用いたショットキーバリアダイオードは、パワーデバイス用のスイッチング素子として非常に有望である。酸化ガリウムを用いたショットキーバリアダイオードの例は、特許文献１及び２に記載されている。
特許文献１及び２に記載されたショットキーバリアダイオードは、酸化ガリウム層に複数のトレンチを設けるとともに、酸化ガリウム層とアノード電極の外周部との間にフィールド絶縁層を設けたフィールドプレート構造を有している。このように、酸化ガリウム層に複数のトレンチを設ければ、逆方向電圧が印加されるとトレンチ間に位置するメサ領域が空乏層となるため、ドリフト層のチャネル領域がピンチオフされる。これにより、逆方向電圧が印加された場合のリーク電流を大幅に抑制することができる。また、フィールドプレート構造を有していることから、アノード電極の端部における電界集中が緩和される。
特開２０１７－１９９８６９号公報 特開２０１９－７９９８４号公報
しかしながら、トレンチの形成とフィールド絶縁層のパターニングは、別工程で行われることから、両者の形成位置にはアライメントのずれが生じる。このため、フィールド絶縁層の端部とトレンチの端部を正確に一致させることは困難である。そして、フィールド絶縁層の端部がトレンチの端部よりも外側にずれた場合には、トレンチの外側領域においてアノード電極と半導体層が直接接してしまい、この部分において絶縁破壊が生じるおそれがある。一方、フィールド絶縁層の端部がトレンチの端部よりも内側にずれた場合には、フィールド絶縁層の一部がトレンチの内部に形成される。この場合、トレンチの内部に形成されたフィールド絶縁層のうち、トレンチの側壁を覆う部分とトレンチの底部を覆う部分の境界となる角部に電界が集中し、絶縁破壊が生じるおそれがある。
したがって、本発明は、酸化ガリウムを用いたショットキーバリアダイオードにおいて、トレンチとフィールド絶縁層のアライメントずれに起因する絶縁破壊を防止することを目的とする。
本発明によるショットキーバリアダイオードは、酸化ガリウムからなる半導体基板と、半導体基板上に設けられた酸化ガリウムからなるドリフト層と、ドリフト層とショットキー接触するアノード電極と、半導体基板とオーミック接触するカソード電極と、ドリフト層に設けられたトレンチの内壁を覆う絶縁膜と、絶縁膜を介してトレンチの内壁を覆うとともに、アノード電極と電気的に接続された金属膜と、フィールド絶縁層とを備え、フィールド絶縁層は、ドリフト層の上面とアノード電極の間に位置する第１の部分と、金属膜及び絶縁膜を介してトレンチの内壁を覆う第２の部分を含むことを特徴とする。
本発明によれば、フィールド絶縁層がトレンチの内部に入り込んでいるため、トレンチの外側領域においてアノード電極とドリフト層が直接接することがない。しかも、フィールド絶縁層の第２の部分と絶縁層の間には金属膜が存在し、この金属膜がアノード電極と同電位となることから、フィールド絶縁層の第２の部分に加わる電界が大幅に緩和される。これにより、トレンチとフィールド絶縁層のアライメントずれに起因する絶縁破壊を防止することが可能となる。
本発明において、トレンチは、リング状に形成された外周トレンチと、外周トレンチに囲まれた領域に形成された中心トレンチとを含み、フィールド絶縁層の第１の部分は、外周トレンチを囲むようにリング状に設けられ、フィールド絶縁層の第２の部分は、外周トレンチの内部に設けられていても構わない。これによれば、逆方向電圧が印加されると中心トレンチによって区画されたメサ領域が空乏層となり、ドリフト層のチャネル領域がピンチオフされることから、逆方向電圧が印加された場合のリーク電流を大幅に抑制することができる。
本発明において、第１の部分と第２の部分が異なる絶縁材料からなるものであっても構わない。これによれば、フィールド絶縁層の第１の部分と第２の部分の材料を最適化することができる。
このように、本発明によれば、酸化ガリウムを用いたショットキーバリアダイオードにおいて、トレンチとフィールド絶縁層のアライメントずれに起因する絶縁破壊を防止することが可能となる。
図１は、本発明の一実施形態によるショットキーバリアダイオード１０の構成を示す模式的な平面図である。 図２は、図１に示すＡ－Ａ線に沿った略断面図である。 図３は、ショットキーバリアダイオード１０の製造方法を説明するための工程図である。 図４は、ショットキーバリアダイオード１０の製造方法を説明するための工程図である。 図５は、ショットキーバリアダイオード１０の製造方法を説明するための工程図である。 図６は、ショットキーバリアダイオード１０の製造方法を説明するための工程図である。 図７は、ショットキーバリアダイオード１０の製造方法を説明するための工程図である。 図８は、ショットキーバリアダイオード１０の製造方法を説明するための工程図である。 図９は、ショットキーバリアダイオード１０の製造方法を説明するための工程図である。 図１０は、変形例によるショットキーバリアダイオード１０Ａの構造を説明するための略断面図である。 図１１は、比較例によるショットキーバリアダイオードの構造を説明するための略断面図である。
以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。
図１は、本発明の一実施形態によるショットキーバリアダイオード１０の構成を示す模式的な平面図である。また、図２は、図１に示すＡ－Ａ線に沿った略断面図である。
図１及び図２に示すように、本実施形態によるショットキーバリアダイオード１０は、いずれも酸化ガリウム（β－Ｇａ２Ｏ３）からなる半導体基板２０及びドリフト層３０を備える。半導体基板２０及びドリフト層３０には、ｎ型ドーパントとしてシリコン（Ｓｉ）又はスズ（Ｓｎ）が導入されている。ドーパントの濃度は、ドリフト層３０よりも半導体基板２０の方が高く、これにより半導体基板２０はｎ＋層、ドリフト層３０はｎ－層として機能する。
半導体基板２０は、融液成長法などを用いて形成されたバルク結晶を切断加工したものであり、その厚みは２５０μｍ程度である。半導体基板２０の平面サイズについては特に限定されないが、一般的に素子に流す電流量に応じて選択することになり、順方向の最大電流量が２０Ａ程度であれば、平面視で２．４ｍｍ×２．４ｍｍ程度とすればよい。
半導体基板２０は、実装時において上面側に位置する上面２１と、上面２１の反対側であって、実装時において下面側に位置する裏面２２を有する。上面２１の全面にはドリフト層３０が形成されている。ドリフト層３０は、半導体基板２０の上面２１に反応性スパッタリング、ＰＬＤ法、ＭＢＥ法、ＭＯＣＶＤ法、ＨＶＰＥ法などを用いて酸化ガリウムをエピタキシャル成長させた薄膜である。ドリフト層３０の膜厚については特に限定されないが、一般的に素子の逆方向耐電圧に応じて選択することになり、６００Ｖ程度の耐圧を確保するためには、例えば７μｍ程度とすればよい。
ドリフト層３０の上面３１には、ドリフト層３０とショットキー接触するアノード電極４０が形成されている。アノード電極４０は、例えば白金（Ｐｔ）、パラジウム（Ｐｄ）、金（Ａｕ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、銅（Ｃｕ）等の金属からなる。アノード電極４０は、異なる金属膜を積層した多層構造、例えば、Ｐｔ／Ａｕ、Ｐｔ／Ａｌ、Ｐｄ／Ａｕ、Ｐｄ／Ａｌ、Ｐｔ／Ｔｉ／ＡｕまたはＰｄ／Ｔｉ／Ａｕであっても構わない。一方、半導体基板２０の裏面２２には、半導体基板２０とオーミック接触するカソード電極５０が設けられる。カソード電極５０は、例えばチタン（Ｔｉ）等の金属からなる。カソード電極５０は、異なる金属膜を積層した多層構造、例えば、Ｔｉ／ＡｕまたはＴｉ／Ａｌであっても構わない。
本実施形態においては、ドリフト層３０にトレンチ６１，６２が設けられている。トレンチ６１，６２は、いずれも平面視でアノード電極４０と重なる位置に設けられている。このうち、トレンチ６１はリング状に形成された外周トレンチであり、トレンチ６２は外周トレンチに囲まれた領域に形成された中心トレンチである。外周トレンチ６１と中心トレンチ６２が完全に分離されている必要はなく、図１に示すように、外周トレンチ６１と中心トレンチ６２がつながっていても構わない。
特に限定されるものではないが、外周トレンチ６１の幅をＷ１とし、中心トレンチ６２の幅をＷ２とした場合、本実施形態においては、
Ｗ１＞Ｗ２
に設定されている。これは、電界が特に集中する外周トレンチ６１の底部における絶縁破壊を防止するためである。つまり、外周トレンチ６１の幅Ｗ１を拡大すると、底部の曲率半径が拡大するか、或いは、外周トレンチ６１を断面で見た場合に底部によって構成されるエッジ部分が２つに分離するからである。その結果、外周トレンチ６１の底部近傍における絶縁破壊が生じにくくなる。一方、外周トレンチ６１の深さと中心トレンチ６２の深さにおいては、互いに同じである。
トレンチ６１，６２の内壁はＨｆＯ２などからなる絶縁膜６３で覆われ、絶縁膜６３の表面は金属膜６４で覆われている。つまり、トレンチ６１，６２の内壁は、絶縁膜６３と金属膜６４の積層膜によって覆われている。絶縁膜６３の材料としては、ＨｆＯ２以外にＡｌ２Ｏ３などの絶縁材料を用いても構わない。金属膜６４の材料については特に限定されず、アノード電極４０と同じ材料を用いても構わないし、密着性に優れたＣｒを用いても構わないし、Ｐｔ，Ａｕ，Ｗなど半導体プロセスで使用されるウェットエッチング耐性に優れた金属材料を用いても構わない。
トレンチ６１，６２の内部は、アノード電極４０と同じ材料で埋め込まれている。本実施形態においては、ドリフト層３０に複数のトレンチ６１，６２が設けられているため、アノード電極４０の材料としては、モリブデン（Ｍｏ）や銅（Ｃｕ）などの仕事関数が低い材料であっても構わない。また、ドリフト層３０に複数のトレンチ６１，６２が設けられていることから、ドリフト層３０のドーパント濃度を５×１０１６ｃｍ－３程度に高めることができる。
ドリフト層３０のうちトレンチ６１，６２によって区画される部分はメサ領域Ｍを構成する。メサ領域Ｍは、アノード電極４０とカソード電極５０との間に逆方向電圧が印加されると空乏層となるため、ドリフト層３０のチャネル領域がピンチオフされる。これにより、逆方向電圧が印加された場合のリーク電流が大幅に抑制される。
さらに、ドリフト層３０の上面３１のうち、平面視で外周トレンチ６１の外側に位置する部分には、フィールド絶縁層７０が設けられている。フィールド絶縁層７０の材料としては、エポキシ樹脂、ポリメチルメタクリレート等のアクリル樹脂、ポリウレタン、ポリイミド、ポリビニルアルコール、フッ素樹脂、ポリオレフィン等の各種樹脂を用いても構わないし、酸化珪素、酸化アルミニウム、窒化珪素等、無機酸化物や無機窒化物を用いても構わない。フィールド絶縁層７０の材料として樹脂を用いる場合、樹脂溶液を塗布後、乾燥させて樹脂膜とする方法、樹脂モノマーを塗布あるいは蒸着したのち重合する方法、成膜後に架橋処理する方法などを用いて形成することができる。また、フィールド絶縁層７０の材料として無機物を用いる場合、スパッタリング法や蒸着法等の真空プロセス、或いは、ゾルゲル法等の溶液プロセスなどを用いて形成することができる。
図２に示すように、フィールド絶縁層７０の一部は外周トレンチ６１の内部に入り込んでおり、これにより、外周トレンチ６１の内壁のうち、外周に位置する部分及び底部の一部は、金属膜６４及び絶縁膜６３を介してフィールド絶縁層７０で覆われる。フィールド絶縁層７０の材料としては、酸化シリコンなどの絶縁材料を用いることができる。ここで、フィールド絶縁層７０のうち、外周トレンチ６１を囲むようドリフト層３０の上面３１にリング状に設けられた部分は第１の部分７１を構成し、外周トレンチ６１の内部に形成された部分は第２の部分７２を構成する。第１の部分７１と第２の部分７２は、互いに同じ絶縁材料からなるものであっても構わないし、互いに異なる絶縁材料からなるものであっても構わない。一例として、第１の部分７１の材料としてＡｌ２Ｏ３を用い、第２の部分７２の材料としてＳｉＯ２を用いても構わない。
かかる構成により、アノード電極４０の外周部は、フィールド絶縁層７０の第１の部分７１の上に形成される。また、アノード電極４０のうちメサ領域Ｍと重なる部分は、ドリフト層３０とショットキー接触している。これにより、いわゆるフィールドプレート構造が得られることから、外周トレンチ６１の底部に印加される電界がより緩和される。さらに、フィールド絶縁層７０の第２の部分７２は、絶縁膜６３の表面に直接形成されるのではなく、アノード電極４０と同電位となる金属膜６４を介して絶縁膜６３を覆っていることから、フィールド絶縁層７０の第２の部分７２には強い電界が加わらない。
次に、本実施形態によるショットキーバリアダイオード１０の製造方法について説明する。
図３～図９は、本実施形態によるショットキーバリアダイオード１０の製造方法を説明するための工程図であり、いずれも図２に示す断面に対応している。
まず、図３に示すように、酸化ガリウムからなる半導体基板２０を用意し、その上面２１に酸化ガリウムからなるドリフト層３０を形成する。上述の通り、ドリフト層３０は、半導体基板２０の上面２１に反応性スパッタリング，ＰＬＤ法，ＭＢＥ法，ＭＯＣＶＤ法，ＨＶＰＥ法などを用いて酸化ガリウムをエピタキシャル成長させることにより形成することができる。
次に、図４に示すように、ＢＣｌ３などを用いたドライエッチングにより、ドリフト層３０に外周トレンチ６１及び中心トレンチ６２を形成する。次に、図５に示すように、ドリフト層３０の表面に絶縁膜６３を形成する。絶縁膜６３は、ＡＬＤ法など一般的な成膜方法により成膜することが可能である。その後、ウェットエッチング、ドライエッチング、ＣＭＰなど一般的な加工方法によって、メサ領域Ｍ上の絶縁膜６３を除去する。これにより、メサ領域Ｍ上のドリフト層３０が露出するとともに、トレンチ６１，６２の内壁が絶縁膜６３によって覆われた状態となる。この時、メサ領域Ｍ上のドリフト層３０の一部が除去されても構わない。
次に、図６に示すように、全面に金属膜６４を形成する。金属膜６４は、スパッタリング法、蒸着法など一般的な成膜方法により成膜することが可能である。その後、ウェットエッチング、ドライエッチング、ＣＭＰなど一般的な加工方法によって、メサ領域Ｍ上の金属膜６４を除去する。これにより、メサ領域Ｍ上のドリフト層３０が露出するとともに、トレンチ６１，６２の内壁が絶縁膜６３を介して金属膜６４によって覆われる。この時、メサ領域Ｍ上のドリフト層３０の一部が除去されても構わない。また、メサ領域Ｍ上に形成された絶縁膜６３の除去と、メサ領域Ｍ上に形成された金属膜６４の除去は、同時に行っても構わない。
次に、図７に示すように、全面にフィールド絶縁層７０を形成した後、フィールド絶縁層７０の外周部分を覆うレジストＲを形成する。フィールド絶縁層７０は、ＣＶＤ法など一般的な成膜方法により成膜することが可能である。レジストＲのパターニングは、フォトリソグラフィ法により行うことができる。ここで、レジストＲの内側エッジＥ０は、外周トレンチ６１の外側エッジＥ１と外周トレンチ６１の内側エッジＥ２の間に位置するよう設計する。つまり、レジストＲの内側エッジＥ０が外周トレンチ６１の内部に位置するよう、レジストＲの開口径を外周トレンチ６１の外径よりも小さく、且つ、外周トレンチ６１の内径よりも大きく設計する。これにより、多少のアライメントずれが生じたとしても、ドリフト層３０の上面３１のうち外周トレンチ６１の外側に位置する部分は、レジストＲによって確実に覆われることになる。
この状態でエッチングを行うことにより、図８に示すように、レジストＲで覆われていない部分のフィールド絶縁層７０を除去する。これにより、フィールド絶縁層７０のうち、メサ領域Ｍ上に形成された部分、中心トレンチ６２内に形成された部分、並びに、外周トレンチ６１内に形成された部分の一部が除去され、ドリフト層３０の上面３１のうち外周トレンチ６１の外側に位置する第１の部分７１と、外周トレンチ６１の外周壁及び底部を覆う第２の部分７２が残存する。このように、本実施形態においては、外周トレンチ６１の外径よりも小さな開口部を有するレジストＲを用いていることから、ドリフト層３０の上面３１のうち外周トレンチ６１の外側に位置する部分は、フィールド絶縁層７０の第１の部分７１によって確実に覆われることになる。
次に、図９に示すように、全面にアノード電極４０を形成した後、アノード電極４０の外周部分を除去する。この時、アノード電極４０の外周エッジＥ３は、外周トレンチ６１の外側エッジＥ１よりも外側となるよう設計することにより、フィールドプレート構造を形成する。エッジＥ１とエッジＥ３の距離、つまりフィールドプレート長は、１０μｍ以上であることが好ましい。
尚、トレンチ６１，６２の内部に充填する金属材料はアノード電極４０の材料と異なっていても構わない。この場合、アノード電極４０を先に形成した後、別の金属材料をトレンチ６１，６２の内部に充填しても構わないし、メサ領域Ｍ上にアノード電極４０とは異なる金属材料が残らない限り、先にトレンチ６１，６２の内部にアノード電極４０とは異なる金属材料を充填しても構わない。但し、少なくとも外周トレンチ６１の内部に位置する金属膜６４については、アノード電極４０と接するか、或いは、外周トレンチ６１に埋め込まれた金属材料を介してアノード電極４０と電気的に接続されている必要がある。これにより、少なくとも外周トレンチ６１の内部に位置する金属膜６４については、アノード電極４０と同電位となる。
そして、半導体基板２０の裏面２２にカソード電極５０を形成すれば、本実施形態によるショットキーバリアダイオード１０が完成する。
以上説明したように、本実施形態によるショットキーバリアダイオード１０によれば、アライメントずれが生じた場合であっても、ドリフト層３０の上面３１のうち外周トレンチ６１の外側に位置する部分がフィールド絶縁層７０の第１の部分７１によって確実に覆われる。しかも、フィールド絶縁層７０の第２の部分７２と絶縁膜６３の間には金属膜６４が存在し、この金属膜６４がアノード電極４０と同電位となることから、フィールド絶縁層７０の第２の部分７２に加わる電界が大幅に緩和される。これにより、外周トレンチ６１とフィールド絶縁層７０のアライメントずれに起因する絶縁破壊を防止することが可能となる。
図１０は、変形例によるショットキーバリアダイオード１０Ａの構造を説明するための略断面図である。
図１０に示すショットキーバリアダイオード１０Ａは、外周トレンチ６１がフィールド絶縁層７０で埋め込まれている点において、上述したショットキーバリアダイオード１０と相違している。図１０に示すショットキーバリアダイオード１０Ａが例示するように、金属膜６４がアノード電極４０と同電位となる限り、外周トレンチ６１の内部がフィールド絶縁層７０で埋め込まれていても構わない。
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
＜実施例１＞
図１及び図２に示したショットキーバリアダイオード１０と同じ構造を有する実施例１のシミュレーションモデルを想定し、アノード電極４０とカソード電極５０の間に８００Ｖの逆方向電圧を印加した場合の電界強度をシミュレーションした。半導体基板２０のドーパント濃度については１×１０１８ｃｍ－３とし、ドリフト層３０のドーパント濃度としては１×１０１６ｃｍ－３とした。ドリフト層３０の厚みは７μｍとした。また、外周トレンチ６１の幅Ｗ１は１０μｍ、中心トレンチ６２の幅は２μｍとし、深さはいずれも３μｍとした。また、アノード電極４０と接する部分におけるドリフト層３０の幅、つまりメサ領域Ｍの幅は２μｍとした。絶縁膜６３は厚さ５０ｎｍのＨｆＯ２膜とし、金属膜６４は厚さ１００ｎｍのＣｒ膜とした。フィールド絶縁層７０は厚さ３２０ｎｍのＳｉＯ２膜とし、フィールドプレート長は１０μｍとした。
シミュレーションの結果、図２に示す領域Ａ、つまり、フィールド絶縁層７０の第２の部分７２のうち、外周トレンチ６１の側壁を覆う部分との底部を覆う部分の境界となる角部における電界は１．２ＭＶ／ｃｍであった。また、図２に示す領域Ｂ、つまり、フィールド絶縁層７０の第１の部分７１のうちアノード電極４０の外周端と接する部分における電界は９．８ＭＶ／ｃｍであった。フィールド絶縁層７０を構成するＳｉＯ２の絶縁破壊電界強度は１０ＭＶ／ｃｍであるため、領域Ａ，Ｂともに絶縁破壊電界強度未満であった。
＜実施例２＞
図１０に示したショットキーバリアダイオード１０Ａと同じ構造を有する実施例２のシミュレーションモデルを想定し、アノード電極４０とカソード電極５０の間に８００Ｖの逆方向電圧を印加した場合の電界強度をシミュレーションした。実施例２のシミュレーションモデルは、外周トレンチ６１がフィールド絶縁層７０で埋め込まれている以外、実施例１と同じパラメータを有している。シミュレーションの結果、フィールド絶縁層７０の第２の部分７２に加わる最大電界は１．２ＭＶ／ｃｍ、図１０に示す領域Ｂにおける電界は９．８ＭＶ／ｃｍであった。
＜実施例３＞
フィールド絶縁層７０の第１の部分７１の材料としてＡｌ２Ｏ３を用い、フィールド絶縁層７０の第２の部分７２の材料としてＳｉＯ２を用いた他は、実施例１と同じパラメータを有する実施例３のシミュレーションモデルを想定し、アノード電極４０とカソード電極５０の間に８００Ｖの逆方向電圧を印加した場合の電界強度をシミュレーションした。シミュレーションの結果、領域Ａにおける電界は０．４ＭＶ／ｃｍ、領域Ｂにおける電界は６．７ＭＶ／ｃｍであった。
＜比較例＞
図１１に示す比較例のシミュレーションモデルを想定し、アノード電極４０とカソード電極５０の間に８００Ｖの逆方向電圧を印加した場合の電界強度をシミュレーションした。比較例のシミュレーションモデルは、金属膜６４が省略されている他は、実施例１のシミュレーションモデルと同じパラメータを有している。シミュレーションの結果、図１１に示す領域Ａに加わる最大電界は１１．２ＭＶ／ｃｍ、図１１に示す領域Ｂにおける電界は１０．２ＭＶ／ｃｍであり、いずれもＳｉＯ２の絶縁破壊電界強度である１０ＭＶ／ｃｍを超えていた。
１０，１０Ａ ショットキーバリアダイオード
２０ 半導体基板
２１ 半導体基板の上面
２２ 半導体基板の裏面
３０ ドリフト層
３１ ドリフト層の上面
４０ アノード電極
５０ カソード電極
６１ 外周トレンチ
６２ 中心トレンチ
６３ 絶縁膜
６４ 金属膜
７０ フィールド絶縁層
７１ フィールド絶縁層の第１の部分
７２ フィールド絶縁層の第２の部分
Ｅ０～Ｅ３ エッジ
Ｍ メサ領域
Ｒ レジスト

Claims (3)

  1. 酸化ガリウムからなる半導体基板と、
    前記半導体基板上に設けられた酸化ガリウムからなるドリフト層と、
    前記ドリフト層とショットキー接触するアノード電極と、
    前記半導体基板とオーミック接触するカソード電極と、
    前記ドリフト層に設けられたリング状の外周トレンチの内壁を覆う絶縁膜と、
    前記絶縁膜を介して前記外周トレンチの前記内壁を覆うとともに、前記アノード電極と電気的に接続された金属膜と、
    フィールド絶縁層と、を備え、
    前記フィールド絶縁層は、前記ドリフト層の上面と前記アノード電極の間に位置する第１の部分と、前記アノード電極と電気的に接続された前記金属膜及び前記絶縁膜を介して、前記外周トレンチの前記内壁のうち、外周に位置する部分及び底部の少なくとも一部を覆う第２の部分を含むことを特徴とするショットキーバリアダイオード。
  2. 前記ドリフト層には、前記外周トレンチに囲まれた領域に形成された中心トレンチがさらに設けられ、
    前記フィールド絶縁層の前記第１の部分は、前記外周トレンチを囲むようにリング状に設けられていることを特徴とする請求項１に記載のショットキーバリアダイオード。
  3. 酸化ガリウムからなる半導体基板と、
    前記半導体基板上に設けられた酸化ガリウムからなるドリフト層と、
    前記ドリフト層とショットキー接触するアノード電極と、
    前記半導体基板とオーミック接触するカソード電極と、
    前記ドリフト層に設けられたトレンチの内壁を覆う絶縁膜と、
    前記絶縁膜を介して前記トレンチの前記内壁を覆うとともに、前記アノード電極と電気的に接続された金属膜と、
    フィールド絶縁層と、を備え、
    前記フィールド絶縁層は、前記ドリフト層の上面と前記アノード電極の間に位置する第１の部分と、前記金属膜及び前記絶縁膜を介して前記トレンチの前記内壁を覆う第２の部分を含み、
    前記第１の部分と前記第２の部分が互いに異なる絶縁材料からなることを特徴とするショットキーバリアダイオード。
JP2019228555A 2019-12-18 2019-12-18 ショットキーバリアダイオード Active JP7415537B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2019228555A JP7415537B2 (ja) 2019-12-18 2019-12-18 ショットキーバリアダイオード
CN202080087234.8A CN114830354A (zh) 2019-12-18 2020-10-05 肖特基势垒二极管
PCT/JP2020/037722 WO2021124649A1 (ja) 2019-12-18 2020-10-05 ショットキーバリアダイオード
EP20902798.6A EP4080579A4 (en) 2019-12-18 2020-10-05 SCHOTTKY BARRIER DIODE
US17/784,864 US20230352601A1 (en) 2019-12-18 2020-10-05 Schottky barrier diode
TW109137752A TWI750875B (zh) 2019-12-18 2020-10-30 肖特基能障二極體

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019228555A JP7415537B2 (ja) 2019-12-18 2019-12-18 ショットキーバリアダイオード

Publications (2)

Publication Number Publication Date
JP2021097168A JP2021097168A (ja) 2021-06-24
JP7415537B2 true JP7415537B2 (ja) 2024-01-17

Family

ID=76432239

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019228555A Active JP7415537B2 (ja) 2019-12-18 2019-12-18 ショットキーバリアダイオード

Country Status (6)

Country Link
US (1) US20230352601A1 (ja)
EP (1) EP4080579A4 (ja)
JP (1) JP7415537B2 (ja)
CN (1) CN114830354A (ja)
TW (1) TWI750875B (ja)
WO (1) WO2021124649A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023079552A (ja) * 2021-11-29 2023-06-08 Tdk株式会社 ジャンクションバリアショットキーダイオード
JP2023079551A (ja) * 2021-11-29 2023-06-08 Tdk株式会社 ショットキーバリアダイオード

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015507849A (ja) 2012-01-04 2015-03-12 ヴィシャイ ジェネラル セミコンダクター エルエルシーＶｉｓｈａｙ Ｇｅｎｅｒａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＬＬＣ 高電圧用途のための改良終端構造を備えるトレンチｄｍｏｓ素子
JP2015153769A (ja) 2014-02-10 2015-08-24 ローム株式会社 ショットキーバリアダイオード
WO2019082580A1 (ja) 2017-10-26 2019-05-02 Tdk株式会社 ショットキーバリアダイオード
US10439075B1 (en) 2018-06-27 2019-10-08 Semiconductor Components Industries, Llc Termination structure for insulated gate semiconductor device and method

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5671966B2 (ja) * 2010-11-17 2015-02-18 富士電機株式会社 半導体装置の製造方法および半導体装置
TWI511305B (zh) * 2012-11-01 2015-12-01 Chip Integration Tech Co Ltd 蕭特基整流元件之製造方法
JP6845397B2 (ja) 2016-04-28 2021-03-17 株式会社タムラ製作所 トレンチｍｏｓ型ショットキーダイオード
JP6967238B2 (ja) * 2017-02-28 2021-11-17 株式会社タムラ製作所 ショットキーバリアダイオード
JP7012306B2 (ja) * 2018-03-01 2022-01-28 株式会社タムラ製作所 トレンチｍｏｓ型ショットキーダイオード及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015507849A (ja) 2012-01-04 2015-03-12 ヴィシャイ ジェネラル セミコンダクター エルエルシーＶｉｓｈａｙ Ｇｅｎｅｒａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＬＬＣ 高電圧用途のための改良終端構造を備えるトレンチｄｍｏｓ素子
JP2015153769A (ja) 2014-02-10 2015-08-24 ローム株式会社 ショットキーバリアダイオード
WO2019082580A1 (ja) 2017-10-26 2019-05-02 Tdk株式会社 ショットキーバリアダイオード
US10439075B1 (en) 2018-06-27 2019-10-08 Semiconductor Components Industries, Llc Termination structure for insulated gate semiconductor device and method

Also Published As

Publication number Publication date
JP2021097168A (ja) 2021-06-24
CN114830354A (zh) 2022-07-29
US20230352601A1 (en) 2023-11-02
TWI750875B (zh) 2021-12-21
EP4080579A4 (en) 2023-12-27
WO2021124649A1 (ja) 2021-06-24
TW202125840A (zh) 2021-07-01
EP4080579A1 (en) 2022-10-26

Similar Documents

Publication Publication Date Title
JP5240966B2 (ja) 窒化ガリウム半導体素子
US9793418B2 (en) Schottky barrier diode
US11626522B2 (en) Schottky barrier diode
CN112005384B (zh) 肖特基势垒二极管
JP5642191B2 (ja) 半導体装置
JP7415537B2 (ja) ショットキーバリアダイオード
JP7371484B2 (ja) ショットキーバリアダイオード
JP2005005486A (ja) 炭化けい素半導体装置
TWI803189B (zh) 肖特基能障二極體
WO2022181202A1 (ja) ショットキーバリアダイオード
JP7456220B2 (ja) ショットキーバリアダイオード
WO2024047965A1 (ja) ショットキーバリアダイオード
WO2023095396A1 (ja) ジャンクションバリアショットキーダイオード
TW202412325A (zh) 肖特基能障二極體

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230905

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231218

R150 Certificate of patent or registration of utility model

Ref document number: 7415537

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150