TW202412325A - 肖特基能障二極體 - Google Patents

肖特基能障二極體 Download PDF

Info

Publication number
TW202412325A
TW202412325A TW112121933A TW112121933A TW202412325A TW 202412325 A TW202412325 A TW 202412325A TW 112121933 A TW112121933 A TW 112121933A TW 112121933 A TW112121933 A TW 112121933A TW 202412325 A TW202412325 A TW 202412325A
Authority
TW
Taiwan
Prior art keywords
schottky barrier
barrier diode
drift layer
anode electrode
trench
Prior art date
Application number
TW112121933A
Other languages
English (en)
Inventor
有馬潤
藤田實
川崎克己
平林潤
Original Assignee
日商Tdk股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商Tdk股份有限公司 filed Critical 日商Tdk股份有限公司
Publication of TW202412325A publication Critical patent/TW202412325A/zh

Links

Abstract

本發明之課題在於,於使用氧化鎵之肖特基能障二極體中,於施加反向電壓之情況下緩和漂移層中產生之電場。 本發明之肖特基能障二極體1具備:包含氧化鎵之半導體基板20及漂移層30、以及陽極電極40及陰極電極50。漂移層30具有於俯視下包圍陽極電極40之外周溝槽32。外周溝槽32包括內周壁33、外周壁34、底面35、內周角部36、及外周角部37。內周壁33及內周角部36係隔著絕緣膜60由陽極電極40覆蓋,外周角部37係由導電類型與漂移層30相反之半導體材料70覆蓋。藉此,於施加反向電壓之情況下,漂移層30內之內周角部36之周圍產生之電場得以緩和。

Description

肖特基能障二極體
本發明係關於一種肖特基能障二極體,尤其係關於一種使用氧化鎵之肖特基能障二極體。
肖特基能障二極體係利用藉由金屬與半導體之接合而產生之肖特基能障之整流元件,其具有以下特徵:與具有PN接面之普通二極體相比,正向電壓較低,且開關速度較快。因此,肖特基能障二極體有時被用作為功率裝置用之開關元件。
於將肖特基能障二極體用作為功率裝置用之開關元件之情況下,由於必須確保足夠之反向耐受電壓,故而有時使用帶隙更大之碳化矽(SiC)、氮化鎵(GaN)、氧化鎵(Ga 2O 3)等來代替矽(Si)。其中,由於氧化鎵之帶隙為非常大之4.8~4.9 eV,且絕緣破壞電場亦較大,約為8 MV/cm,故而使用氧化鎵之肖特基能障二極體作為功率裝置用之開關元件非常有前途。專利文獻1中記載有使用氧化鎵之肖特基能障二極體之例。
專利文獻1中記載之肖特基能障二極體具有以下構造:於包含氧化鎵之漂移層設置有於俯視下包圍陽極電極之外周溝槽,且藉由導電類型與漂移層相反之半導體材料將外周溝槽嵌埋。藉由此種構造,若施加反向電壓,則空乏層因外周溝槽內之半導體材料與漂移層之電位差而擴展至外周溝槽周圍,故而陽極電極之角部處之電場集中得以緩和,不易發生絕緣破壞。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2019-179815號公報
(發明所欲解決之問題)
本發明之目的在於,於使用氧化鎵之肖特基能障二極體中,於施加反向電壓之情況下進一步緩和漂移層中產生之電場。 (解決問題之技術手段)
本發明之肖特基能障二極體具備:半導體基板,其包含氧化鎵;漂移層,其設置於半導體基板上,包含氧化鎵;陽極電極,其與漂移層肖特基接觸;及陰極電極,其與半導體基板歐姆接觸;漂移層具有於俯視下包圍陽極電極之外周溝槽,外周溝槽包括內周壁、外周壁、底面、連接內周壁與底面之內周角部、及連接外周壁與底面之外周角部,外周溝槽之內周壁及內周角部係隔著絕緣膜由陽極電極覆蓋,外周溝槽之外周角部係由導電類型與漂移層相反之半導體材料覆蓋。
根據本發明,於施加反向電壓之情況下,可緩和漂移層內之外周溝槽之內周角部周圍產生之電場。
於本發明中,半導體材料可處於浮動(floating)狀態。藉此,無需向半導體材料供給既定之電位。
於本發明中,漂移層亦可進而具有被外周溝槽包圍、並嵌埋有陽極電極之數個中心溝槽。藉此,當施加反向電壓時,位於中心溝槽間之台面區域成為空乏層,且漂移層之溝渠區域被夾斷,故而可大幅抑制施加反向電壓時之漏電流。 (對照先前技術之功效)
如此,根據本發明,於使用氧化鎵之肖特基能障二極體中,於施加反向電壓之情況下,可進一步緩和漂移層中產生之電場。
以下,一面參照隨附圖式,一面詳細地說明本發明之較佳之實施形態。
<第1實施形態> 圖1(a)係表示本發明之第1實施形態之肖特基能障二極體1之構成的示意性俯視圖。又,圖1(b)係沿圖1(a)所示之A-A線之概略剖面圖。
如圖1所示,第1實施形態之肖特基能障二極體1具備均包含氧化鎵(β-Ga 2O 3)之半導體基板20及漂移層30。於半導體基板20及漂移層30中導入有矽(Si)或錫(Sn)作為n型摻雜劑。關於摻雜劑濃度,半導體基板20高於漂移層30,藉此半導體基板20作為n +層發揮功能,漂移層30作為n -層發揮功能。半導體基板20之摻雜劑濃度例如可為1×10 18cm -3左右,漂移層30之摻雜劑濃度例如可為1×10 16cm -3左右。
半導體基板20係將使用熔融生長法等形成之塊狀結晶進行切割加工而成者,其厚度為250 μm左右。半導體基板20之平面尺寸並無特別限定,一般而言係根據流向元件之電流量來選擇,若正向之最大電流量為20 A左右,則於俯視下設為2.4 mm×2.4 mm左右即可。
半導體基板20具有:安裝時位於上表面側之上表面21、及屬於上表面21之相反側且安裝時位於下表面側之背面22。於上表面21之整面形成有漂移層30。漂移層30係於半導體基板20之上表面21使用反應性濺鍍法、脈衝雷射沉積(PLD,Pulsed Laser Deposition)法、分子束磊晶(MBE,Molecular Beam Epitaxy)法、有機金屬化學氣相沉積(MOCVD,Metal-organic Chemical Vapor Deposition)法、氫化物氣相磊晶(HVPE,Hydride Vapor Phase Epitaxy)法等使氧化鎵磊晶生長而得到之薄膜。漂移層30之膜厚並無特別限定,一般係根據元件之反向耐受電壓來選擇,並且為了確保1200 V左右之耐受電壓,例如設為10 μm左右即可。
於漂移層30之上表面31形成有與漂移層30肖特基接觸之陽極電極40。陽極電極40例如包含鉑(Pt)、鈀(Pd)、金(Au)、鎳(Ni)、鉬(Mo)、銅(Cu)等金屬。陽極電極40可為積層了不同金屬膜而成之多層構造,例如為Pt/Au、Pt/Al、Pd/Au、Pd/Al、Pt/Ti/Au或Pd/Ti/Au。另一方面,於半導體基板20之背面22設置有與半導體基板20歐姆接觸之陰極電極50。陰極電極50例如包含鈦(Ti)等金屬。陰極電極50可為積層了不同金屬膜而成之多層構造,例如為Ti/Au或Ti/Al。
於本實施形態中,於漂移層30之上表面31側設置有環狀之外周溝槽32。外周溝槽32可藉由自上表面31側蝕刻漂移層30而形成。陽極電極40設置於被外周溝槽32包圍之區域。外周溝槽32之寬度例如為10 μm左右,外周溝槽32之深度例如為2 μm左右。
如圖1所示,外周溝槽32包括內周壁33、外周壁34、底面35、連接內周壁33與底面35之內周角部36、及連接外周壁34與底面35之外周角部37。內周壁33及外周壁34係與積層方向大致平行、即與漂移層30之上表面31大致垂直之外周溝槽32之內壁面。底面35係與漂移層30之上表面31大致平行之外周溝槽32之內壁面。內周角部36係連接內周壁33與底面35之部分,外周角部37係連接外周壁34與底面35之部分。內周角部36及外周角部37可大致為直角,亦可彎曲。於內周角部36及外周角部37呈彎曲之情況下,如圖2所示,位於內周壁33與底面35之間之彎曲面相當於內周角部36,位於外周壁34與底面35之間之彎曲面相當於外周角部37。
並且,於本實施形態之肖特基能障二極體1中,外周溝槽32之內周壁33、內周角部36及底面35之一部分係隔著絕緣膜60由陽極電極40覆蓋。於外周溝槽32內,由於絕緣膜60介於陽極電極40與漂移層30之間,故而陽極電極40不與漂移層30直接接觸。作為絕緣膜60之材料,使用HfO 2或Al 2O 3等介電係數較高之絕緣材料較為理想。又,絕緣膜60之厚度例如可設為50 nm左右。藉由該等可提高耐受電壓效果。
另一方面,外周溝槽32之外周壁34、外周角部37及底面35之剩餘部分係以與導電類型與漂移層30相反之半導體材料70接觸之方式被覆蓋。於本實施形態中,由於漂移層30之導電類型為n型,故而位於外周溝槽32內之半導體材料70之導電類型為p型。於圖1所示之例中,外周溝槽32之底面35中之陽極電極40之端面位置與半導體材料70之端面位置一致,因此兩者接觸。半導體材料70之膜厚例如為200 nm。
作為構成半導體材料70之p型半導體材料,除Si、GaAs、SiC、Ge、ZnSe、CdS、InP、SiGe等以外,還可例舉NiO、Cu 2O、Ag 2O等p型氧化物半導體。p型氧化物半導體具有不存在氧化問題之優點,其中,NiO係僅表現出p型導電性之特殊材料,由品質穩定化之觀點而言為最佳之材料。又,由於NiO之帶隙為較大之3.7 eV,故而作為發揮氧化鎵之高耐受電壓之材料較為理想。進而,為了控制受體濃度,亦可對NiO(99.9%)添加0.2~1.0 mol%左右之Li或La作為摻雜劑。受體濃度較佳為5×10 17cm -3以上,由製造穩定性方面而言更佳為5×10 18cm -3以上,例如為1×10 19cm -3左右。其原因在於,若受體濃度較低,則有半導體材料70空乏化而無法獲得所需功能之虞。因此,受體濃度越高越佳。然而,若受體濃度超過1×10 22cm -3,則有膜之特性劣化之虞,故而較佳為5×10 21cm -3左右以下。
此處,若構成半導體材料70之p型氧化物呈完全之非晶態,則有於裝置製造時之加熱步驟中無意地結晶化,從而特性變得不穩定之虞。考慮到該點,於在外周溝槽32內形成p型氧化物之時點,例如使其事先以體積比計50%左右結晶化,藉此可降低裝置製造時之加熱步驟中之結晶化之影響。
圖3係表示於施加1200 V之反向電壓之情況下,施加至漂移層30之電場強度與平面位置之關係之曲線圖,實線表示本實施形態之肖特基能障二極體1之特性,虛線表示圖4所示之比較例之肖特基能障二極體之特性。圖4所示之比較例之肖特基能障二極體與本實施形態之肖特基能障二極體1之不同點在於,其外周溝槽32之整個內壁為由導電類型與漂移層30相反之半導體材料70覆蓋。
如圖3所示,可知:於設置有外周壁34之平面位置處,本實施形態之肖特基能障二極體1與比較例之肖特基能障二極體之電場強度沒有差異,但於設置有內周壁33之平面位置處,本實施形態之肖特基能障二極體1與比較例之肖特基能障二極體相比,前者電場強度大幅降低。再者,電場強度於內周壁33與外周壁34之間局部地變高之位置,相當於底面35中之陽極電極40與半導體材料70之交界位置。
如此,根據本實施形態之肖特基能障二極體1,於施加反向電壓之情況下,可緩和施加至漂移層30之內周壁33附近之電場強度。
<第2實施形態> 圖5係表示本發明之第2實施形態之肖特基能障二極體2之構成的概略剖面圖。
如圖5所示,第2實施形態之肖特基能障二極體2與第1實施形態之肖特基能障二極體1之不同點在於,以覆蓋陽極電極40及半導體材料70之方式,藉由場絕緣膜80將外周溝槽32嵌埋。由於其他基本構成與第1實施形態之肖特基能障二極體1相同,故而對相同元件附註相同符號,並且省略重複之說明。
作為場絕緣膜80之材料,可使用環氧樹脂、聚甲基丙烯酸甲酯等丙烯酸系樹脂、聚胺基甲酸酯、聚醯亞胺、聚乙烯醇、氟樹脂、聚烯烴等各種樹脂,亦可使用氧化矽、氧化鋁、氮化矽等無機氧化物或無機氮化物。於使用樹脂作為場絕緣膜80之材料之情況下,可使用以下方法來形成:塗佈樹脂溶液後,使其乾燥並製成樹脂膜之方法;塗佈或蒸鍍樹脂單體後使其聚合之方法;成膜後進行交聯處理之方法等。又,於使用無機物作為場絕緣膜80之材料之情況下,可使用濺鍍法或蒸鍍法等真空製程、或溶膠凝膠法等溶液製程等來形成。
如本實施形態所例示,外周溝槽32之內部亦可由場絕緣膜80嵌埋。
<第3實施形態> 圖6係表示本發明之第3實施形態之肖特基能障二極體3之構成的概略剖面圖。
如圖6所示,第3實施形態之肖特基能障二極體3與第1實施形態之肖特基能障二極體1之不同點在於,於外周溝槽32之底面35,半導體材料70之一部分覆蓋於陽極電極40上。由於其他基本構成與第1實施形態之肖特基能障二極體1相同,故而對相同元件附註相同符號,並且省略重複之說明。
此種構造可藉由以下方式而獲得:於在外周溝槽32之內部形成絕緣膜60與陽極電極40之積層體後,將半導體材料70形成於外周溝槽32之內部。
如本實施形態所例示,半導體材料70之一部分亦可形成於陽極電極40上。
<第4實施形態> 圖7係表示本發明之第4實施形態之肖特基能障二極體4之構成的概略剖面圖。
如圖7所示,第4實施形態之肖特基能障二極體4與第1實施形態之肖特基能障二極體1之不同點在於,外周溝槽32中不存在空腔部分,除形成有絕緣膜60與陽極電極40之積層體之部分以外之整個外周溝槽32為由半導體材料70嵌埋。由於其他基本構成與第1實施形態之肖特基能障二極體1相同,故而對相同元件附註相同符號,並且省略重複之說明。
此種構造可藉由以下方式而獲得:於在外周溝槽32之內部形成絕緣膜60與陽極電極40之積層體後,藉由半導體材料70嵌埋外周溝槽32之內部。
如本實施形態所例示,亦可藉由半導體材料70嵌埋除形成有絕緣膜60與陽極電極40之積層體之部分以外之整個外周溝槽32。
<第5實施形態> 圖8係表示本發明之第5實施形態之肖特基能障二極體5之構成的概略剖面圖。
如圖8所示,第5實施形態之肖特基能障二極體5與第1實施形態之肖特基能障二極體1之不同點在於,於外周溝槽32之底面35,陽極電極40之一部分覆蓋於半導體材料70上。由於其他基本構成與第1實施形態之肖特基能障二極體1相同,故而對相同元件附註相同符號,並且省略重複之說明。
此種構造可藉由以下方式而獲得:於在外周溝槽32之內部形成半導體材料70後,將陽極電極40形成於外周溝槽32之內部。
如本實施形態所例示,陽極電極40之一部分亦可形成於半導體材料70上。
<第6實施形態> 圖9係表示本發明之第6實施形態之肖特基能障二極體6之構成的概略剖面圖。
如圖9所示,第6實施形態之肖特基能障二極體6與第1實施形態之肖特基能障二極體1之不同點在於,外周溝槽32中不存在空腔部分,除形成有絕緣膜60及半導體材料70之部分以外之整個外周溝槽32為由陽極電極40嵌埋。由於其他基本構成與第1實施形態之肖特基能障二極體1相同,故而對相同元件附註相同符號,並且省略重複之說明。
此種構造可藉由以下方式而獲得:於在外周溝槽32之內部形成絕緣膜60及半導體材料70後,藉由陽極電極40嵌埋外周溝槽32之內部。
如本實施形態所例示,亦可藉由陽極電極40嵌埋除形成有絕緣膜60及半導體材料70之部分以外之整個外周溝槽32。
<第7實施形態> 圖10係表示本發明之第7實施形態之肖特基能障二極體7之構成的概略剖面圖。
如圖10所示,第7實施形態之肖特基能障二極體7與第1實施形態之肖特基能障二極體1之不同點在於,於外周溝槽32之底面35,絕緣膜60與陽極電極40之積層體之一部分覆蓋於半導體材料70上。由於其他基本構成與第1實施形態之肖特基能障二極體1相同,故而對相同元件附註相同符號,並且省略重複之說明。
此種構造可藉由以下方式而獲得:於在外周溝槽32之內部形成半導體材料70後,將絕緣膜60與陽極電極40之積層體形成於外周溝槽32之內部。
如本實施形態所例示,絕緣膜60與陽極電極40之積層體之一部分亦可形成於半導體材料70上。於此種構造之情況下,半導體材料70於外周溝槽32之底面35上不與陽極電極40接觸。該情況下之半導體材料70之電位並無特別限定,可施加既定之固定電位,亦可處於浮動狀態。於後者之情況下,無需向半導體材料70供給既定之電位,故而可簡化構造。
<第8實施形態> 圖11係表示本發明之第8實施形態之肖特基能障二極體8之構成的概略剖面圖。
如圖11所示,第8實施形態之肖特基能障二極體8與第1實施形態之肖特基能障二極體1之不同點在於,於外周溝槽32之底面35,半導體材料70之一部分覆蓋於絕緣膜60上。由於其他基本構成與第1實施形態之肖特基能障二極體1相同,故而對相同元件附註相同符號,並且省略重複之說明。
此種構造可藉由以下方式而獲得:於在外周溝槽32之內部形成絕緣膜60後,將半導體材料70及陽極電極40形成於外周溝槽32之內部。
如本實施形態所例示,半導體材料70之下表面可與絕緣膜60之上表面接觸。
<第9實施形態> 圖12係表示本發明之第9實施形態之肖特基能障二極體9之構成的概略剖面圖。
如圖12所示,第9實施形態之肖特基能障二極體9與第1實施形態之肖特基能障二極體1之不同點在於,絕緣膜60與陽極電極40之積層體和半導體材料70之交界位置自外周溝槽32之底面35之中央向內周角部36側偏移。由於其他基本構成與第1實施形態之肖特基能障二極體1相同,故而對相同元件附註相同符號,並且省略重複之說明。
即便於此情況下,只要外周溝槽32之內周角部36由絕緣膜60與陽極電極40之積層體覆蓋,則仍可獲得與第1實施形態之肖特基能障二極體1相同之效果。
<第10實施形態> 圖13係表示本發明之第10實施形態之肖特基能障二極體10之構成的概略剖面圖。
如圖13所示,第10實施形態之肖特基能障二極體10與第1實施形態之肖特基能障二極體1之不同點在於,絕緣膜60與陽極電極40之積層體和半導體材料70之交界位置自外周溝槽32之底面35之中央向外周角部37側偏移。由於其他基本構成與第1實施形態之肖特基能障二極體1相同,故而對相同元件附註相同符號,並且省略重複之說明。
即便於此情況下,只要外周溝槽32之外周角部37由半導體材料70覆蓋,則仍可獲得與第1實施形態之肖特基能障二極體1相同之效果。
<第11實施形態> 圖14係表示本發明之第11實施形態之肖特基能障二極體11之構成的概略剖面圖。
如圖14所示,第11實施形態之肖特基能障二極體11與第1實施形態之肖特基能障二極體1之不同點在於,外周溝槽32之外周壁34之上部露出,而未由半導體材料70覆蓋。由於其他基本構成與第1實施形態之肖特基能障二極體1相同,故而對相同元件附註相同符號,並且省略重複之說明。
如本實施形態所例示,並非必須使外周溝槽32之整個外周壁34由半導體材料70覆蓋,只要至少外周角部37由半導體材料70覆蓋即可。
<第12實施形態> 圖15係表示本發明之第12實施形態之肖特基能障二極體12之構成的概略剖面圖。
如圖15所示,第12實施形態之肖特基能障二極體12與第1實施形態之肖特基能障二極體1之不同點在於,外周溝槽32之底面35之一部分露出,而未由絕緣膜60與陽極電極40之積層體或半導體材料70覆蓋。由於其他基本構成與第1實施形態之肖特基能障二極體1相同,故而對相同元件附註相同符號,並且省略重複之說明。
如本實施形態所例示,並非必須使外周溝槽32之整個底面35由絕緣膜60與陽極電極40之積層體或半導體材料70覆蓋,亦可使底面35之一部分露出。
<第13實施形態> 圖16係表示本發明之第13實施形態之肖特基能障二極體13之構成的概略剖面圖。
如圖16所示,第13實施形態之肖特基能障二極體13與第12實施形態之肖特基能障二極體12之不同點在於,以覆蓋陽極電極40及半導體材料70之方式,藉由場絕緣膜80嵌埋外周溝槽32。由於其他基本構成與第12實施形態之肖特基能障二極體12相同,故而對相同元件附註相同符號,並且省略重複之說明。
於本實施形態中,由於外周溝槽32之底面35之一部分露出,故而場絕緣膜80之一部分與外周溝槽32之底面35接觸。如此,場絕緣膜80之一部分亦可與外周溝槽32之底面35接觸。
<第14實施形態> 圖17係表示本發明之第14實施形態之肖特基能障二極體14之構成的概略剖面圖。
如圖17所示,第14實施形態之肖特基能障二極體14與第1實施形態之肖特基能障二極體1之不同點在於,陽極電極40之端部位置自外周溝槽32之底面35之中央向內周角部36側偏移,藉此絕緣膜60之一部分露出,而未由陽極電極40覆蓋。由於其他基本構成與第1實施形態之肖特基能障二極體1相同,故而對相同元件附註相同符號,並且省略重複之說明。
即便於此情況下,只要外周溝槽32之內周壁33及內周角部36由絕緣膜60與陽極電極40之積層體覆蓋,則仍可獲得與第1實施形態之肖特基能障二極體1相同之效果。
<第15實施形態> 圖18(a)係表示本發明之第15實施形態之肖特基能障二極體15之構成的示意性俯視圖。又,圖18(b)係沿圖18(a)所示之A-A線之概略剖面圖。
如圖18所示,第15實施形態之肖特基能障二極體15與第1實施形態之肖特基能障二極體1之不同點在於,以被外周溝槽32包圍之方式於漂移層30設置有數個中心溝槽38,並且中心溝槽38隔著絕緣膜60由陽極電極40嵌埋。由於其他基本構成與第1實施形態之肖特基能障二極體1相同,故而對相同元件附註相同符號,並且省略重複之說明。
數個中心溝槽38均設置於俯視下與陽極電極40重疊之位置。漂移層30中之被外周溝槽32或中心溝槽38相隔之區域係構成台面區域39。外周溝槽32係以環狀包圍中心溝槽38及台面區域39。外周溝槽32與中心溝槽38無需完全分離,如圖18(a)所示,中心溝槽38與外周溝槽32亦可相連。中心溝槽38與外周溝槽32之深度可相同,亦可不同。台面區域39係藉由中心溝槽38及外周溝槽32劃分之漂移層30之一部分,當向陽極電極40與陰極電極50之間施加反向電壓時,會變為空乏層。藉此,由於漂移層30之溝渠區域被夾斷,故而大幅抑制了施加反向電壓時之漏電流。
如本實施形態所例示,被外周溝槽32包圍之中心溝槽38可設置於漂移層30。
以上對本發明之較佳之實施形態進行了說明,但不言而喻,本發明並不限定於上述實施形態,於不脫離本發明之主旨之範圍內可進行各種變更,並且該等變更亦包含於本發明之範圍內。
1~15:肖特基能障二極體 20:半導體基板 21:半導體基板之上表面 22:半導體基板之背面 30:漂移層 31:漂移層之上表面 32:外周溝槽 33:內周壁 34:外周壁 35:底面 36:內周角部 37:外周角部 38:中心溝槽 39:台面區域 40:陽極電極 50:陰極電極 60:絕緣膜 70:半導體材料 80:場絕緣膜
圖1(a)係表示本發明之第1實施形態之肖特基能障二極體1之構成的示意性俯視圖。又,圖1(b)係沿圖1(a)所示之A-A線之概略剖面圖。 圖2係用以說明內周角部36及外周角部37之定義之示意圖。 圖3係表示於施加1200 V之反向電壓之情況下,施加至漂移層30之電場強度與平面位置之關係之曲線圖。 圖4係表示比較例之肖特基能障二極體之構成之概略剖面圖。 圖5係表示本發明之第2實施形態之肖特基能障二極體2之構成的概略剖面圖。 圖6係表示本發明之第3實施形態之肖特基能障二極體3之構成的概略剖面圖。 圖7係表示本發明之第4實施形態之肖特基能障二極體4之構成的概略剖面圖。 圖8係表示本發明之第5實施形態之肖特基能障二極體5之構成的概略剖面圖。 圖9係表示本發明之第6實施形態之肖特基能障二極體6之構成的概略剖面圖。 圖10係表示本發明之第7實施形態之肖特基能障二極體7之構成的概略剖面圖。 圖11係表示本發明之第8實施形態之肖特基能障二極體8之構成的概略剖面圖。 圖12係表示本發明之第9實施形態之肖特基能障二極體9之構成的概略剖面圖。 圖13係表示本發明之第10實施形態之肖特基能障二極體10之構成的概略剖面圖。 圖14係表示本發明之第11實施形態之肖特基能障二極體11之構成的概略剖面圖。 圖15係表示本發明之第12實施形態之肖特基能障二極體12之構成的概略剖面圖。 圖16係表示本發明之第13實施形態之肖特基能障二極體13之構成的概略剖面圖。 圖17係表示本發明之第14實施形態之肖特基能障二極體14之構成的概略剖面圖。 圖18(a)係表示本發明之第15實施形態之肖特基能障二極體15之構成的示意性俯視圖。又,圖18(b)係沿圖18(a)所示之A-A線之概略剖面圖。
1:肖特基能障二極體
20:半導體基板
21:半導體基板之上表面
22:半導體基板之背面
30:漂移層
31:漂移層之上表面
32:外周溝槽
33:內周壁
34:外周壁
35:底面
36:內周角部
37:外周角部
40:陽極電極
50:陰極電極
60:絕緣膜
70:半導體材料

Claims (3)

  1. 一種肖特基能障二極體,其具備: 半導體基板,其包含氧化鎵; 漂移層,其設置於上述半導體基板上,包含氧化鎵; 陽極電極,其與上述漂移層肖特基接觸;及 陰極電極,其與上述半導體基板歐姆接觸;且 上述漂移層具有於俯視下包圍上述陽極電極之外周溝槽, 上述外周溝槽包括內周壁、外周壁、底面、連接上述內周壁與上述底面之內周角部、及連接上述外周壁與上述底面之外周角部; 上述外周溝槽之上述內周壁及上述內周角部係隔著絕緣膜由上述陽極電極覆蓋, 上述外周溝槽之上述外周角部係由導電類型與上述漂移層相反之半導體材料覆蓋。
  2. 如請求項1之肖特基能障二極體,其中,上述半導體材料處於浮動(floating)狀態。
  3. 如請求項1或2之肖特基能障二極體,其中,上述漂移層進而具有被上述外周溝槽包圍並嵌埋有上述陽極電極之數個中心溝槽。
TW112121933A 2022-08-31 2023-06-13 肖特基能障二極體 TW202412325A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022-137729 2022-08-31

Publications (1)

Publication Number Publication Date
TW202412325A true TW202412325A (zh) 2024-03-16

Family

ID=

Similar Documents

Publication Publication Date Title
TWI798402B (zh) 肖特基能障二極體
CN110832644B (zh) 肖特基势垒二极管
US20210167225A1 (en) Schottky barrier diode
JP6966740B2 (ja) ショットキーバリアダイオード
US11164953B2 (en) Semiconductor device
WO2019049764A1 (ja) ショットキーバリアダイオード
TWI797493B (zh) 肖特基能障二極體
US20230352601A1 (en) Schottky barrier diode
US11557681B2 (en) Schottky barrier diode
TW202412325A (zh) 肖特基能障二極體
WO2024047965A1 (ja) ショットキーバリアダイオード
TWI803189B (zh) 肖特基能障二極體
WO2023095396A1 (ja) ジャンクションバリアショットキーダイオード
WO2023095395A1 (ja) ショットキーバリアダイオード
WO2022181202A1 (ja) ショットキーバリアダイオード
WO2021186936A1 (ja) ショットキーバリアダイオード
WO2023181588A1 (ja) ジャンクションバリアショットキーダイオード