WO2024047965A1 - ショットキーバリアダイオード - Google Patents

ショットキーバリアダイオード Download PDF

Info

Publication number
WO2024047965A1
WO2024047965A1 PCT/JP2023/018393 JP2023018393W WO2024047965A1 WO 2024047965 A1 WO2024047965 A1 WO 2024047965A1 JP 2023018393 W JP2023018393 W JP 2023018393W WO 2024047965 A1 WO2024047965 A1 WO 2024047965A1
Authority
WO
WIPO (PCT)
Prior art keywords
schottky barrier
barrier diode
trench
drift layer
anode electrode
Prior art date
Application number
PCT/JP2023/018393
Other languages
English (en)
French (fr)
Inventor
潤 有馬
実 藤田
克己 川崎
潤 平林
Original Assignee
Tdk株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tdk株式会社 filed Critical Tdk株式会社
Publication of WO2024047965A1 publication Critical patent/WO2024047965A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Definitions

  • the present invention relates to a Schottky barrier diode, and particularly to a Schottky barrier diode using gallium oxide.
  • a Schottky barrier diode is a rectifying element that utilizes the Schottky barrier created by the junction of a metal and a semiconductor, and has the characteristics of a lower forward voltage and faster switching speed than a normal diode with a PN junction. are doing. For this reason, Schottky barrier diodes are sometimes used as switching elements for power devices.
  • gallium oxide has a very large band gap of 4.8 to 4.9 eV and a large dielectric breakdown field of about 8 MV/cm, so Schottky barrier diodes using gallium oxide are suitable for switching power devices. It is very promising as a device.
  • An example of a Schottky barrier diode using gallium oxide is described in Patent Document 1.
  • the Schottky barrier diode described in Patent Document 1 has a structure in which a drift layer made of gallium oxide is provided with a peripheral trench surrounding an anode electrode in plan view, and the peripheral trench is filled with a semiconductor material of a conductivity type opposite to that of the drift layer. have.
  • a reverse voltage is applied, a depletion layer spreads around the outer trench due to the potential difference between the semiconductor material in the outer trench and the drift layer, which alleviates the electric field concentration at the corner of the anode electrode. Dielectric breakdown is less likely to occur.
  • An object of the present invention is to further alleviate the electric field generated in the drift layer when a reverse voltage is applied in a Schottky barrier diode using gallium oxide.
  • the Schottky barrier diode according to the present invention includes a semiconductor substrate made of gallium oxide, a drift layer made of gallium oxide provided on the semiconductor substrate, an anode electrode in Schottky contact with the drift layer, and a cathode in ohmic contact with the semiconductor substrate.
  • the drift layer has an outer trench surrounding the anode electrode in plan view, and the outer trench has an inner wall, an outer wall, a bottom, an inner corner connecting the inner wall and the bottom, and an outer trench.
  • the inner wall and inner corner of the outer trench are covered with an anode electrode via an insulating film, and the outer corner of the outer trench has a conductivity type opposite to that of the drift layer. covered with semiconductor material.
  • the semiconductor material may be in a floating state. According to this, there is no need to supply a predetermined potential to the semiconductor material.
  • the drift layer may further include a plurality of central trenches surrounded by outer trenches and in which anode electrodes are embedded. According to this, when a reverse voltage is applied, the mesa region located between the central trenches becomes a depletion layer, and the channel region of the drift layer is pinched off. can be significantly suppressed.
  • FIG. 1(a) is a schematic plan view showing the configuration of a Schottky barrier diode 1 according to a first embodiment of the present invention. Further, FIG. 1(b) is a schematic cross-sectional view taken along the line AA shown in FIG. 1(a).
  • FIG. 2 is a schematic diagram for explaining the definitions of the inner circumferential corner portion 36 and the outer circumferential corner portion 37.
  • FIG. 3 is a graph showing the relationship between the electric field strength applied to the drift layer 30 and the planar position when a reverse voltage of 1200 V is applied.
  • FIG. 4 is a schematic cross-sectional view showing the configuration of a Schottky barrier diode according to a comparative example.
  • FIG. 1(a) is a schematic plan view showing the configuration of a Schottky barrier diode 1 according to a first embodiment of the present invention.
  • FIG. 1(b) is a schematic cross-sectional view taken along the line AA shown in FIG. 1(a).
  • FIG. 5 is a schematic cross-sectional view showing the configuration of a Schottky barrier diode 2 according to a second embodiment of the present invention.
  • FIG. 6 is a schematic cross-sectional view showing the configuration of a Schottky barrier diode 3 according to a third embodiment of the present invention.
  • FIG. 7 is a schematic cross-sectional view showing the configuration of a Schottky barrier diode 4 according to a fourth embodiment of the present invention.
  • FIG. 8 is a schematic cross-sectional view showing the configuration of a Schottky barrier diode 5 according to the fifth embodiment of the present invention.
  • FIG. 9 is a schematic cross-sectional view showing the configuration of a Schottky barrier diode 6 according to the sixth embodiment of the present invention.
  • FIG. 9 is a schematic cross-sectional view showing the configuration of a Schottky barrier diode 6 according to the sixth embodiment of the present invention.
  • FIG. 10 is a schematic cross-sectional view showing the configuration of a Schottky barrier diode 7 according to the seventh embodiment of the present invention.
  • FIG. 11 is a schematic cross-sectional view showing the configuration of a Schottky barrier diode 8 according to an eighth embodiment of the present invention.
  • FIG. 12 is a schematic cross-sectional view showing the configuration of a Schottky barrier diode 9 according to a ninth embodiment of the present invention.
  • FIG. 13 is a schematic cross-sectional view showing the configuration of a Schottky barrier diode 10 according to a tenth embodiment of the present invention.
  • FIG. 14 is a schematic cross-sectional view showing the configuration of a Schottky barrier diode 11 according to the eleventh embodiment of the present invention.
  • FIG. 11 is a schematic cross-sectional view showing the configuration of a Schottky barrier diode 7 according to the seventh embodiment of the present invention.
  • FIG. 11 is a schematic cross-sectional view showing the configuration
  • FIG. 15 is a schematic cross-sectional view showing the configuration of a Schottky barrier diode 12 according to a twelfth embodiment of the present invention.
  • FIG. 16 is a schematic cross-sectional view showing the configuration of a Schottky barrier diode 13 according to a thirteenth embodiment of the present invention.
  • FIG. 17 is a schematic cross-sectional view showing the configuration of a Schottky barrier diode 14 according to a fourteenth embodiment of the present invention.
  • FIG. 18(a) is a schematic plan view showing the configuration of a Schottky barrier diode 15 according to a fifteenth embodiment of the present invention. Further, FIG. 18(b) is a schematic cross-sectional view taken along the line AA shown in FIG. 18(a).
  • FIG. 1(a) is a schematic plan view showing the configuration of a Schottky barrier diode 1 according to a first embodiment of the present invention. Further, FIG. 1(b) is a schematic cross-sectional view taken along the line AA shown in FIG. 1(a).
  • the Schottky barrier diode 1 includes a semiconductor substrate 20 and a drift layer 30, both of which are made of gallium oxide ( ⁇ -Ga 2 O 3 ). Silicon (Si) or tin (Sn) is introduced into the semiconductor substrate 20 and the drift layer 30 as an n-type dopant.
  • the dopant concentration is higher in the semiconductor substrate 20 than in the drift layer 30, so that the semiconductor substrate 20 functions as an n + layer and the drift layer 30 functions as an n ⁇ layer.
  • the dopant concentration of the semiconductor substrate 20 may be, for example, about 1 ⁇ 10 18 cm ⁇ 3
  • the dopant concentration of the drift layer 30 may be, for example, about 1 ⁇ 10 16 cm ⁇ 3 .
  • the semiconductor substrate 20 is obtained by cutting a bulk crystal formed using a melt growth method or the like, and has a thickness of about 250 ⁇ m.
  • the planar size of the semiconductor substrate 20 is not particularly limited, but it is generally selected depending on the amount of current flowing through the element. If the maximum amount of current in the forward direction is about 20A, the planar size of the semiconductor substrate 20 is 2.4mm ⁇ 2.4mm in plan view. It may be approximately 2.4 mm.
  • the semiconductor substrate 20 has an upper surface 21 located on the upper surface side during mounting, and a back surface 22 opposite to the upper surface 21 and located on the lower surface side during mounting.
  • a drift layer 30 is formed on the entire top surface 21 .
  • the drift layer 30 is a thin film formed by epitaxially growing gallium oxide on the upper surface 21 of the semiconductor substrate 20 using reactive sputtering, PLD, MBE, MOCVD, HVPE, or the like.
  • the thickness of the drift layer 30 is not particularly limited, but it is generally selected depending on the reverse withstand voltage of the element, and in order to ensure a withstand voltage of about 1200V, it may be about 10 ⁇ m, for example.
  • An anode electrode 40 that makes Schottky contact with the drift layer 30 is formed on the upper surface 31 of the drift layer 30 .
  • the anode electrode 40 is made of metal such as platinum (Pt), palladium (Pd), gold (Au), nickel (Ni), molybdenum (Mo), and copper (Cu).
  • the anode electrode 40 may have a multilayer structure in which different metal films are laminated, for example, Pt/Au, Pt/Al, Pd/Au, Pd/Al, Pt/Ti/Au, or Pd/Ti/Au.
  • a cathode electrode 50 that is in ohmic contact with the semiconductor substrate 20 is provided on the back surface 22 of the semiconductor substrate 20 .
  • the cathode electrode 50 is made of metal such as titanium (Ti), for example.
  • the cathode electrode 50 may have a multilayer structure in which different metal films are laminated, for example, Ti/Au or Ti/Al.
  • a ring-shaped outer peripheral trench 32 is provided on the upper surface 31 side of the drift layer 30.
  • the outer trench 32 can be formed by etching the drift layer 30 from the upper surface 31 side.
  • the anode electrode 40 is provided in a region surrounded by the outer trench 32 .
  • the width of the outer circumferential trench 32 is, for example, about 10 ⁇ m, and the depth of the outer circumferential trench 32 is, for example, about 2 ⁇ m.
  • the outer circumferential trench 32 includes an inner circumferential wall 33, an outer circumferential wall 34, a bottom surface 35, an inner circumferential corner portion 36 that connects the inner circumferential wall 33 and the bottom surface 35, and an outer circumference that connects the outer circumferential wall 34 and the bottom surface 35.
  • the corner portion 37 is included.
  • the inner circumferential wall 33 and the outer circumferential wall 34 are inner wall surfaces of the outer circumferential trench 32 that are substantially parallel to the stacking direction, that is, substantially perpendicular to the upper surface 31 of the drift layer 30 .
  • the bottom surface 35 is an inner wall surface of the outer peripheral trench 32 that is substantially parallel to the top surface 31 of the drift layer 30 .
  • the inner circumferential corner portion 36 is a portion that connects the inner circumferential wall 33 and the bottom surface 35
  • the outer circumferential corner portion 37 is a portion that connects the outer circumferential wall 34 and the bottom surface 35.
  • the inner circumferential corner portion 36 and the outer circumferential corner portion 37 may be substantially perpendicular or may be curved.
  • the curved surface located between the inner wall 33 and the bottom 35 corresponds to the inner corner 36
  • the outer corner 34 The curved surface located between the bottom surface 35 and the bottom surface 35 corresponds to the outer peripheral corner portion 37.
  • the inner circumferential wall 33, inner circumferential corner 36, and part of the bottom surface 35 of the outer circumferential trench 32 are covered with the anode electrode 40 via the insulating film 60.
  • the insulating film 60 is interposed between the anode electrode 40 and the drift layer 30, so the anode electrode 40 does not come into direct contact with the drift layer 30.
  • the material of the insulating film 60 it is desirable to use an insulating material with a high dielectric constant such as HfO 2 or Al 2 O 3 .
  • the thickness of the insulating film 60 can be, for example, about 50 nm. According to these, the pressure resistance effect is enhanced.
  • the remaining portions of the outer circumferential wall 34, outer circumferential corner portion 37, and bottom surface 35 of the outer circumferential trench 32 are covered with a semiconductor material 70 having a conductivity type opposite to that of the drift layer 30.
  • the conductivity type of the drift layer 30 is n-type
  • the conductivity type of the semiconductor material 70 located within the outer peripheral trench 32 is p-type.
  • the end face position of the anode electrode 40 and the end face position of the semiconductor material 70 on the bottom surface 35 of the outer circumferential trench 32 coincide with each other, so that they are in contact with each other.
  • the thickness of the semiconductor material 70 is, for example, 200 nm.
  • Examples of the p-type semiconductor material constituting the semiconductor material 70 include Si, GaAs, SiC, Ge, ZnSe, CdS, InP, and SiGe, as well as p-type oxide semiconductors such as NiO, Cu 2 O, and Ag 2 O. can be mentioned.
  • P-type oxide semiconductors have the advantage of not having problems with oxidation, and among them, NiO is a special material that exhibits only p-type conductivity, and is the most preferred material from the viewpoint of stabilizing quality. Furthermore, since NiO has a large band gap of 3.7 eV, it is desirable as a material that takes advantage of the high breakdown voltage of gallium oxide.
  • the acceptor concentration is preferably 5 ⁇ 10 17 cm ⁇ 3 or more, and from the viewpoint of manufacturing stability, it is more preferably 5 ⁇ 10 18 cm ⁇ 3 or more, for example, about 1 ⁇ 10 19 cm ⁇ 3 . This is because if the acceptor concentration is low, the semiconductor material 70 will be depleted and there is a possibility that the desired function will not be obtained. Therefore, the higher the acceptor concentration is, the more preferable it is. However, if the acceptor concentration exceeds 1 ⁇ 10 22 cm ⁇ 3 , the properties of the film may deteriorate, so it is preferably about 5 ⁇ 10 21 cm ⁇ 3 or less.
  • the p-type oxide constituting the semiconductor material 70 may unintentionally crystallize during the heating process during device manufacturing, resulting in unstable characteristics. Considering this point, by crystallizing, for example, about 50% by volume at the time the p-type oxide is formed in the outer trench 32, the influence of crystallization in the heating process during device manufacturing can be reduced. can do.
  • FIG. 3 is a graph showing the relationship between the electric field strength applied to the drift layer 30 and the planar position when a reverse voltage of 1200 V is applied, where the solid line shows the characteristics of the Schottky barrier diode 1 according to this embodiment, and the broken line shows the relationship between the electric field strength and the planar position.
  • 5 shows the characteristics of the Schottky barrier diode according to the comparative example shown in FIG. 4.
  • the Schottky barrier diode 1 according to the comparative example shown in FIG. There is a difference between
  • the Schottky barrier diode 1 As described above, according to the Schottky barrier diode 1 according to the present embodiment, it is possible to reduce the electric field intensity applied to the vicinity of the inner peripheral wall 33 of the drift layer 30 when a reverse voltage is applied.
  • FIG. 5 is a schematic cross-sectional view showing the configuration of a Schottky barrier diode 2 according to a second embodiment of the present invention.
  • the Schottky barrier diode 2 according to the second embodiment differs from the first in that the outer trench 32 is filled with a field insulating film 80 so as to cover the anode electrode 40 and the semiconductor material 70. This is different from the Schottky barrier diode 1 according to the embodiment. Since the other basic configurations are the same as the Schottky barrier diode 1 according to the first embodiment, the same elements are given the same reference numerals and redundant explanations will be omitted.
  • the material of the field insulating film 80 various resins such as epoxy resin, acrylic resin such as polymethyl methacrylate, polyurethane, polyimide, polyvinyl alcohol, fluororesin, polyolefin, etc. may be used, and silicon oxide, aluminum oxide, silicon nitride may be used. Inorganic oxides and inorganic nitrides may also be used.
  • resin there are various methods such as applying a resin solution and then drying it to form a resin film, applying or vapor depositing a resin monomer and then polymerizing it, or performing crosslinking treatment after film formation. can be formed.
  • an inorganic material when used as the material for the field insulating film 80, it can be formed using a vacuum process such as a sputtering method or a vapor deposition method, or a solution process such as a sol-gel method.
  • the inside of the outer trench 32 may be filled with the field insulating film 80.
  • FIG. 6 is a schematic cross-sectional view showing the configuration of a Schottky barrier diode 3 according to a third embodiment of the present invention.
  • the Schottky barrier diode 3 according to the third embodiment is different from the first embodiment in that a part of the semiconductor material 70 rides on the anode electrode 40 at the bottom surface 35 of the outer peripheral trench 32. It is different from the Schottky barrier diode 1 in terms of its configuration. Since the other basic configurations are the same as the Schottky barrier diode 1 according to the first embodiment, the same elements are given the same reference numerals and redundant explanations will be omitted.
  • Such a structure is obtained by forming a stack of the insulating film 60 and the anode electrode 40 inside the outer trench 32, and then forming the semiconductor material 70 inside the outer trench 32.
  • a part of the semiconductor material 70 may be formed on the anode electrode 40.
  • FIG. 7 is a schematic cross-sectional view showing the configuration of a Schottky barrier diode 4 according to a fourth embodiment of the present invention.
  • the Schottky barrier diode 4 according to the fourth embodiment has no hollow portion in the outer trench 32, and the outer trench 32 except for the portion where the laminate of the insulating film 60 and the anode electrode 40 is formed.
  • the Schottky barrier diode 1 is different from the Schottky barrier diode 1 according to the first embodiment in that the entirety thereof is embedded with a semiconductor material 70. Since the other basic configuration is the same as the Schottky barrier diode 1 according to the first embodiment, the same elements are given the same reference numerals and redundant explanations will be omitted.
  • Such a structure is obtained by forming a laminate of the insulating film 60 and the anode electrode 40 inside the outer trench 32 and then filling the inside of the outer trench 32 with the semiconductor material 70.
  • the entire outer circumferential trench 32 except for the portion where the laminate of the insulating film 60 and the anode electrode 40 is formed may be filled with the semiconductor material 70.
  • FIG. 8 is a schematic cross-sectional view showing the configuration of a Schottky barrier diode 5 according to the fifth embodiment of the present invention.
  • the Schottky barrier diode 5 according to the fifth embodiment is different from the first embodiment in that a part of the anode electrode 40 rides on the semiconductor material 70 at the bottom surface 35 of the outer trench 32. It is different from the Schottky barrier diode 1 in terms of its configuration. Since the other basic configurations are the same as the Schottky barrier diode 1 according to the first embodiment, the same elements are given the same reference numerals and redundant explanations will be omitted.
  • Such a structure is obtained by forming the semiconductor material 70 inside the outer trench 32 and then forming the anode electrode 40 inside the outer trench 32.
  • part of the anode electrode 40 may be formed on the semiconductor material 70.
  • FIG. 9 is a schematic cross-sectional view showing the configuration of a Schottky barrier diode 6 according to the sixth embodiment of the present invention.
  • the Schottky barrier diode 6 according to the sixth embodiment has no hollow portion in the outer trench 32, and the entire outer trench 32 except the portion where the insulating film 60 and the semiconductor material 70 are formed is an anode.
  • the Schottky barrier diode 1 is different from the Schottky barrier diode 1 according to the first embodiment in that it is embedded with an electrode 40. Since the other basic configurations are the same as the Schottky barrier diode 1 according to the first embodiment, the same elements are given the same reference numerals and redundant explanations will be omitted.
  • Such a structure is obtained by forming the insulating film 60 and the semiconductor material 70 inside the outer trench 32 and then filling the inside of the outer trench 32 with the anode electrode 40.
  • the entire outer trench 32 except for the portion where the insulating film 60 and the semiconductor material 70 are formed may be filled with the anode electrode 40.
  • FIG. 10 is a schematic cross-sectional view showing the configuration of a Schottky barrier diode 7 according to the seventh embodiment of the present invention.
  • the Schottky barrier diode 7 As shown in FIG. 10, in the Schottky barrier diode 7 according to the seventh embodiment, a part of the stack of the insulating film 60 and the anode electrode 40 rides on the semiconductor material 70 at the bottom surface 35 of the outer trench 32. This is different from the Schottky barrier diode 1 according to the first embodiment in this point. Since the other basic configurations are the same as the Schottky barrier diode 1 according to the first embodiment, the same elements are given the same reference numerals and redundant explanations will be omitted.
  • Such a structure is obtained by forming the semiconductor material 70 inside the outer trench 32 and then forming the laminate of the insulating film 60 and the anode electrode 40 inside the outer trench 32.
  • a part of the laminate of the insulating film 60 and the anode electrode 40 may be formed on the semiconductor material 70.
  • the semiconductor material 70 does not come into contact with the anode electrode 40 on the bottom surface 35 of the outer trench 32 .
  • the potential of the semiconductor material 70 in this case is not particularly limited, and a predetermined fixed potential may be applied or a floating state may be applied. In the latter case, it is not necessary to supply a predetermined potential to the semiconductor material 70, so the structure can be simplified.
  • FIG. 11 is a schematic cross-sectional view showing the configuration of a Schottky barrier diode 8 according to an eighth embodiment of the present invention.
  • the Schottky barrier diode 8 according to the eighth embodiment is different from the first embodiment in that a part of the semiconductor material 70 rides on the insulating film 60 at the bottom surface 35 of the outer peripheral trench 32. It is different from the Schottky barrier diode 1 in terms of its configuration. Since the other basic configurations are the same as the Schottky barrier diode 1 according to the first embodiment, the same elements are given the same reference numerals and redundant explanations will be omitted.
  • Such a structure is obtained by forming the insulating film 60 inside the outer trench 32 and then forming the semiconductor material 70 and the anode electrode 40 inside the outer trench 32.
  • the lower surface of the semiconductor material 70 may be in contact with the upper surface of the insulating film 60.
  • FIG. 12 is a schematic cross-sectional view showing the configuration of a Schottky barrier diode 9 according to a ninth embodiment of the present invention.
  • the boundary between the insulating film 60, the anode electrode 40, and the semiconductor material 70 is located at an inner circumferential angle from the center of the bottom surface 35 of the outer circumferential trench 32.
  • the Schottky barrier diode 1 is different from the Schottky barrier diode 1 according to the first embodiment in that it is offset toward the portion 36 side. Since the other basic configurations are the same as the Schottky barrier diode 1 according to the first embodiment, the same elements are given the same reference numerals and redundant explanations will be omitted.
  • FIG. 13 is a schematic cross-sectional view showing the configuration of a Schottky barrier diode 10 according to a tenth embodiment of the present invention.
  • the boundary position between the insulating film 60, the anode electrode 40 stack, and the semiconductor material 70 is from the center of the bottom surface 35 of the outer trench 32 to the outer corner corner.
  • the Schottky barrier diode 1 is different from the Schottky barrier diode 1 according to the first embodiment in that it is offset toward the 37 side. Since the other basic configuration is the same as the Schottky barrier diode 1 according to the first embodiment, the same elements are given the same reference numerals and redundant explanations will be omitted.
  • FIG. 14 is a schematic cross-sectional view showing the configuration of a Schottky barrier diode 11 according to the eleventh embodiment of the present invention.
  • the Schottky barrier diode 11 according to the eleventh embodiment is different from the first embodiment in that the upper part of the outer peripheral wall 34 of the outer peripheral trench 32 is exposed without being covered with the semiconductor material 70. It is different from the Schottky barrier diode 1 according to . Since the other basic configurations are the same as the Schottky barrier diode 1 according to the first embodiment, the same elements are given the same reference numerals and redundant explanations will be omitted.
  • the entire outer circumferential wall 34 of the outer circumferential trench 32 is covered with the semiconductor material 70, and it is sufficient that at least the outer circumferential corner portion 37 is covered with the semiconductor material 70.
  • FIG. 15 is a schematic cross-sectional view showing the configuration of a Schottky barrier diode 12 according to a twelfth embodiment of the present invention.
  • the Schottky barrier diode 12 As shown in FIG. 15, in the Schottky barrier diode 12 according to the twelfth embodiment, a part of the bottom surface 35 of the outer trench 32 is exposed without being covered with the laminate of the insulating film 60 and the anode electrode 40 or the semiconductor material 70. This is different from the Schottky barrier diode 1 according to the first embodiment. Since the other basic configuration is the same as the Schottky barrier diode 1 according to the first embodiment, the same elements are given the same reference numerals and redundant explanations will be omitted.
  • the entire bottom surface 35 of the outer trench 32 is covered with the laminate of the insulating film 60 and the anode electrode 40 or the semiconductor material 70, and a portion of the bottom surface 35 is exposed. It doesn't matter if you do.
  • FIG. 16 is a schematic cross-sectional view showing the configuration of a Schottky barrier diode 13 according to a thirteenth embodiment of the present invention.
  • the Schottky barrier diode 13 according to the thirteenth embodiment has the twelfth feature in that the outer trench 32 is filled with a field insulating film 80 so as to cover the anode electrode 40 and the semiconductor material 70. This is different from the Schottky barrier diode 12 according to the embodiment. Since the other basic configuration is the same as the Schottky barrier diode 12 according to the twelfth embodiment, the same elements are given the same reference numerals and redundant explanations will be omitted.
  • a portion of the field insulating film 80 is in contact with the bottom surface 35 of the outer trench 32 . In this way, a portion of the field insulating film 80 may be in contact with the bottom surface 35 of the outer trench 32.
  • FIG. 17 is a schematic cross-sectional view showing the configuration of a Schottky barrier diode 14 according to a fourteenth embodiment of the present invention.
  • the end position of the anode electrode 40 is offset from the center of the bottom surface 35 of the outer trench 32 toward the inner corner 36. This is different from the Schottky barrier diode 1 according to the first embodiment in that a part of the insulating film 60 is exposed without being covered with the anode electrode 40. Since the other basic configurations are the same as the Schottky barrier diode 1 according to the first embodiment, the same elements are given the same reference numerals and redundant explanations will be omitted.
  • the Schottky barrier diode 1 according to the first embodiment It becomes possible to obtain similar effects.
  • FIG. 18(a) is a schematic plan view showing the configuration of a Schottky barrier diode 15 according to a fifteenth embodiment of the present invention. Further, FIG. 18(b) is a schematic cross-sectional view taken along the line AA shown in FIG. 18(a).
  • a plurality of center trenches 38 are provided in the drift layer 30 so as to be surrounded by an outer peripheral trench 32, and the center trenches 38 are connected to an insulating film 60.
  • This is different from the Schottky barrier diode 1 according to the first embodiment in that the anode electrode 40 is embedded through the Schottky barrier diode 1. Since the other basic configurations are the same as the Schottky barrier diode 1 according to the first embodiment, the same elements are given the same reference numerals and redundant explanations will be omitted.
  • Each of the plurality of center trenches 38 is provided at a position overlapping with the anode electrode 40 in plan view.
  • a region of the drift layer 30 sandwiched between the outer trench 32 or the center trench 38 constitutes a mesa region 39 .
  • the outer trench 32 surrounds the center trench 38 and the mesa region 39 in a ring shape.
  • the outer trench 32 and the center trench 38 do not need to be completely separated, and the center trench 38 and the outer trench 32 may be connected as shown in FIG. 18(a).
  • the depths of the center trench 38 and the outer trench 32 may be the same or different.
  • the mesa region 39 is a part of the drift layer 30 defined by the center trench 38 and the outer trench 32, and becomes a depletion layer when a reverse voltage is applied between the anode electrode 40 and the cathode electrode 50. Since the channel region of the drift layer 30 is thereby pinched off, leakage current when a reverse voltage is applied is significantly suppressed.
  • a center trench 38 surrounded by an outer trench 32 may be provided in the drift layer 30.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】酸化ガリウムを用いたショットキーバリアダイオードにおいて、逆方向電圧が加わった場合にドリフト層に生じる電界を緩和する。 【解決手段】ショットキーバリアダイオード１は、酸化ガリウムからなる半導体基板２０及びドリフト層３０と、アノード電極４０及びカソード電極５０とを備える。ドリフト層３０は、平面視でアノード電極４０を囲む外周トレンチ３２を有する。外周トレンチ３２は、内周壁３３と、外周壁３４と、底面３５と、内周角部３６と、外周角部３７とを含む。内周壁３３及び内周角部３６は絶縁膜６０を介してアノード電極４０で覆われ、外周角部３７はドリフト層３０とは逆導電型の半導体材料７０で覆われている。これにより、逆方向電圧が加わった場合に、ドリフト層３０内の内周角部３６の周囲に生じる電界が緩和される。

Description

ショットキーバリアダイオード
　本発明はショットキーバリアダイオードに関し、特に、酸化ガリウムを用いたショットキーバリアダイオードに関する。
　ショットキーバリアダイオードは、金属と半導体の接合によって生じるショットキー障壁を利用した整流素子であり、ＰＮ接合を有する通常のダイオードに比べて順方向電圧が低く、且つ、スイッチング速度が速いという特徴を有している。このため、ショットキーバリアダイオードはパワーデバイス用のスイッチング素子として利用されることがある。
　ショットキーバリアダイオードをパワーデバイス用のスイッチング素子として用いる場合、十分な逆方向耐圧を確保する必要があることから、シリコン（Ｓｉ）の代わりに、よりバンドギャップの大きい炭化シリコン（ＳｉＣ）、窒化ガリウム（ＧａＮ）、酸化ガリウム（Ｇａ２Ｏ３）などが用いられることがある。中でも、酸化ガリウムは、バンドギャップが４．８～４．９ｅＶと非常に大きく、絶縁破壊電界も約８ＭＶ／ｃｍと大きいことから、酸化ガリウムを用いたショットキーバリアダイオードは、パワーデバイス用のスイッチング素子として非常に有望である。酸化ガリウムを用いたショットキーバリアダイオードの例は、特許文献１に記載されている。
　特許文献１に記載されたショットキーバリアダイオードは、酸化ガリウムからなるドリフト層に平面視でアノード電極を囲む外周トレンチを設け、外周トレンチをドリフト層とは逆導電型の半導体材料によって埋め込んだ構造を有している。このような構造により、逆方向電圧が加わると、外周トレンチ内の半導体材料とドリフト層のポテンシャル差によって外周トレンチの周囲に空乏層が広がることから、アノード電極の角部における電界集中が緩和され、絶縁破壊が生じにくくなる。
特開２０１９－１７９８１５号公報
　本発明は、酸化ガリウムを用いたショットキーバリアダイオードにおいて、逆方向電圧が加わった場合に、ドリフト層に生じる電界をより緩和することを目的とする。
　本発明によるショットキーバリアダイオードは、酸化ガリウムからなる半導体基板と、半導体基板上に設けられた酸化ガリウムからなるドリフト層と、ドリフト層とショットキー接触するアノード電極と、半導体基板とオーミック接触するカソード電極とを備え、ドリフト層は、平面視でアノード電極を囲む外周トレンチを有し、外周トレンチは、内周壁と、外周壁と、底面と、内周壁と底面を繋ぐ内周角部と、外周壁と底面を繋ぐ外周角部とを含み、外周トレンチの内周壁及び内周角部は、絶縁膜を介してアノード電極で覆われ、外周トレンチの外周角部は、ドリフト層とは逆導電型の半導体材料で覆われている。
　本発明によれば、逆方向電圧が加わった場合に、ドリフト層内の外周トレンチの内周角部の周囲に生じる電界を緩和することが可能となる。
　本発明において、半導体材料がフローティング状態であっても構わない。これによれば、半導体材料に所定の電位を供給する必要がなくなる。
　本発明において、ドリフト層は、外周トレンチに囲まれ、アノード電極が埋め込まれた複数の中心トレンチをさらに有していても構わない。これによれば、逆方向電圧が印加されると中心トレンチ間に位置するメサ領域が空乏層となり、ドリフト層のチャネル領域がピンチオフされることから、逆方向電圧が印加された場合のリーク電流を大幅に抑制することができる。
　このように、本発明によれば、酸化ガリウムを用いたショットキーバリアダイオードにおいて、逆方向電圧が加わった場合に、ドリフト層に生じる電界をより緩和することが可能となる。
図１（ａ）は、本発明の第１の実施形態によるショットキーバリアダイオード１の構成を示す模式的な平面図である。また、図１（ｂ）は、図１（ａ）に示すＡ－Ａ線に沿った略断面図である。 図２は、内周角部３６及び外周角部３７の定義を説明するための模式図である。 図３は、１２００Ｖの逆方向電圧を印加した場合にドリフト層３０に加わる電界強度と平面位置の関係を示すグラフである。 図４は、比較例によるショットキーバリアダイオードの構成を示す略断面図である。 図５は、本発明の第２の実施形態によるショットキーバリアダイオード２の構成を示す略断面図である。 図６は、本発明の第３の実施形態によるショットキーバリアダイオード３の構成を示す略断面図である。 図７は、本発明の第４の実施形態によるショットキーバリアダイオード４の構成を示す略断面図である。 図８は、本発明の第５の実施形態によるショットキーバリアダイオード５の構成を示す略断面図である。 図９は、本発明の第６の実施形態によるショットキーバリアダイオード６の構成を示す略断面図である。 図１０は、本発明の第７の実施形態によるショットキーバリアダイオード７の構成を示す略断面図である。 図１１は、本発明の第８の実施形態によるショットキーバリアダイオード８の構成を示す略断面図である。 図１２は、本発明の第９の実施形態によるショットキーバリアダイオード９の構成を示す略断面図である。 図１３は、本発明の第１０の実施形態によるショットキーバリアダイオード１０の構成を示す略断面図である。 図１４は、本発明の第１１の実施形態によるショットキーバリアダイオード１１の構成を示す略断面図である。 図１５は、本発明の第１２の実施形態によるショットキーバリアダイオード１２の構成を示す略断面図である。 図１６は、本発明の第１３の実施形態によるショットキーバリアダイオード１３の構成を示す略断面図である。 図１７は、本発明の第１４の実施形態によるショットキーバリアダイオード１４の構成を示す略断面図である。 図１８（ａ）は、本発明の第１５の実施形態によるショットキーバリアダイオード１５の構成を示す模式的な平面図である。また、図１８（ｂ）は、図１８（ａ）に示すＡ－Ａ線に沿った略断面図である。
　以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。
＜第１の実施形態＞
　図１（ａ）は、本発明の第１の実施形態によるショットキーバリアダイオード１の構成を示す模式的な平面図である。また、図１（ｂ）は、図１（ａ）に示すＡ－Ａ線に沿った略断面図である。
　図１に示すように、第１の実施形態によるショットキーバリアダイオード１は、いずれも酸化ガリウム（β－Ｇａ２Ｏ３）からなる半導体基板２０及びドリフト層３０を備える。半導体基板２０及びドリフト層３０には、ｎ型ドーパントとしてシリコン（Ｓｉ）又はスズ（Ｓｎ）が導入されている。ドーパントの濃度は、ドリフト層３０よりも半導体基板２０の方が高く、これにより半導体基板２０はｎ＋層、ドリフト層３０はｎ－層として機能する。半導体基板２０のドーパント濃度は、例えば１×１０１８ｃｍ－３程度、ドリフト層３０のドーパント濃度は、例えば１×１０１６ｃｍ－３程度であっても構わない。
　半導体基板２０は、融液成長法などを用いて形成されたバルク結晶を切断加工したものであり、その厚みは２５０μｍ程度である。半導体基板２０の平面サイズについては特に限定されないが、一般的に素子に流す電流量に応じて選択することになり、順方向の最大電流量が２０Ａ程度であれば、平面視で２．４ｍｍ×２．４ｍｍ程度とすればよい。
　半導体基板２０は、実装時において上面側に位置する上面２１と、上面２１の反対側であって、実装時において下面側に位置する裏面２２を有する。上面２１の全面にはドリフト層３０が形成されている。ドリフト層３０は、半導体基板２０の上面２１に反応性スパッタリング、ＰＬＤ法、ＭＢＥ法、ＭＯＣＶＤ法、ＨＶＰＥ法などを用いて酸化ガリウムをエピタキシャル成長させた薄膜である。ドリフト層３０の膜厚については特に限定されないが、一般的に素子の逆方向耐電圧に応じて選択することになり、１２００Ｖ程度の耐圧を確保するためには、例えば１０μｍ程度とすればよい。
　ドリフト層３０の上面３１には、ドリフト層３０とショットキー接触するアノード電極４０が形成されている。アノード電極４０は、例えば白金（Ｐｔ）、パラジウム（Ｐｄ）、金（Ａｕ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、銅（Ｃｕ）等の金属からなる。アノード電極４０は、異なる金属膜を積層した多層構造、例えば、Ｐｔ／Ａｕ、Ｐｔ／Ａｌ、Ｐｄ／Ａｕ、Ｐｄ／Ａｌ、Ｐｔ／Ｔｉ／ＡｕまたはＰｄ／Ｔｉ／Ａｕであっても構わない。一方、半導体基板２０の裏面２２には、半導体基板２０とオーミック接触するカソード電極５０が設けられる。カソード電極５０は、例えばチタン（Ｔｉ）等の金属からなる。カソード電極５０は、異なる金属膜を積層した多層構造、例えば、Ｔｉ／ＡｕまたはＴｉ／Ａｌであっても構わない。
　本実施形態においては、ドリフト層３０の上面３１側にリング状の外周トレンチ３２が設けられている。外周トレンチ３２は、ドリフト層３０を上面３１側からエッチングすることによって形成することができる。アノード電極４０は、外周トレンチ３２に囲まれる領域に設けられている。外周トレンチ３２の幅は例えば１０μｍ程度、外周トレンチ３２の深さは例えば２μｍ程度である。
　図１に示すように、外周トレンチ３２は、内周壁３３と、外周壁３４と、底面３５と、内周壁３３と底面３５を繋ぐ内周角部３６と、外周壁３４と底面３５を繋ぐ外周角部３７とを含んでいる。内周壁３３及び外周壁３４は、積層方向とほぼ平行、つまりドリフト層３０の上面３１に対してほぼ垂直な外周トレンチ３２の内壁面である。底面３５は、ドリフト層３０の上面３１とほぼ平行な外周トレンチ３２の内壁面である。内周角部３６は、内周壁３３と底面３５を繋ぐ部分であり、外周角部３７は、外周壁３４と底面３５を繋ぐ部分である。内周角部３６及び外周角部３７はほぼ直角であっても構わないし、湾曲していても構わない。内周角部３６及び外周角部３７が湾曲している場合、図２に示すように、内周壁３３と底面３５の間に位置する湾曲面が内周角部３６に相当し、外周壁３４と底面３５の間に位置する湾曲面が外周角部３７に相当する。
　そして、本実施形態によるショットキーバリアダイオード１においては、外周トレンチ３２の内周壁３３、内周角部３６及び底面３５の一部が絶縁膜６０を介してアノード電極４０で覆われている。外周トレンチ３２内においては、アノード電極４０とドリフト層３０の間に絶縁膜６０が介在しているため、アノード電極４０はドリフト層３０と直接接しない。絶縁膜６０の材料としては、ＨｆＯ２やＡｌ２Ｏ３など誘電率の高い絶縁材料を用いることが望ましい。また、絶縁膜６０の厚さは、例えば５０ｎｍ程度とすることができる。これらによれば、耐圧効果が高められる。
　一方、外周トレンチ３２の外周壁３４、外周角部３７及び底面３５の残りの部分は、ドリフト層３０とは逆導電型である半導体材料７０と接するように覆われている。本実施形態においては、ドリフト層３０の導電型がｎ型であることから、外周トレンチ３２内に位置する半導体材料７０の導電型はｐ型である。図１に示す例では、外周トレンチ３２の底面３５におけるアノード電極４０の端面位置と半導体材料７０の端面位置が一致しており、したがって両者は接触している。半導体材料７０の膜厚は、例えば２００ｎｍである。
　半導体材料７０を構成するｐ型の半導体材料としては、Ｓｉ，ＧａＡｓ，ＳｉＣ，Ｇｅ，ＺｎＳｅ，ＣｄＳ，ＩｎＰ，ＳｉＧｅなどの他、ＮｉＯ，Ｃｕ２Ｏ、Ａｇ２Ｏなどのｐ型酸化物半導体を挙げることができる。ｐ型酸化物半導体は酸化の問題がないという利点があり、中でも、ＮｉＯはｐ型導電性だけを示す特殊な材料であり、品質の安定化の観点から最も好ましい材料である。また、ＮｉＯはバンドギャップが３．７ｅＶと大きいことから、酸化ガリウムの高耐圧を生かす材料として望ましい。さらに、アクセプタ濃度を制御するため、ＮｉＯ（９９．９％）に対して０．２～１．０ｍｏｌ％程度のＬｉやＬａをドーパントとして添加しても構わない。アクセプタ濃度は５×１０１７ｃｍ－３以上であることが好ましく、製造安定性の面からは５×１０１８ｃｍ－３以上、例えば１×１０１９ｃｍ－３程度であることがより好ましい。これは、アクセプタ濃度が低いと半導体材料７０が空乏化してしまい、所望の機能が得られない恐れがあるからである。このため、アクセプタ濃度は高いほど好ましい。しかしながら、アクセプタ濃度が１×１０２２ｃｍ－３を超えると膜の特性が劣化する恐れがあるため、５×１０２１ｃｍ－３程度以下であることが好ましい。
　ここで、半導体材料７０を構成するｐ型酸化物が完全なアモルファス状態であると、デバイス製造中の加熱工程において意図せず結晶化してしまい、特性が不安定となるおそれがある。この点を考慮すれば、外周トレンチ３２内にｐ型酸化物を形成した時点で、例えば体積比で５０％程度結晶化させておくことにより、デバイス製造中の加熱工程における結晶化の影響を低減することができる。
　図３は、１２００Ｖの逆方向電圧を印加した場合にドリフト層３０に加わる電界強度と平面位置の関係を示すグラフであり、実線は本実施形態によるショットキーバリアダイオード１の特性を示し、破線は図４に示す比較例によるショットキーバリアダイオードの特性を示している。図４に示す比較例によるショットキーバリアダイオードは、外周トレンチ３２の全内壁がドリフト層３０とは逆導電型である半導体材料７０で覆われている点において、本実施形態によるショットキーバリアダイオード１と相違している。
　図３に示すように、外周壁３４が設けられた平面位置においては、本実施形態によるショットキーバリアダイオード１と比較例によるショットキーバリアダイオードの電界強度に差はないが、内周壁３３が設けられた平面位置においては、本実施形態によるショットキーバリアダイオード１の方が比較例によるショットキーバリアダイオードよりも電界強度が大幅に低減されていることが分かる。尚、内周壁３３と外周壁３４の間において部分的に電界強度が高くなっているのは、底面３５におけるアノード電極４０と半導体材料７０の境界位置に相当する。
　このように、本実施形態によるショットキーバリアダイオード１によれば、逆方向電圧が印加された場合にドリフト層３０の内周壁３３近傍に加わる電界強度を緩和することが可能となる。
＜第２の実施形態＞
　図５は、本発明の第２の実施形態によるショットキーバリアダイオード２の構成を示す略断面図である。
　図５に示すように、第２の実施形態によるショットキーバリアダイオード２は、アノード電極４０及び半導体材料７０を覆うよう、外周トレンチ３２がフィールド絶縁膜８０で埋め込まれている点において、第１の実施形態によるショットキーバリアダイオード１と相違している。その他の基本的な構成は第１の実施形態によるショットキーバリアダイオード１と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
　フィールド絶縁膜８０の材料としては、エポキシ樹脂、ポリメチルメタクリレート等のアクリル樹脂、ポリウレタン、ポリイミド、ポリビニルアルコール、フッ素樹脂、ポリオレフィン等の各種樹脂を用いても構わないし、酸化珪素、酸化アルミニウム、窒化珪素等、無機酸化物や無機窒化物を用いても構わない。フィールド絶縁膜８０の材料として樹脂を用いる場合、樹脂溶液を塗布後、乾燥させて樹脂膜とする方法、樹脂モノマーを塗布あるいは蒸着したのち重合する方法、成膜後に架橋処理する方法などを用いて形成することができる。また、フィールド絶縁膜８０の材料として無機物を用いる場合、スパッタリング法や蒸着法等の真空プロセス、或いは、ゾルゲル法等の溶液プロセスなどを用いて形成することができる。
　本実施形態が例示するように、外周トレンチ３２の内部はフィールド絶縁膜８０で埋め込まれていても構わない。
＜第３の実施形態＞
　図６は、本発明の第３の実施形態によるショットキーバリアダイオード３の構成を示す略断面図である。
　図６に示すように、第３の実施形態によるショットキーバリアダイオード３は、外周トレンチ３２の底面３５において、半導体材料７０の一部がアノード電極４０上に乗り上げている点において、第１の実施形態によるショットキーバリアダイオード１と相違している。その他の基本的な構成は第１の実施形態によるショットキーバリアダイオード１と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
　このような構造は、絶縁膜６０とアノード電極４０の積層体を外周トレンチ３２の内部に形成した後、半導体材料７０を外周トレンチ３２の内部に形成することによって得られる。
　本実施形態が例示するように、半導体材料７０の一部がアノード電極４０上に形成されていても構わない。
＜第４の実施形態＞
　図７は、本発明の第４の実施形態によるショットキーバリアダイオード４の構成を示す略断面図である。
　図７に示すように、第４の実施形態によるショットキーバリアダイオード４は、外周トレンチ３２に空洞部分がなく、絶縁膜６０とアノード電極４０の積層体が形成された部分を除く外周トレンチ３２の全体が半導体材料７０によって埋め込まれる点において、第１の実施形態によるショットキーバリアダイオード１と相違している。その他の基本的な構成は第１の実施形態によるショットキーバリアダイオード１と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
　このような構造は、絶縁膜６０とアノード電極４０の積層体を外周トレンチ３２の内部に形成した後、外周トレンチ３２の内部を半導体材料７０で埋め込むことによって得られる。
　本実施形態が例示するように、絶縁膜６０とアノード電極４０の積層体が形成された部分を除く外周トレンチ３２の全体を半導体材料７０で埋め込んでも構わない。
＜第５の実施形態＞
　図８は、本発明の第５の実施形態によるショットキーバリアダイオード５の構成を示す略断面図である。
　図８に示すように、第５の実施形態によるショットキーバリアダイオード５は、外周トレンチ３２の底面３５において、アノード電極４０の一部が半導体材料７０上に乗り上げている点において、第１の実施形態によるショットキーバリアダイオード１と相違している。その他の基本的な構成は第１の実施形態によるショットキーバリアダイオード１と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
　このような構造は、半導体材料７０を外周トレンチ３２の内部に形成した後、アノード電極４０を外周トレンチ３２の内部に形成することによって得られる。
　本実施形態が例示するように、アノード電極４０の一部が半導体材料７０上に形成されていても構わない。
＜第６の実施形態＞
　図９は、本発明の第６の実施形態によるショットキーバリアダイオード６の構成を示す略断面図である。
　図９に示すように、第６の実施形態によるショットキーバリアダイオード６は、外周トレンチ３２に空洞部分がなく、絶縁膜６０及び半導体材料７０が形成された部分を除く外周トレンチ３２の全体がアノード電極４０によって埋め込まれる点において、第１の実施形態によるショットキーバリアダイオード１と相違している。その他の基本的な構成は第１の実施形態によるショットキーバリアダイオード１と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
　このような構造は、絶縁膜６０及び半導体材料７０を外周トレンチ３２の内部に形成した後、外周トレンチ３２の内部をアノード電極４０で埋め込むことによって得られる。
　本実施形態が例示するように、絶縁膜６０及び半導体材料７０が形成された部分を除く外周トレンチ３２の全体をアノード電極４０で埋め込んでも構わない。
＜第７の実施形態＞
　図１０は、本発明の第７の実施形態によるショットキーバリアダイオード７の構成を示す略断面図である。
　図１０に示すように、第７の実施形態によるショットキーバリアダイオード７は、外周トレンチ３２の底面３５において、絶縁膜６０とアノード電極４０の積層体の一部が半導体材料７０上に乗り上げている点において、第１の実施形態によるショットキーバリアダイオード１と相違している。その他の基本的な構成は第１の実施形態によるショットキーバリアダイオード１と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
　このような構造は、半導体材料７０を外周トレンチ３２の内部に形成した後、絶縁膜６０とアノード電極４０の積層体を外周トレンチ３２の内部に形成することによって得られる。
　本実施形態が例示するように、絶縁膜６０とアノード電極４０の積層体の一部が半導体材料７０上に形成されていても構わない。このような構造の場合、半導体材料７０は外周トレンチ３２の底面３５上においてアノード電極４０と接しない。この場合における半導体材料７０の電位については特に限定されず、所定の固定電位を印加しても構わないし、フローティング状態であっても構わない。後者の場合、半導体材料７０を所定の電位を供給する必要がないことから、構造を簡素化することができる。
＜第８の実施形態＞
　図１１は、本発明の第８の実施形態によるショットキーバリアダイオード８の構成を示す略断面図である。
　図１１に示すように、第８の実施形態によるショットキーバリアダイオード８は、外周トレンチ３２の底面３５において、半導体材料７０の一部が絶縁膜６０上に乗り上げている点において、第１の実施形態によるショットキーバリアダイオード１と相違している。その他の基本的な構成は第１の実施形態によるショットキーバリアダイオード１と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
　このような構造は、絶縁膜６０を外周トレンチ３２の内部に形成した後、半導体材料７０及びアノード電極４０を外周トレンチ３２の内部に形成することによって得られる。
　本実施形態が例示するように、半導体材料７０の下面が絶縁膜６０の上面と接していても構わない。
＜第９の実施形態＞
　図１２は、本発明の第９の実施形態によるショットキーバリアダイオード９の構成を示す略断面図である。
　図１２に示すように、第９の実施形態によるショットキーバリアダイオード９は、絶縁膜６０とアノード電極４０の積層体と半導体材料７０の境界位置が外周トレンチ３２の底面３５の中央から内周角部３６側にオフセットしている点において、第１の実施形態によるショットキーバリアダイオード１と相違している。その他の基本的な構成は第１の実施形態によるショットキーバリアダイオード１と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
　この場合であっても、外周トレンチ３２の内周角部３６が絶縁膜６０とアノード電極４０の積層体で覆われていれば、第１の実施形態によるショットキーバリアダイオード１と同様の効果を得ることが可能となる。
＜第１０の実施形態＞
　図１３は、本発明の第１０の実施形態によるショットキーバリアダイオード１０の構成を示す略断面図である。
　図１３に示すように、第１０の実施形態によるショットキーバリアダイオード１０は、絶縁膜６０とアノード電極４０の積層体と半導体材料７０の境界位置が外周トレンチ３２の底面３５の中央から外周角部３７側にオフセットしている点において、第１の実施形態によるショットキーバリアダイオード１と相違している。その他の基本的な構成は第１の実施形態によるショットキーバリアダイオード１と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
　この場合であっても、外周トレンチ３２の外周角部３７が半導体材料７０で覆われていれば、第１の実施形態によるショットキーバリアダイオード１と同様の効果を得ることが可能となる。
＜第１１の実施形態＞
　図１４は、本発明の第１１の実施形態によるショットキーバリアダイオード１１の構成を示す略断面図である。
　図１４に示すように、第１１の実施形態によるショットキーバリアダイオード１１は、外周トレンチ３２の外周壁３４の上部が半導体材料７０で覆われることなく露出している点において、第１の実施形態によるショットキーバリアダイオード１と相違している。その他の基本的な構成は第１の実施形態によるショットキーバリアダイオード１と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
　本実施形態が例示するように、外周トレンチ３２の外周壁３４の全体が半導体材料７０で覆われている点は必須でなく、少なくとも外周角部３７が半導体材料７０で覆われていれば足りる。
＜第１２の実施形態＞
　図１５は、本発明の第１２の実施形態によるショットキーバリアダイオード１２の構成を示す略断面図である。
　図１５に示すように、第１２の実施形態によるショットキーバリアダイオード１２は、外周トレンチ３２の底面３５の一部が絶縁膜６０とアノード電極４０の積層体や半導体材料７０で覆われることなく露出している点において、第１の実施形態によるショットキーバリアダイオード１と相違している。その他の基本的な構成は第１の実施形態によるショットキーバリアダイオード１と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
　本実施形態が例示するように、外周トレンチ３２の底面３５の全体が絶縁膜６０とアノード電極４０の積層体または半導体材料７０で覆われている点は必須でなく、底面３５の一部が露出していても構わない。
＜第１３の実施形態＞
　図１６は、本発明の第１３の実施形態によるショットキーバリアダイオード１３の構成を示す略断面図である。
　図１６に示すように、第１３の実施形態によるショットキーバリアダイオード１３は、アノード電極４０及び半導体材料７０を覆うよう、外周トレンチ３２がフィールド絶縁膜８０で埋め込まれている点において、第１２の実施形態によるショットキーバリアダイオード１２と相違している。その他の基本的な構成は第１２の実施形態によるショットキーバリアダイオード１２と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
　本実施形態においては、外周トレンチ３２の底面３５の一部が露出していることから、フィールド絶縁膜８０の一部が外周トレンチ３２の底面３５と接している。このように、フィールド絶縁膜８０の一部が外周トレンチ３２の底面３５と接しても構わない。
＜第１４の実施形態＞
　図１７は、本発明の第１４の実施形態によるショットキーバリアダイオード１４の構成を示す略断面図である。
　図１７に示すように、第１４の実施形態によるショットキーバリアダイオード１４は、アノード電極４０の端部位置が外周トレンチ３２の底面３５の中央から内周角部３６側にオフセットしており、これにより絶縁膜６０の一部がアノード電極４０で覆われることなく露出している点において、第１の実施形態によるショットキーバリアダイオード１と相違している。その他の基本的な構成は第１の実施形態によるショットキーバリアダイオード１と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
　この場合であっても、外周トレンチ３２の内周壁３３及び内周角部３６が絶縁膜６０とアノード電極４０の積層体で覆われていれば、第１の実施形態によるショットキーバリアダイオード１と同様の効果を得ることが可能となる。
＜第１５の実施形態＞
　図１８（ａ）は、本発明の第１５の実施形態によるショットキーバリアダイオード１５の構成を示す模式的な平面図である。また、図１８（ｂ）は、図１８（ａ）に示すＡ－Ａ線に沿った略断面図である。
　図１８に示すように、第１５の実施形態によるショットキーバリアダイオード１５は、外周トレンチ３２に囲まれるよう、ドリフト層３０に複数の中心トレンチ３８が設けられており、中心トレンチ３８が絶縁膜６０を介してアノード電極４０で埋め込まれている点において、第１の実施形態によるショットキーバリアダイオード１と相違している。その他の基本的な構成は第１の実施形態によるショットキーバリアダイオード１と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
　複数の中心トレンチ３８は、いずれも平面視でアノード電極４０と重なる位置に設けられている。ドリフト層３０のうち、外周トレンチ３２又は中心トレンチ３８によって挟まれた領域はメサ領域３９を構成する。外周トレンチ３２は、中心トレンチ３８及びメサ領域３９をリング状に囲んでいる。外周トレンチ３２と中心トレンチ３８が完全に分離されている必要はなく、図１８（ａ）に示すように、中心トレンチ３８と外周トレンチ３２が繋がっていても構わない。中心トレンチ３８と外周トレンチ３２の深さは同じであっても構わないし、異なっていても構わない。メサ領域３９は、中心トレンチ３８及び外周トレンチ３２によって区画されるドリフト層３０の一部であり、アノード電極４０とカソード電極５０との間に逆方向電圧が印加されると空乏層となる。これにより、ドリフト層３０のチャネル領域がピンチオフされることから、逆方向電圧が印加された場合のリーク電流が大幅に抑制される。
　本実施形態が例示するように、外周トレンチ３２に囲まれた中心トレンチ３８がドリフト層３０に設けられていても構わない。
　以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
１～１５　　ショットキーバリアダイオード
２０　　半導体基板
２１　　半導体基板の上面
２２　　半導体基板の裏面
３０　　ドリフト層
３１　　ドリフト層の上面
３２　　外周トレンチ
３３　　内周壁
３４　　外周壁
３５　　底面
３６　　内周角部
３７　　外周角部
３８　　中心トレンチ
３９　　メサ領域
４０　　アノード電極
５０　　カソード電極
６０　　絶縁膜
７０　　半導体材料
８０　　フィールド絶縁膜

Claims (3)

  1. 　酸化ガリウムからなる半導体基板と、
    　前記半導体基板上に設けられた酸化ガリウムからなるドリフト層と、
    　前記ドリフト層とショットキー接触するアノード電極と、
    　前記半導体基板とオーミック接触するカソード電極と、を備え、
    　前記ドリフト層は、平面視で前記アノード電極を囲む外周トレンチを有し、
    　前記外周トレンチは、内周壁と、外周壁と、底面と、前記内周壁と前記底面を繋ぐ内周角部と、前記外周壁と前記底面を繋ぐ外周角部とを含み、
    　前記外周トレンチの前記内周壁及び前記内周角部は、絶縁膜を介して前記アノード電極で覆われ、
    　前記外周トレンチの前記外周角部は、前記ドリフト層とは逆導電型の半導体材料で覆われている、ショットキーバリアダイオード。
  2. 　前記半導体材料がフローティング状態である、請求項１に記載のショットキーバリアダイオード。
  3. 　前記ドリフト層は、前記外周トレンチに囲まれ、前記アノード電極が埋め込まれた複数の中心トレンチをさらに有する、請求項１又は２に記載のショットキーバリアダイオード。
PCT/JP2023/018393 2022-08-31 2023-05-17 ショットキーバリアダイオード WO2024047965A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-137729 2022-08-31
JP2022137729A JP2024033852A (ja) 2022-08-31 2022-08-31 ショットキーバリアダイオード

Publications (1)

Publication Number Publication Date
WO2024047965A1 true WO2024047965A1 (ja) 2024-03-07

Family

ID=90099320

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/018393 WO2024047965A1 (ja) 2022-08-31 2023-05-17 ショットキーバリアダイオード

Country Status (2)

Country Link
JP (1) JP2024033852A (ja)
WO (1) WO2024047965A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015060441A1 (ja) * 2013-10-24 2015-04-30 ローム株式会社 半導体装置および半導体パッケージ
JP2021097169A (ja) * 2019-12-18 2021-06-24 Tdk株式会社 ショットキーバリアダイオード
CN114171608A (zh) * 2021-12-08 2022-03-11 中山大学 一种肖特基接触的沟槽型功率二极管及其制备方法
JP2022069742A (ja) * 2020-10-26 2022-05-12 株式会社ノベルクリスタルテクノロジー 酸化ガリウムダイオード

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015060441A1 (ja) * 2013-10-24 2015-04-30 ローム株式会社 半導体装置および半導体パッケージ
JP2021097169A (ja) * 2019-12-18 2021-06-24 Tdk株式会社 ショットキーバリアダイオード
JP2022069742A (ja) * 2020-10-26 2022-05-12 株式会社ノベルクリスタルテクノロジー 酸化ガリウムダイオード
CN114171608A (zh) * 2021-12-08 2022-03-11 中山大学 一种肖特基接触的沟槽型功率二极管及其制备方法

Also Published As

Publication number Publication date
JP2024033852A (ja) 2024-03-13

Similar Documents

Publication Publication Date Title
TWI798402B (zh) 肖特基能障二極體
US11626522B2 (en) Schottky barrier diode
US11621357B2 (en) Schottky barrier diode
CN110832644B (zh) 肖特基势垒二极管
US11557681B2 (en) Schottky barrier diode
WO2021124649A1 (ja) ショットキーバリアダイオード
JP7371484B2 (ja) ショットキーバリアダイオード
WO2024047965A1 (ja) ショットキーバリアダイオード
TW202412325A (zh) 肖特基能障二極體
WO2023095395A1 (ja) ショットキーバリアダイオード
WO2023095396A1 (ja) ジャンクションバリアショットキーダイオード
WO2022181203A1 (ja) ショットキーバリアダイオード
WO2022181202A1 (ja) ショットキーバリアダイオード
WO2023181588A1 (ja) ジャンクションバリアショットキーダイオード
WO2023181587A1 (ja) ジャンクションバリアショットキーダイオード

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23859735

Country of ref document: EP

Kind code of ref document: A1