WO2022181203A1 - ショットキーバリアダイオード - Google Patents

ショットキーバリアダイオード Download PDF

Info

Publication number
WO2022181203A1
WO2022181203A1 PCT/JP2022/003329 JP2022003329W WO2022181203A1 WO 2022181203 A1 WO2022181203 A1 WO 2022181203A1 JP 2022003329 W JP2022003329 W JP 2022003329W WO 2022181203 A1 WO2022181203 A1 WO 2022181203A1
Authority
WO
WIPO (PCT)
Prior art keywords
trench
schottky barrier
barrier diode
outer peripheral
anode electrode
Prior art date
Application number
PCT/JP2022/003329
Other languages
English (en)
French (fr)
Inventor
潤 有馬
実 藤田
克己 川崎
潤 平林
Original Assignee
Tdk株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tdk株式会社 filed Critical Tdk株式会社
Priority to US18/260,520 priority Critical patent/US20240055536A1/en
Priority to EP22759244.1A priority patent/EP4300586A1/en
Priority to CN202280016981.1A priority patent/CN116888743A/zh
Publication of WO2022181203A1 publication Critical patent/WO2022181203A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]

Definitions

  • the present invention relates to Schottky barrier diodes, and more particularly to Schottky barrier diodes using gallium oxide.
  • a Schottky barrier diode is a rectifying element that utilizes a Schottky barrier formed by a junction between a metal and a semiconductor, and is characterized by a lower forward voltage and a faster switching speed than ordinary diodes having a PN junction. is doing. Therefore, Schottky barrier diodes are sometimes used as switching elements for power devices.
  • gallium oxide has a very large bandgap of 4.8 to 4.9 eV and a large breakdown electric field of about 8 MV/cm. It is very promising as a device.
  • An example of a Schottky barrier diode using gallium oxide is described in Patent Document 1.
  • the Schottky barrier diode described in Patent Document 1 has a structure in which a plurality of trenches are provided in a gallium oxide layer and part of the anode electrode is embedded in the trenches via an insulating film.
  • a plurality of trenches are provided in the gallium oxide layer, the mesa regions located between the trenches become depletion layers when a reverse voltage is applied, so that the channel region of the drift layer is pinched off.
  • leak current when a reverse voltage is applied can be greatly suppressed.
  • an object of the present invention is to prevent dielectric breakdown in a Schottky barrier diode using gallium oxide by alleviating the electric field generated when a reverse voltage is applied.
  • a Schottky barrier diode comprises a semiconductor substrate made of gallium oxide, a drift layer made of gallium oxide provided on the semiconductor substrate, an anode electrode in Schottky contact with the drift layer, and a cathode in ohmic contact with the semiconductor substrate.
  • an electrode and an insulating film covering the inner wall of a trench provided in the drift layer, the trench including a ring-shaped peripheral trench and a central trench formed in a region surrounded by the peripheral trench; A part of the electrode is embedded in the outer trench and the central trench through the insulating film, and the thickness of the insulating film in the depth direction of the outer trench increases toward the outside, thereby forming the anode embedded in the outer trench.
  • the outer peripheral wall of the electrode is characterized by having a curved shape that becomes closer to being vertical toward the outside.
  • the outer peripheral wall of the anode electrode embedded in the outer peripheral trench has a curved shape that becomes nearly vertical toward the outside, when a reverse voltage is applied, the outer peripheral bottom of the outer peripheral trench The electric field generated in the
  • the inner peripheral wall of the anode electrode embedded in the outer trench may be closer to the vertical than the outer peripheral wall. According to this, it is possible to reliably pinch off the mesa region between the central trench and the peripheral trench.
  • the width of the outer trench may be wider than the width of the central trench. According to this, the electric field generated at the outer peripheral bottom portion of the outer peripheral trench can be further alleviated.
  • the peripheral trench may be deeper than the central trench. According to this, the electric field generated at the outer peripheral bottom portion of the outer peripheral trench can be further alleviated.
  • the upper surface of the drift layer located outside the outer peripheral trench may be covered with an insulating film. According to this, the upper surface of the drift layer is protected by the insulating film.
  • At least a portion of the insulating film covering the inner wall of the outer trench may have a multilayer structure. According to this, it becomes easy to adjust the film thickness and characteristics of the insulating film.
  • FIG. 1 is a schematic plan view showing the configuration of a Schottky barrier diode 11 according to a first embodiment of the invention.
  • FIG. 2 is a schematic cross-sectional view along line AA shown in FIG.
  • FIG. 3 is a schematic cross-sectional view showing the configuration of a Schottky barrier diode 10 according to a comparative example.
  • FIG. 4 is a schematic cross-sectional view showing the configuration of a Schottky barrier diode 12 according to a second embodiment of the invention.
  • FIG. 5 is a schematic cross-sectional view showing the configuration of a Schottky barrier diode 13 according to a third embodiment of the invention.
  • FIG. 1 is a schematic plan view showing the configuration of a Schottky barrier diode 11 according to a first embodiment of the invention.
  • FIG. 2 is a schematic cross-sectional view along line AA shown in FIG.
  • FIG. 3 is a schematic cross-sectional view showing the configuration of a Schottky barrier
  • FIG. 6 is a schematic cross-sectional view showing the configuration of a Schottky barrier diode 14 according to a fourth embodiment of the invention.
  • FIG. 7 is a schematic cross-sectional view showing the configuration of a Schottky barrier diode 14a according to a modification of the fourth embodiment.
  • FIG. 8 is a schematic cross-sectional view showing the configuration of a Schottky barrier diode 15 according to a fifth embodiment of the invention.
  • FIG. 9 is a schematic cross-sectional view showing the configuration of a Schottky barrier diode 16 according to a sixth embodiment of the invention.
  • FIG. 10 is a schematic cross-sectional view showing the configuration of a Schottky barrier diode 17 according to the seventh embodiment of the invention.
  • FIG. 10 is a schematic cross-sectional view showing the configuration of a Schottky barrier diode 17 according to the seventh embodiment of the invention.
  • FIG. 11 is a schematic cross-sectional view showing the configuration of a Schottky barrier diode 18 according to an eighth embodiment of the invention.
  • FIG. 12 is a schematic cross-sectional view showing the configuration of a Schottky barrier diode 18a according to a modification of the eighth embodiment.
  • FIG. 13 is a schematic cross-sectional view showing the configuration of a Schottky barrier diode 19 according to the ninth embodiment of the invention.
  • FIG. 14 is a schematic diagram for explaining parameters of Example 1.
  • FIG. 15 is a graph showing simulation results of Example 1.
  • FIG. 16 is a graph showing simulation results of Example 2.
  • FIG. 17 is a table showing simulation results of Example 3.
  • FIG. 15 is a graph showing simulation results of Example 1.
  • FIG. 16 is a graph showing simulation results of Example 2.
  • FIG. 17 is a table showing simulation results of Example 3.
  • FIG. 1 is a schematic plan view showing the configuration of a Schottky barrier diode 11 according to a first embodiment of the invention.
  • 2 is a schematic cross-sectional view along line AA shown in FIG.
  • the Schottky barrier diode 11 includes a semiconductor substrate 20 and a drift layer 30 both made of gallium oxide ( ⁇ -Ga 2 O 3 ). Silicon (Si) or tin (Sn) is introduced into the semiconductor substrate 20 and the drift layer 30 as an n-type dopant. The dopant concentration is higher in the semiconductor substrate 20 than in the drift layer 30, so that the semiconductor substrate 20 functions as an n + layer and the drift layer 30 functions as an n ⁇ layer.
  • the semiconductor substrate 20 is obtained by cutting a bulk crystal formed using a melt growth method or the like, and its thickness is about 250 ⁇ m.
  • the planar size of the semiconductor substrate 20 is not particularly limited, but is generally selected according to the amount of current flowing through the element. It may be about 2.4 mm.
  • the semiconductor substrate 20 has an upper surface 21 positioned on the upper surface side during mounting, and a back surface 22 positioned on the lower surface side during mounting on the opposite side of the upper surface 21 .
  • a drift layer 30 is formed on the entire upper surface 21 .
  • the drift layer 30 is a thin film obtained by epitaxially growing gallium oxide on the upper surface 21 of the semiconductor substrate 20 using reactive sputtering, PLD, MBE, MOCVD, HVPE, or the like. Although the thickness of the drift layer 30 is not particularly limited, it is generally selected according to the reverse withstand voltage of the device.
  • An anode electrode 40 is formed on the upper surface 31 of the drift layer 30 to make Schottky contact with the drift layer 30 .
  • the anode electrode 40 is made of metal such as platinum (Pt), palladium (Pd), gold (Au), nickel (Ni), molybdenum (Mo), and copper (Cu).
  • the anode electrode 40 may be a multilayer structure in which different metal films are laminated, such as Pt/Au, Pt/Al, Pd/Au, Pd/Al, Pt/Ti/Au or Pd/Ti/Au.
  • the back surface 22 of the semiconductor substrate 20 is provided with a cathode electrode 50 that makes ohmic contact with the semiconductor substrate 20 .
  • the cathode electrode 50 is made of metal such as titanium (Ti).
  • the cathode electrode 50 may have a multi-layer structure in which different metal films are laminated, such as Ti/Au or Ti/Al.
  • trenches 61 and 62 are provided in the drift layer 30 .
  • the trenches 61 and 62 are both provided at positions overlapping the anode electrode 40 in plan view.
  • the trench 61 is a peripheral trench formed in a ring shape
  • the trench 62 is a central trench formed in a region surrounded by the peripheral trench.
  • the peripheral trench 61 and the central trench 62 do not need to be completely separated, and may be connected to each other as shown in FIG. In this embodiment, the peripheral trench 61 and the central trench 62 have the same depth.
  • the inner walls of the trenches 61 and 62 are covered with an insulating film 63 made of HfO 2 or the like, and the inside of the trenches 61 and 62 is filled with the same material as the anode electrode 40 via the insulating film 63 .
  • the material of the anode electrode 40 is a material with a low work function such as molybdenum (Mo) or copper (Cu). I don't mind.
  • the dopant concentration of the drift layer 30 can be increased to approximately 4 ⁇ 10 16 cm ⁇ 3 .
  • a portion of the drift layer 30 partitioned by the trenches 61 and 62 forms a mesa region M. Since the mesa region M becomes a depletion layer when a reverse voltage is applied between the anode electrode 40 and the cathode electrode 50, the channel region of the drift layer 30 is pinched off. As a result, leak current when a reverse voltage is applied is greatly suppressed.
  • the width of the peripheral trench 61 along line AA is W1 and the width of the central trench 62 is W2, W1 > W2 is set to
  • the width W1 of the outer trench 61 indicates the width in the radial direction
  • the width W2 of the center trench 62 indicates the width in the mesa width direction.
  • the insulating film 63 covering the inner wall of the outer trench 61 has a thickness in the depth direction (that is, in the vertical direction) that increases radially outward.
  • the thickness of the insulating film 63 in the direction perpendicular to the outer peripheral wall of the outer trench 61 increases as the depth position increases.
  • the increase in thickness is quadratic, and as a result, the outer peripheral wall S1 of the anode electrode 40 embedded in the outer trench 61 assumes a gently curved shape that becomes closer to vertical toward the outside.
  • the thickness in the horizontal direction of the insulating film 63 formed on the inner peripheral wall of the outer trench 61 is substantially constant, so that the inner peripheral wall S2 of the anode electrode 40 is more vertical than the outer peripheral wall S1 of the anode electrode 40.
  • the outer peripheral wall S1 of the anode electrode 40 has a small angle with respect to the upper surface 31 of the drift layer 30 near the boundary with the inner peripheral wall S2, but the angle with respect to the upper surface 31 of the drift layer 30 gradually increases toward the outside. , are substantially vertical in the vicinity of the upper surface 31 of the drift layer 30 .
  • the inner peripheral wall S2 of the anode electrode 40 is almost vertical although it is slightly curved in the vicinity of the boundary with the outer peripheral wall S1.
  • the cross section in the radial direction of the anode electrode 40 embedded in the outer trench 61 is asymmetrical.
  • the width W1 of the outer trench 61 is set larger than the width W2 of the central trench 62 is that a sufficient radial space for gently curving the outer peripheral wall S1 of the anode electrode 40 is provided. This is to ensure
  • the insulating film 63 having such a shape can be formed, for example, by film formation or etching in multiple stages using a plurality of masks.
  • FIG. 3 is a schematic cross-sectional view showing the configuration of a Schottky barrier diode 10 according to a comparative example.
  • the thickness of the insulating film 63 in the direction perpendicular to the wall surface of the outer trench 61 is constant.
  • the cross section in the radial direction of the anode electrode 40 embedded in the outer trench 61 is symmetrical, and both the outer peripheral wall S1 and the inner peripheral wall S2 are substantially vertical.
  • the radius of curvature of the outer peripheral bottom portion A located between the outer peripheral wall S1 and the bottom portion S3 of the anode electrode 40 becomes small, the electric field concentrates on this portion, and dielectric breakdown may occur in some cases.
  • the cross section in the radial direction of the anode electrode 40 embedded in the outer trench 61 is asymmetrical, and the outer peripheral wall S1 of the anode electrode 40 itself has a large radius of curvature. Due to the curved surface, the electric field is widely distributed.
  • the radius of curvature of the inner peripheral bottom portion B located at the boundary between the outer peripheral wall S1 and the inner peripheral wall S2 is relatively small, the outer peripheral wall S1 itself having the large curvature radius disperses the electric field. Almost no electric field concentration at the bottom B occurs.
  • the inner peripheral wall S2 is substantially perpendicular to the upper surface 31 of the drift layer 30, the distance between the anode electrode 40 embedded in the outer peripheral trench 61 and the anode electrode 40 embedded in the central trench 62 is too large. never. Therefore, the channel region of the drift layer 30 can be reliably pinched off when a reverse voltage is applied.
  • the outer peripheral wall S1 of the anode electrode 40 itself forms a curved surface having a large radius of curvature by controlling the film thickness of the insulating film 63. Local electric field concentration is less likely to occur even when a reverse voltage is applied. This makes it possible to prevent dielectric breakdown at the outer peripheral bottom portion of the outer peripheral trench 61, which is likely to occur when a reverse voltage is applied. Moreover, since the outer trench 61 and the central trench 62 have the same shape except for the width, they can be formed at the same time.
  • FIG. 4 is a schematic cross-sectional view showing the configuration of a Schottky barrier diode 12 according to a second embodiment of the invention.
  • the Schottky barrier diode 12 according to the second embodiment differs from the Schottky barrier diode 11 according to the first embodiment in that the anode electrode 40 has a substantially flat bottom surface portion S3. are different. Since other basic configurations are the same as those of the Schottky barrier diode 11 according to the first embodiment, the same elements are denoted by the same reference numerals, and overlapping descriptions are omitted.
  • the substantially flat bottom surface portion S3 may exist between the outer peripheral wall S1 and the inner peripheral wall S2 of the anode electrode 40.
  • FIG. 5 is a schematic cross-sectional view showing the configuration of a Schottky barrier diode 13 according to a third embodiment of the invention.
  • the depth D1 of the peripheral trench 61 is deeper than the depth D2 of the central trench 62, which is the same as the Schottky barrier diode 13 according to the first embodiment.
  • Diode 11 is different. Since other basic configurations are the same as those of the Schottky barrier diode 11 according to the first embodiment, the same elements are denoted by the same reference numerals, and overlapping descriptions are omitted.
  • the depth D1 of the outer trench 61 is deeper than the depth D2 of the central trench 62, the radius of curvature of the outer peripheral wall S1 of the anode electrode 40 becomes larger, so that the electric field is more concentrated. mitigated.
  • the depth D1 of the outer peripheral trench 61 is too deep, the remaining film of the drift layer 30 located at the bottom of the outer peripheral trench 61 will be too thin, and the electric field will be rather strong. Therefore, it is preferable to set the depth D1 of the outer peripheral trench 61 to a range in which the thickness of the drift layer 30 positioned at the bottom of the outer peripheral trench 61 is 1 ⁇ m or more.
  • FIG. 6 is a schematic cross-sectional view showing the configuration of a Schottky barrier diode 14 according to a fourth embodiment of the invention.
  • the Schottky barrier diode 14 according to the fourth embodiment is different from the first embodiment in that the upper surface 31 of the drift layer 30 located outside the outer peripheral trench 61 is covered with an insulating film 63 . It differs from the Schottky barrier diode 11 in terms of form. Since other basic configurations are the same as those of the Schottky barrier diode 11 according to the first embodiment, the same elements are denoted by the same reference numerals, and overlapping descriptions are omitted.
  • the insulating film 63 is formed not only on the inner walls of the trenches 61 and 62 but also on the upper surface 31 of the drift layer 30 located outside the outer peripheral trench 61, the upper surface 31 of the drift layer 30 is protected. becomes possible.
  • FIG. 7 is a schematic cross-sectional view showing the configuration of a Schottky barrier diode 14a according to a modification of the fourth embodiment.
  • the Schottky barrier diode 14a shown in FIG. 7 a portion of the anode electrode 40 located above the outer trench 61 is removed, and an insulating film 63 is provided in the portion where the anode electrode 40 is removed.
  • the upper surface of the anode electrode 40 need not be flat and may be partially removed.
  • FIG. 8 is a schematic cross-sectional view showing the configuration of a Schottky barrier diode 15 according to a fifth embodiment of the invention.
  • the Schottky barrier diode 15 according to the fifth embodiment is different from the first embodiment in that a part of the anode electrode 40 is formed on the insulating film 63 beyond the outer trench 61 . is different from the Schottky barrier diode 11 by Since other basic configurations are the same as those of the Schottky barrier diode 11 according to the first embodiment, the same elements are denoted by the same reference numerals, and overlapping descriptions are omitted.
  • a part of the anode electrode 40 may be formed on the insulating film 63 beyond the peripheral trench 61 .
  • FIG. 9 is a schematic cross-sectional view showing the configuration of a Schottky barrier diode 16 according to a sixth embodiment of the invention.
  • the Schottky barrier diode 16 according to the sixth embodiment is similar to the Schottky barrier diode 16 according to the first embodiment in that a portion of the anode electrode 40 located in the outer peripheral trench 61 is removed. Diode 11 is different. Since other basic configurations are the same as those of the Schottky barrier diode 11 according to the first embodiment, the same elements are denoted by the same reference numerals, and overlapping descriptions are omitted.
  • the inside of the outer peripheral trench 61 does not need to be filled with the anode electrode 40, and a cavity may partially exist.
  • FIG. 10 is a schematic cross-sectional view showing the configuration of a Schottky barrier diode 17 according to the seventh embodiment of the invention.
  • the Schottky barrier diode 17 according to the seventh embodiment is similar to the Schottky barrier diode 17 according to the sixth embodiment in that a part of the insulating film 63 covering the outer peripheral wall of the outer trench is exposed. Diode 16 is different. Since other basic configurations are the same as those of the Schottky barrier diode 16 according to the sixth embodiment, the same elements are denoted by the same reference numerals, and overlapping descriptions are omitted.
  • the insulating film 63 covering the outer peripheral wall of the outer trench 61 does not need to be entirely covered with the anode electrode 40, and a part of the insulating film 63 may be exposed.
  • FIG. 11 is a schematic cross-sectional view showing the configuration of a Schottky barrier diode 18 according to an eighth embodiment of the invention.
  • the Schottky barrier diode 18 according to the eighth embodiment differs from the seventh embodiment in that the upper portion of the outer peripheral wall of the outer trench 61 is exposed without being covered with the insulating film 63. It differs from the Schottky barrier diode 17 .
  • Other basic configurations are the same as those of the Schottky barrier diode 17 according to the seventh embodiment.
  • the outer peripheral wall of the outer trench 61 does not need to be entirely covered with the insulating film 63, and the upper portion may be partially exposed.
  • FIG. 12 is a schematic cross-sectional view showing the configuration of a Schottky barrier diode 18a according to a modification of the eighth embodiment.
  • FIG. 13 is a schematic cross-sectional view showing the configuration of a Schottky barrier diode 19 according to the ninth embodiment of the invention.
  • the Schottky barrier diode 19 according to the ninth embodiment differs from the first embodiment in that an insulating film 64 separate from the insulating film 63 is provided inside the outer trench 61. It differs from the Schottky barrier diode 11 . Since other basic configurations are the same as those of the Schottky barrier diode 11 according to the first embodiment, the same elements are denoted by the same reference numerals, and overlapping descriptions are omitted.
  • the insulating film 64 is made of an insulating material different from that of the insulating film 63, such as SiO 2 , and its thickness in the depth direction (that is, in the vertical direction) increases toward the outer side in the radial direction. In contrast, the thickness of the insulating film 63 is substantially constant in the direction perpendicular to the inner wall of the outer trench 61 .
  • Example 1 Assuming the simulation model of Example 1 having the same structure as the Schottky barrier diode 19 shown in FIG. .
  • the dopant concentration of the semiconductor substrate 20 was set to 1 ⁇ 10 18 cm ⁇ 3 and the dopant concentration of the drift layer 30 was set to 4 ⁇ 10 16 cm ⁇ 3 .
  • the thickness of the drift layer 30 was set to 7 ⁇ m. Further, the depths of the peripheral trench 61 and the central trench 62 are both set to 3 ⁇ m.
  • the width W1 of the outer trench 61 was 10 ⁇ m, and the width W2 of the central trench 62 and the width of the drift layer 30 in contact with the anode electrode 40, that is, the width of the mesa region M were all 1.5 ⁇ m.
  • the insulating film 63 was a HfO 2 film with a thickness of 50 nm.
  • the material of the anode electrode 40 was Cu, and the material of the cathode electrode 50 was a laminated film of Ti and Au.
  • a SiO 2 film was used as the insulating film 64 covering the bottom surface and the outer peripheral wall of the outer trench 61, and the simulation was performed using the shape as a variable.
  • FIG. 14 is a schematic diagram for explaining the parameters of Example 1.
  • the maximum width in the radial direction of the anode electrode 40 embedded in the outer trench 61 is defined as a, and the maximum depth as b.
  • the film thickness of the insulating film 63 covering the inner peripheral wall of the outer peripheral trench 61 is t1
  • the minimum film thickness of the insulating films 63 and 64 covering the bottom surface of the outer peripheral trench 61 is t2
  • the insulating film 63 covering the outer peripheral wall of the outer peripheral trench 61 is t2.
  • 64 was defined as t3.
  • Example 1 the width a and the film thickness t3 were used as variables, and the depth b was fixed at 2.4 ⁇ m, the film thickness t1 was fixed at 0.05 ⁇ m, and the film thickness t2 was fixed at 0.6 ⁇ m.
  • the maximum electric field intensity (Emax) applied to the insulating film 64 is equal to that of the silicon oxide insulation. It exceeded 10 MV/cm which is the breakdown electric field intensity.
  • the maximum electric field intensity applied to the insulating film 64 exceeded 10 MV/cm, which is the dielectric breakdown electric field intensity of silicon oxide.
  • the maximum electric field intensity applied to the drift layer 30 was 8 MV/cm or less, which is the dielectric breakdown electric field intensity of gallium oxide, regardless of the width a of the anode electrode 40 .
  • Example 2 The simulation was performed under the same conditions as in Example 1 except that the width b and the film thickness t2 were used as variables, the width a was fixed at 4.95 ⁇ m, the film thickness t1 was fixed at 0.05 ⁇ m, and the film thickness t3 was fixed at 5 ⁇ m. .
  • the maximum electric field strength applied to the insulating film 64 is equal to the dielectric breakdown electric field strength of silicon oxide. It exceeded 10 MV/cm.
  • the maximum electric field intensity applied to the drift layer 30 exceeded 8 MV/cm, which is the dielectric breakdown electric field intensity of gallium oxide.
  • Example 3 The simulation was performed under the same conditions as in Example 2, except that the depth D1 of the peripheral trench 61 was set to 4 ⁇ m, 5 ⁇ m, or 6 ⁇ m.
  • the maximum electric field intensity applied to the insulating film 64 is 10 MV/cm, which is the dielectric breakdown electric field intensity of silicon oxide. Beyond. Further, the intensity of the electric field applied to the drift layer 30 is moderated as the depth D1 of the outer trench 61 becomes deeper.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】酸化ガリウムを用いたショットキーバリアダイオードの絶縁破壊を防止する。 【解決手段】ショットキーバリアダイオード１１は、半導体基板２０上に設けられたドリフト層３０と、アノード電極４０及びカソード電極５０とを備える。アノード電極４０の一部は、絶縁膜６３を介して外周トレンチ６１及び中心トレンチ６２内に埋め込まれる。絶縁膜６３は、外側に向かうにつれて外周トレンチ６１の深さ方向における厚みが厚くなり、これにより外周トレンチ６１に埋め込まれたアノード電極４０の外周壁Ｓ１は、外側に向かうにつれて垂直に近くなる湾曲形状を有している。その結果、逆方向電圧が印加された場合に外周トレンチ６１の外周底部に生じる電界が緩和される。

Description

ショットキーバリアダイオード
　本発明はショットキーバリアダイオードに関し、特に、酸化ガリウムを用いたショットキーバリアダイオードに関する。
　ショットキーバリアダイオードは、金属と半導体の接合によって生じるショットキー障壁を利用した整流素子であり、ＰＮ接合を有する通常のダイオードに比べて順方向電圧が低く、且つ、スイッチング速度が速いという特徴を有している。このため、ショットキーバリアダイオードはパワーデバイス用のスイッチング素子として利用されることがある。
　ショットキーバリアダイオードをパワーデバイス用のスイッチング素子として用いる場合、十分な逆方向耐圧を確保する必要があることから、シリコン（Ｓｉ）の代わりに、よりバンドギャップの大きい炭化シリコン（ＳｉＣ）、窒化ガリウム（ＧａＮ）、酸化ガリウム（Ｇａ２Ｏ３）などが用いられることがある。中でも、酸化ガリウムは、バンドギャップが４．８～４．９ｅＶと非常に大きく、絶縁破壊電界も約８ＭＶ／ｃｍと大きいことから、酸化ガリウムを用いたショットキーバリアダイオードは、パワーデバイス用のスイッチング素子として非常に有望である。酸化ガリウムを用いたショットキーバリアダイオードの例は、特許文献１に記載されている。
　特許文献１に記載されたショットキーバリアダイオードは、酸化ガリウム層に複数のトレンチを設け、絶縁膜を介してアノード電極の一部をトレンチ内に埋め込んだ構造を有している。このように、酸化ガリウム層に複数のトレンチを設ければ、逆方向電圧が印加されるとトレンチ間に位置するメサ領域が空乏層となるため、ドリフト層のチャネル領域がピンチオフされる。これにより、逆方向電圧が印加された場合のリーク電流を大幅に抑制することができる。
特開２０１７－１９９８６９号公報
　しかしながら、トレンチを有する従来のショットキーバリアダイオードは、逆方向電圧が印加されると最外周に位置するトレンチの外周底部に電界が集中し、この部分において絶縁破壊が生じやすいという問題があった。
　したがって、本発明は、酸化ガリウムを用いたショットキーバリアダイオードにおいて、逆方向電圧が印加された場合に生じる電界を緩和することにより、絶縁破壊を防止することを目的とする。
　本発明によるショットキーバリアダイオードは、酸化ガリウムからなる半導体基板と、半導体基板上に設けられた酸化ガリウムからなるドリフト層と、ドリフト層とショットキー接触するアノード電極と、半導体基板とオーミック接触するカソード電極と、ドリフト層に設けられたトレンチの内壁を覆う絶縁膜とを備え、トレンチは、リング状に形成された外周トレンチと外周トレンチに囲まれた領域に形成された中心トレンチとを含み、アノード電極の一部は、絶縁膜を介して外周トレンチ及び中心トレンチ内に埋め込まれ、絶縁膜は、外側に向かうにつれて外周トレンチの深さ方向における厚みが厚くなり、これにより外周トレンチに埋め込まれたアノード電極の外周壁は、外側に向かうにつれて垂直に近くなる湾曲形状を有していることを特徴とする。
　本発明によれば、外周トレンチに埋め込まれたアノード電極の外周壁が外側に向かうにつれて垂直に近くなる湾曲形状を有していることから、逆方向電圧が印加された場合に外周トレンチの外周底部に生じる電界が緩和される。
　本発明において、外周トレンチに埋め込まれたアノード電極の内周壁は、外周壁よりも垂直に近くても構わない。これによれば、中心トレンチと外周トレンチの間のメサ領域を確実にピンチオフすることが可能となる。
　本発明において、外周トレンチの幅は中心トレンチの幅よりも広くても構わない。これによれば、外周トレンチの外周底部に生じる電界をより緩和することができる。
　本発明において、外周トレンチは中心トレンチよりも深くても構わない。これによれば、外周トレンチの外周底部に生じる電界をより緩和することができる。
　本発明において、外周トレンチの外側に位置するドリフト層の上面が絶縁膜で覆われていても構わない。これによれば、ドリフト層の上面が絶縁膜によって保護される。
　本発明において、絶縁膜のうち少なくとも外周トレンチの内壁を覆う部分が多層構造を有していても構わない。これによれば、絶縁膜の膜厚や特性の調整が容易となる。
　このように、本発明によれば、逆方向電圧が印加された場合に生じる電界が緩和されることから、酸化ガリウムを用いたショットキーバリアダイオードの絶縁破壊を防止することが可能となる。
図１は、本発明の第１の実施形態によるショットキーバリアダイオード１１の構成を示す模式的な平面図である。 図２は、図１に示すＡ－Ａ線に沿った略断面図である。 図３は、比較例によるショットキーバリアダイオード１０の構成を示す略断面図である。 図４は、本発明の第２の実施形態によるショットキーバリアダイオード１２の構成を示す略断面図である。 図５は、本発明の第３の実施形態によるショットキーバリアダイオード１３の構成を示す略断面図である。 図６は、本発明の第４の実施形態によるショットキーバリアダイオード１４の構成を示す略断面図である。 図７は、第４の実施形態の変形例によるショットキーバリアダイオード１４ａの構成を示す略断面図である。 図８は、本発明の第５の実施形態によるショットキーバリアダイオード１５の構成を示す略断面図である。 図９は、本発明の第６の実施形態によるショットキーバリアダイオード１６の構成を示す略断面図である。 図１０は、本発明の第７の実施形態によるショットキーバリアダイオード１７の構成を示す略断面図である。 図１１は、本発明の第８の実施形態によるショットキーバリアダイオード１８の構成を示す略断面図である。 図１２は、第８の実施形態の変形例によるショットキーバリアダイオード１８ａの構成を示す略断面図である。 図１３は、本発明の第９の実施形態によるショットキーバリアダイオード１９の構成を示す略断面図である。 図１４は、実施例１のパラメータを説明するための模式図である。 図１５は、実施例１のシミュレーション結果を示すグラフである。 図１６は、実施例２のシミュレーション結果を示すグラフである。 図１７は、実施例３のシミュレーション結果を示す表である。
　以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。
＜第１の実施形態＞
　図１は、本発明の第１の実施形態によるショットキーバリアダイオード１１の構成を示す模式的な平面図である。また、図２は、図１に示すＡ－Ａ線に沿った略断面図である。
　図１及び図２に示すように、本実施形態によるショットキーバリアダイオード１１は、いずれも酸化ガリウム（β－Ｇａ２Ｏ３）からなる半導体基板２０及びドリフト層３０を備える。半導体基板２０及びドリフト層３０には、ｎ型ドーパントとしてシリコン（Ｓｉ）又はスズ（Ｓｎ）が導入されている。ドーパントの濃度は、ドリフト層３０よりも半導体基板２０の方が高く、これにより半導体基板２０はｎ＋層、ドリフト層３０はｎ－層として機能する。
　半導体基板２０は、融液成長法などを用いて形成されたバルク結晶を切断加工したものであり、その厚みは２５０μｍ程度である。半導体基板２０の平面サイズについては特に限定されないが、一般的に素子に流す電流量に応じて選択することになり、順方向の最大電流量が２０Ａ程度であれば、平面視で２．４ｍｍ×２．４ｍｍ程度とすればよい。
　半導体基板２０は、実装時において上面側に位置する上面２１と、上面２１の反対側であって、実装時において下面側に位置する裏面２２を有する。上面２１の全面にはドリフト層３０が形成されている。ドリフト層３０は、半導体基板２０の上面２１に反応性スパッタリング、ＰＬＤ法、ＭＢＥ法、ＭＯＣＶＤ法、ＨＶＰＥ法などを用いて酸化ガリウムをエピタキシャル成長させた薄膜である。ドリフト層３０の膜厚については特に限定されないが、一般的に素子の逆方向耐電圧に応じて選択することになり、６００Ｖ程度の耐圧を確保するためには、例えば７μｍ程度とすればよい。
　ドリフト層３０の上面３１には、ドリフト層３０とショットキー接触するアノード電極４０が形成されている。アノード電極４０は、例えば白金（Ｐｔ）、パラジウム（Ｐｄ）、金（Ａｕ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、銅（Ｃｕ）等の金属からなる。アノード電極４０は、異なる金属膜を積層した多層構造、例えば、Ｐｔ／Ａｕ、Ｐｔ／Ａｌ、Ｐｄ／Ａｕ、Ｐｄ／Ａｌ、Ｐｔ／Ｔｉ／ＡｕまたはＰｄ／Ｔｉ／Ａｕであっても構わない。一方、半導体基板２０の裏面２２には、半導体基板２０とオーミック接触するカソード電極５０が設けられる。カソード電極５０は、例えばチタン（Ｔｉ）等の金属からなる。カソード電極５０は、異なる金属膜を積層した多層構造、例えば、Ｔｉ／ＡｕまたはＴｉ／Ａｌであっても構わない。
　本実施形態においては、ドリフト層３０にトレンチ６１，６２が設けられている。トレンチ６１，６２は、いずれも平面視でアノード電極４０と重なる位置に設けられている。このうち、トレンチ６１はリング状に形成された外周トレンチであり、トレンチ６２は外周トレンチに囲まれた領域に形成された中心トレンチである。外周トレンチ６１と中心トレンチ６２が完全に分離されている必要はなく、図１に示すように、外周トレンチ６１と中心トレンチ６２がつながっていても構わない。本実施形態においては、外周トレンチ６１と中心トレンチ６２の深さは同じである。
　トレンチ６１，６２の内壁はＨｆＯ２などからなる絶縁膜６３で覆われ、トレンチ６１，６２の内部は絶縁膜６３を介してアノード電極４０と同じ材料で埋め込まれている。本実施形態においては、ドリフト層３０に複数のトレンチ６１，６２が設けられているため、アノード電極４０の材料としては、モリブデン（Ｍｏ）や銅（Ｃｕ）などの仕事関数が低い材料であっても構わない。また、ドリフト層３０に複数のトレンチ６１，６２が設けられていることから、ドリフト層３０のドーパント濃度を４×１０１６ｃｍ－３程度に高めることができる。
　ドリフト層３０のうちトレンチ６１，６２によって区画される部分はメサ領域Ｍを構成する。メサ領域Ｍは、アノード電極４０とカソード電極５０との間に逆方向電圧が印加されると空乏層となるため、ドリフト層３０のチャネル領域がピンチオフされる。これにより、逆方向電圧が印加された場合のリーク電流が大幅に抑制される。
　本実施形態においては、Ａ－Ａ線に沿った外周トレンチ６１の幅をＷ１とし、中心トレンチ６２の幅をＷ２とした場合、
　　Ｗ１＞Ｗ２
に設定されている。ここで、外周トレンチ６１の幅Ｗ１とは径方向における幅を指し、中心トレンチ６２の幅Ｗ２とはメサ幅方向における幅を指す。
　さらに、外周トレンチ６１の内壁を覆う絶縁膜６３は、径方向における外側に向かうにつれて深さ方向（つまり垂直方向）における厚みが厚くなっている。言い換えれば、外周トレンチ６１の外周壁に対して垂直な方向（つまり水平方向）における絶縁膜６３の厚みは、深さ位置が深くなるほど厚くなる。厚みの増大は２次関数的であり、これにより外周トレンチ６１に埋め込まれたアノード電極４０の外周壁Ｓ１は、外側に向かうにつれて垂直に近くなる緩やかな湾曲形状となる。これに対し、外周トレンチ６１の内周壁に形成された絶縁膜６３の水平方向における厚みはほぼ一定であり、これにより、アノード電極４０の内周壁Ｓ２は、アノード電極４０の外周壁Ｓ１よりも垂直に近い。つまり、アノード電極４０の外周壁Ｓ１は、内周壁Ｓ２との境界近傍においては、ドリフト層３０の上面３１に対する角度が小さいものの、外側に向かうにつれてドリフト層３０の上面３１に対する角度が徐々に増大し、ドリフト層３０の上面３１近傍においてはほぼ垂直となる。これに対し、アノード電極４０の内周壁Ｓ２は、外周壁Ｓ１との境界近傍においてはやや湾曲しているものの、ほぼ垂直である。
　このように、本実施形態においては、外周トレンチ６１に埋め込まれたアノード電極４０の径方向における断面が非対称である。ここで、外周トレンチ６１の幅Ｗ１を中心トレンチ６２の幅Ｗ２よりも大きく設定している理由の一つは、アノード電極４０の外周壁Ｓ１を緩やかに湾曲させるのに十分な径方向のスペースを確保するためである。このような形状を有する絶縁膜６３は、例えば、複数のマスクを用いて多段階に成膜又はエッチングすることによって形成することができる。
　図３は、比較例によるショットキーバリアダイオード１０の構成を示す略断面図である。
　図３に示すショットキーバリアダイオード１０においては、外周トレンチ６１の壁面に対して垂直な方向における絶縁膜６３の厚みが一定である。これにより、外周トレンチ６１に埋め込まれたアノード電極４０の径方向における断面が対称形であり、外周壁Ｓ１及び内周壁Ｓ２がいずれもほぼ垂直である。このような構造の場合、アノード電極４０の外周壁Ｓ１と底面部Ｓ３の間に位置する外周底部Ａの曲率半径が小さくなるため、この部分に電界が集中し、場合によっては絶縁破壊が生じる。
　これに対し、本実施形態によるショットキーバリアダイオード１１は、外周トレンチ６１に埋め込まれたアノード電極４０の径方向における断面が非対称であり、アノード電極４０の外周壁Ｓ１自体が大きな曲率半径を有する緩やかな湾曲面を構成していることから、電界が広く分散される。本実施形態においては、外周壁Ｓ１と内周壁Ｓ２の境界部分に位置する内周底部Ｂの曲率半径については比較的小さいものの、曲率半径の大きい外周壁Ｓ１自体が電界を分散させるため、内周底部Ｂにおける電界の集中はほとんど生じない。しかも、内周壁Ｓ２については、ドリフト層３０の上面３１に対してほぼ垂直であることから、外周トレンチ６１に埋め込まれたアノード電極４０と中心トレンチ６２に埋め込まれたアノード電極４０の距離が広がりすぎることがない。このため、逆方向電圧が印加された場合に、ドリフト層３０のチャネル領域を確実にピンチオフすることができる。
　以上説明したように、本実施形態によるショットキーバリアダイオード１１は、絶縁膜６３の膜厚制御により、アノード電極４０の外周壁Ｓ１自体が大きな曲率半径を有する湾曲面を構成していることから、逆方向電圧が印加された場合であっても局所的な電界の集中が生じにくい。これにより、逆方向電圧が印加された場合に生じやすい、外周トレンチ６１の外周底部における絶縁破壊を防止することが可能となる。しかも、外周トレンチ６１と中心トレンチ６２は、幅が異なる他は互いに同じ形状を有していることから、両者を同時に形成することが可能である。
＜第２の実施形態＞
　図４は、本発明の第２の実施形態によるショットキーバリアダイオード１２の構成を示す略断面図である。
　図４に示すように、第２の実施形態によるショットキーバリアダイオード１２は、アノード電極４０がほぼ平坦な底面部Ｓ３を有している点において、第１の実施形態によるショットキーバリアダイオード１１と相違している。その他の基本的な構成は第１の実施形態によるショットキーバリアダイオード１１と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
　本実施形態が例示するように、本発明において、アノード電極４０の外周壁Ｓ１と内周壁Ｓ２の間にほぼ平坦な底面部Ｓ３が存在していても構わない。
＜第３の実施形態＞
　図５は、本発明の第３の実施形態によるショットキーバリアダイオード１３の構成を示す略断面図である。
　図５に示すように、第３の実施形態によるショットキーバリアダイオード１３は、外周トレンチ６１の深さＤ１が中心トレンチ６２の深さＤ２よりも深い点において、第１の実施形態によるショットキーバリアダイオード１１と相違している。その他の基本的な構成は第１の実施形態によるショットキーバリアダイオード１１と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
　本実施形態のように、外周トレンチ６１の深さＤ１を中心トレンチ６２の深さＤ２よりも深くすれば、アノード電極４０の外周壁Ｓ１の曲率半径がより大きくなることから、電界の集中がより緩和される。但し、外周トレンチ６１の深さＤ１が深すぎると、外周トレンチ６１の底部に位置するドリフト層３０の残膜が薄くなりすぎ、かえって電界が強くなる。このため、外周トレンチ６１の深さＤ１は、外周トレンチ６１の底部に位置するドリフト層３０の厚みが１μｍ以上となる範囲に設定することが好ましい。
＜第４の実施形態＞
　図６は、本発明の第４の実施形態によるショットキーバリアダイオード１４の構成を示す略断面図である。
　図６に示すように、第４の実施形態によるショットキーバリアダイオード１４は、外周トレンチ６１の外側に位置するドリフト層３０の上面３１が絶縁膜６３で覆われている点において、第１の実施形態によるショットキーバリアダイオード１１と相違している。その他の基本的な構成は第１の実施形態によるショットキーバリアダイオード１１と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
　本実施形態のように、絶縁膜６３をトレンチ６１，６２の内壁だけでなく、外周トレンチ６１の外側に位置するドリフト層３０の上面３１にも形成すれば、ドリフト層３０の上面３１を保護することが可能となる。
　図７は、第４の実施形態の変形例によるショットキーバリアダイオード１４ａの構成を示す略断面図である。
　図７に示すショットキーバリアダイオード１４ａにおいては、外周トレンチ６１の上部に位置するアノード電極４０の一部が除去されており、アノード電極４０が除去された部分に絶縁膜６３が設けられている。このように、本発明において、アノード電極４０の上面が平坦である必要はなく、一部が除去されていても構わない。
＜第５の実施形態＞
　図８は、本発明の第５の実施形態によるショットキーバリアダイオード１５の構成を示す略断面図である。
　図８に示すように、第５の実施形態によるショットキーバリアダイオード１５は、アノード電極４０の一部が外周トレンチ６１を超えて絶縁膜６３上に形成されている点において、第１の実施形態によるショットキーバリアダイオード１１と相違している。その他の基本的な構成は第１の実施形態によるショットキーバリアダイオード１１と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
　本実施形態が例示するように、本発明において、アノード電極４０の一部が外周トレンチ６１を超えて絶縁膜６３上に形成されていても構わない。
＜第５の実施形態＞
　図９は、本発明の第６の実施形態によるショットキーバリアダイオード１６の構成を示す略断面図である。
　図９に示すように、第６の実施形態によるショットキーバリアダイオード１６は、外周トレンチ６１内に位置するアノード電極４０の一部が除去されている点において、第１の実施形態によるショットキーバリアダイオード１１と相違している。その他の基本的な構成は第１の実施形態によるショットキーバリアダイオード１１と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
　本実施形態が例示するように、本発明において、外周トレンチ６１の内部がアノード電極４０で満たされている必要はなく、部分的に空洞が存在していても構わない。
＜第７の実施形態＞
　図１０は、本発明の第７の実施形態によるショットキーバリアダイオード１７の構成を示す略断面図である。
　図１０に示すように、第７の実施形態によるショットキーバリアダイオード１７は、外周トレンチの外周壁を覆う絶縁膜６３の一部が露出している点において、第６の実施形態によるショットキーバリアダイオード１６と相違している。その他の基本的な構成は第６の実施形態によるショットキーバリアダイオード１６と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
　本実施形態が例示するように、本発明において、外周トレンチ６１の外周壁を覆う絶縁膜６３の全てがアノード電極４０で覆われている必要はなく、一部が露出していても構わない。
＜第８の実施形態＞
　図１１は、本発明の第８の実施形態によるショットキーバリアダイオード１８の構成を示す略断面図である。
　図１１に示すように、第８の実施形態によるショットキーバリアダイオード１８は、外周トレンチ６１の外周壁の上部が絶縁膜６３で覆われることなく露出している点において、第７の実施形態によるショットキーバリアダイオード１７と相違している。その他の基本的な構成は第７の実施形態によるショットキーバリアダイオード１７と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
　本実施形態が例示するように、本発明において、外周トレンチ６１の外周壁の全てが絶縁膜６３で覆われている必要はなく、上部が部分的に露出していても構わない。
　図１２は、第８の実施形態の変形例によるショットキーバリアダイオード１８ａの構成を示す略断面図である。
　図１２に示すショットキーバリアダイオード１８ａにおいては、外周トレンチ６１の内部に位置する絶縁膜６３の上面にアノード電極４０が形成されている。このように、外周トレンチ６１内においてアノード電極４０とドリフト層３０が接しない限り、両者間に絶縁膜６３の存在しない部分があっても構わない。
＜第９の実施形態＞
　図１３は、本発明の第９の実施形態によるショットキーバリアダイオード１９の構成を示す略断面図である。
　図１３に示すように、第９の実施形態によるショットキーバリアダイオード１９は、外周トレンチ６１の内部に絶縁膜６３とは別の絶縁膜６４が設けられている点において、第１の実施形態によるショットキーバリアダイオード１１と相違している。その他の基本的な構成は第１の実施形態によるショットキーバリアダイオード１１と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
　絶縁膜６４は、ＳｉＯ２など絶縁膜６３とは異なる絶縁材料からなり、径方向における外側に向かうにつれて深さ方向（つまり垂直方向）における厚みが厚くなっている。これに対し、絶縁膜６３の厚みは、外周トレンチ６１の内壁に対して垂直な方向においてほぼ一定である。
　このように、多層構造を有する絶縁膜によって外周トレンチ６１の内壁を覆えば、絶縁膜の膜厚や特性の調整が容易となる。
　以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
＜実施例１＞
　図１３に示したショットキーバリアダイオード１９と同じ構造を有する実施例１のシミュレーションモデルを想定し、アノード電極４０とカソード電極５０の間に６００Ｖの逆方向電圧を印加した場合の電界強度をシミュレーションした。半導体基板２０のドーパント濃度については１×１０１８ｃｍ－３とし、ドリフト層３０のドーパント濃度としては４×１０１６ｃｍ－３とした。ドリフト層３０の厚みは７μｍとした。また、外周トレンチ６１及び中心トレンチ６２の深さはいずれも３μｍとした。外周トレンチ６１の幅Ｗ１については１０μｍとし、中心トレンチ６２の幅Ｗ２、並びに、アノード電極４０と接する部分におけるドリフト層３０の幅、つまりメサ領域Ｍの幅については、いずれも１．５μｍとした。絶縁膜６３は厚さ５０ｎｍのＨｆＯ２膜とした。アノード電極４０の材料はＣｕとし、カソード電極５０の材料はＴｉとＡｕの積層膜とした。そして、外周トレンチ６１の底面部及び外周壁を覆う絶縁膜６４をＳｉＯ２膜とし、その形状を変数としてシミュレーションを行った。
　図１４は、実施例１のパラメータを説明するための模式図である。図１４に示すように、外周トレンチ６１に埋め込まれたアノード電極４０の径方向における最大幅をａ、最大深さをｂと定義した。また、外周トレンチ６１の内周壁を覆う絶縁膜６３の膜厚をｔ１、外周トレンチ６１の底面部を覆う絶縁膜６３，６４の最小膜厚をｔ２、外周トレンチ６１の外周壁を覆う絶縁膜６３，６４の最小膜厚をｔ３と定義した。
　実施例１では幅ａ及び膜厚ｔ３を変数とし、深さｂについては２．４μｍ、膜厚ｔ１については０．０５μｍ、膜厚ｔ２については０．６μｍに固定した。
　結果を図１５に示す。図１５に示すように、アノード電極４０の幅ａが中心トレンチ６２の幅Ｗ２及びメサ幅である１．５μｍ未満である場合、絶縁膜６４に加わる最大電界強度（Ｅｍａｘ）は、酸化シリコンの絶縁破壊電界強度である１０ＭＶ／ｃｍを超えた。逆に、アノード電極４０の幅ａが９．３μｍを超えると、絶縁膜６４に加わる最大電界強度は、酸化シリコンの絶縁破壊電界強度である１０ＭＶ／ｃｍを超えた。これに対し、ドリフト層３０に加わる最大電界強度は、アノード電極４０の幅ａに関わらず、酸化ガリウムの絶縁破壊電界強度である８ＭＶ／ｃｍ以下であった。
＜比較例＞
　図３に示したショットキーバリアダイオード１０と同じ構造を有する比較例１のシミュレーションモデルを想定し、実施例１と同じ条件でシミュレーションを行った。外周トレンチ６１に埋め込まれたアノード電極４０の形状は対称形であり、幅ａは９．９μｍ、深さｂは２．９５μｍ、膜厚ｔ１～ｔ３はいずれも０．０５μｍである。その結果、図３に示す外周底部Ａにおける最大電界強度は８．６ＭＶ／ｃｍであった。
＜実施例２＞
　幅ｂ及び膜厚ｔ２を変数とし、幅ａについては４．９５μｍ、膜厚ｔ１については０．０５μｍ、膜厚ｔ３については５μｍに固定した他は、実施例１と同じ条件でシミュレーションを行った。
　結果を図１６に示す。図１６に示すように、膜厚ｔ２が外周トレンチ６１の深さＤ１の１／１０未満（０．３μｍ未満）である場合、絶縁膜６４に加わる最大電界強度は、酸化シリコンの絶縁破壊電界強度である１０ＭＶ／ｃｍを超えた。逆に、アノード電極４０の深さｂが１．５μｍ未満である場合、ドリフト層３０に加わる最大電界強度は、酸化ガリウムの絶縁破壊電界強度である８ＭＶ／ｃｍを超えた。
＜実施例３＞
　外周トレンチ６１の深さＤ１を４μｍ、５μｍ又は６μｍとした他は、実施例２と同じ条件でシミュレーションを行った。
　結果を図１７に示す。図１７に示すように、膜厚ｔ２が外周トレンチ６１の深さＤ１の１／１０未満である場合、絶縁膜６４に加わる最大電界強度は、酸化シリコンの絶縁破壊電界強度である１０ＭＶ／ｃｍを超えた。また、ドリフト層３０に加わる電界強度は、外周トレンチ６１の深さＤ１が深くなるほど緩和された。
１０～１９，１４ａ，１８ａ　　ショットキーバリアダイオード
２０　　半導体基板
２１　　半導体基板の上面
２２　　半導体基板の裏面
３０　　ドリフト層
３１　　ドリフト層の上面
４０　　アノード電極
５０　　カソード電極
６１　　外周トレンチ
６２　　中心トレンチ
６３，６４　　絶縁膜
Ａ　　外周底部
Ｂ　　内周底部
Ｍ　　メサ領域
Ｓ１　　外周壁
Ｓ２　　内周壁
Ｓ３　　底面部

Claims (6)

  1. 　酸化ガリウムからなる半導体基板と、
    　前記半導体基板上に設けられた酸化ガリウムからなるドリフト層と、
    　前記ドリフト層とショットキー接触するアノード電極と、
    　前記半導体基板とオーミック接触するカソード電極と、
    　前記ドリフト層に設けられたトレンチの内壁を覆う絶縁膜と、を備え、
    　前記トレンチは、リング状に形成された外周トレンチと、前記外周トレンチに囲まれた領域に形成された中心トレンチとを含み、
    　前記アノード電極の一部は、前記絶縁膜を介して前記外周トレンチ及び前記中心トレンチ内に埋め込まれ、
    　前記絶縁膜は、外側に向かうにつれて前記外周トレンチの深さ方向における厚みが厚くなり、これにより前記外周トレンチに埋め込まれた前記アノード電極の外周壁は、外側に向かうにつれて垂直に近くなる湾曲形状を有していることを特徴とするショットキーバリアダイオード。
  2. 　前記外周トレンチに埋め込まれた前記アノード電極の内周壁は、前記外周壁よりも垂直に近いことを特徴とする請求項１に記載のショットキーバリアダイオード。
  3. 　前記外周トレンチの幅は、前記中心トレンチの幅よりも広いことを特徴とする請求項１又は２に記載のショットキーバリアダイオード。
  4. 　前記外周トレンチは、前記中心トレンチよりも深いことを特徴とする請求項１乃至３のいずれか一項に記載のショットキーバリアダイオード。
  5. 　前記外周トレンチの外側に位置する前記ドリフト層の上面が前記絶縁膜で覆われていることを特徴とする請求項１乃至４のいずれか一項に記載のショットキーバリアダイオード。
  6. 　前記絶縁膜のうち少なくとも前記外周トレンチの内壁を覆う部分が多層構造を有していることを特徴とする請求項１乃至５のいずれか一項に記載のショットキーバリアダイオード。
PCT/JP2022/003329 2021-02-25 2022-01-28 ショットキーバリアダイオード WO2022181203A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US18/260,520 US20240055536A1 (en) 2021-02-25 2022-01-28 Schottky barrier diode
EP22759244.1A EP4300586A1 (en) 2021-02-25 2022-01-28 Schottky barrier diode
CN202280016981.1A CN116888743A (zh) 2021-02-25 2022-01-28 肖特基势垒二极管

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021028799A JP2022129918A (ja) 2021-02-25 2021-02-25 ショットキーバリアダイオード
JP2021-028799 2021-02-25

Publications (1)

Publication Number Publication Date
WO2022181203A1 true WO2022181203A1 (ja) 2022-09-01

Family

ID=83049239

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/003329 WO2022181203A1 (ja) 2021-02-25 2022-01-28 ショットキーバリアダイオード

Country Status (6)

Country Link
US (1) US20240055536A1 (ja)
EP (1) EP4300586A1 (ja)
JP (1) JP2022129918A (ja)
CN (1) CN116888743A (ja)
TW (1) TWI803189B (ja)
WO (1) WO2022181203A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010000033A1 (en) * 1999-05-28 2001-03-15 Baliga Bantval Jayant Methods of forming power semiconductor devices having tapered trench-based insulating regions therein
US20170301792A1 (en) * 2016-04-15 2017-10-19 Infineon Technologies Ag Semiconductor Devices and a Method for Forming a Semiconductor Device
JP2017199869A (ja) 2016-04-28 2017-11-02 株式会社タムラ製作所 トレンチｍｏｓ型ショットキーダイオード
JP2018200919A (ja) * 2017-05-25 2018-12-20 富士電機株式会社 半導体装置及びその製造方法
WO2019082580A1 (ja) * 2017-10-26 2019-05-02 Tdk株式会社 ショットキーバリアダイオード
WO2020004437A1 (ja) * 2018-06-29 2020-01-02 京セラ株式会社 半導体デバイス及び電気装置
WO2020039971A1 (ja) * 2018-08-22 2020-02-27 三菱電機株式会社 酸化物半導体装置及びその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8610235B2 (en) * 2011-09-22 2013-12-17 Alpha And Omega Semiconductor Incorporated Trench MOSFET with integrated Schottky barrier diode
JP7165322B2 (ja) * 2018-03-30 2022-11-04 Tdk株式会社 ショットキーバリアダイオード

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010000033A1 (en) * 1999-05-28 2001-03-15 Baliga Bantval Jayant Methods of forming power semiconductor devices having tapered trench-based insulating regions therein
US20170301792A1 (en) * 2016-04-15 2017-10-19 Infineon Technologies Ag Semiconductor Devices and a Method for Forming a Semiconductor Device
JP2017199869A (ja) 2016-04-28 2017-11-02 株式会社タムラ製作所 トレンチｍｏｓ型ショットキーダイオード
JP2018200919A (ja) * 2017-05-25 2018-12-20 富士電機株式会社 半導体装置及びその製造方法
WO2019082580A1 (ja) * 2017-10-26 2019-05-02 Tdk株式会社 ショットキーバリアダイオード
WO2020004437A1 (ja) * 2018-06-29 2020-01-02 京セラ株式会社 半導体デバイス及び電気装置
WO2020039971A1 (ja) * 2018-08-22 2020-02-27 三菱電機株式会社 酸化物半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20240055536A1 (en) 2024-02-15
EP4300586A1 (en) 2024-01-03
TW202239009A (zh) 2022-10-01
TWI803189B (zh) 2023-05-21
CN116888743A (zh) 2023-10-13
JP2022129918A (ja) 2022-09-06

Similar Documents

Publication Publication Date Title
TWI798402B (zh) 肖特基能障二極體
US20210167225A1 (en) Schottky barrier diode
US11621357B2 (en) Schottky barrier diode
JP7147141B2 (ja) ショットキーバリアダイオード
US20230352601A1 (en) Schottky barrier diode
WO2020085094A1 (ja) ショットキーバリアダイオード
JP7371484B2 (ja) ショットキーバリアダイオード
WO2022181203A1 (ja) ショットキーバリアダイオード
WO2022181202A1 (ja) ショットキーバリアダイオード
WO2023095395A1 (ja) ショットキーバリアダイオード
WO2023095396A1 (ja) ジャンクションバリアショットキーダイオード
WO2024047965A1 (ja) ショットキーバリアダイオード
WO2021186936A1 (ja) ショットキーバリアダイオード
CN118318310A (en) Junction barrier schottky diode

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22759244

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 18260520

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 202280016981.1

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2022759244

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2022759244

Country of ref document: EP

Effective date: 20230925