CN114171608A - 一种肖特基接触的沟槽型功率二极管及其制备方法 - Google Patents
一种肖特基接触的沟槽型功率二极管及其制备方法 Download PDFInfo
- Publication number
- CN114171608A CN114171608A CN202111490701.4A CN202111490701A CN114171608A CN 114171608 A CN114171608 A CN 114171608A CN 202111490701 A CN202111490701 A CN 202111490701A CN 114171608 A CN114171608 A CN 114171608A
- Authority
- CN
- China
- Prior art keywords
- barrier layer
- layer
- type
- schottky
- high barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 12
- 230000004888 barrier function Effects 0.000 claims abstract description 112
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000000151 deposition Methods 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 claims description 7
- 229910001195 gallium oxide Inorganic materials 0.000 claims description 7
- 239000000956 alloy Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 229910044991 metal oxide Inorganic materials 0.000 claims description 5
- 150000004706 metal oxides Chemical class 0.000 claims description 5
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 3
- 238000000034 method Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 abstract description 11
- 239000004065 semiconductor Substances 0.000 abstract description 6
- 230000007547 defect Effects 0.000 abstract description 2
- 230000000052 comparative effect Effects 0.000 description 12
- 238000004088 simulation Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 230000005684 electric field Effects 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 3
- 238000005234 chemical deposition Methods 0.000 description 3
- 238000005289 physical deposition Methods 0.000 description 3
- 229910002064 alloy oxide Inorganic materials 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
- H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种肖特基接触的沟槽型功率二极管及其制备方法，涉及半导体器件领域，针对沟槽MOS结构无法参与导电导致牺牲器件的导通电阻和芯片面积利用率的缺陷提出本方案。n型衬底与下电极为欧姆接触；n型漂移层远离n型衬底的一侧延伸出若干肋条；肋条之间铺设有高势垒层，还设有低势垒层覆盖高势垒层端部和肋条端面；设置上电极填充覆盖低势垒层和高势垒层表面。优点在于，设置可以与n型漂移层材质形成高势垒肖特基结的高势垒层，高势垒肖特基结在反偏的时候具有相对较小的泄漏电流，其耗尽区的展宽可以夹断沟槽间的肋条，有效阻断低势垒肖特基结的漏电，实现良好的反向耐压特性。
Description
技术领域
本发明涉及半导体器件领域，尤其涉及一种肖特基接触的沟槽型功率二极管及其制备方法。
背景技术
肖特基势垒二极管(Schottky Barrier Diode，SBD)具有开启电压低、开关速度快等突出有点，是一种重要的功率半导体器件。目前，基于一些耐超高压材质(例如Ga2O3)的肖特基势垒二极管器件的性能尚不足以充分发挥其材质的优势，尤其是器件的反向耐压距离其理论极值有较大差距，主要是由于肖特基结界面处的高表面电场导致器件的反向漏电过大造成的。
有文献报道了一种沟槽MOS型垂直氧化镓肖特基势垒二极管，其工作原理是原理是在利用沟槽MOS结构在反偏时的耗尽作用夹断沟槽间的肋条，从而限制反偏肖特基结的漏电，实现低漏电和高耐压。然而，该器件在正向偏置时，沟槽MOS结构无法参与导电，必将导致牺牲器件的导通电阻和芯片面积利用率。
[1]1230Vβ-Ga2O3 trench Schottky barrier diodes with an ultra-lowleakage current of<1μA/cm2 Wenshen Li,Zongyang Hu,Kazuki Nomoto,Zexuan Zhang,Jui-Yuan Hsu,Quang Tu Thieu,Kohei Sasaki,Akito Kuramata,Debdeep Jena,andHuili Grace Xing；
[2]First Demonstration of Ga2O3 Trench MOS-Type Schottky BarrierDiodes Kohei Sasaki,Daiki Wakimoto,Quang Tu Thieu,Yuki Koishikawa,AkitoKuramata,Masataka Higashiwaki,Member,IEEE,and Shigenobu Yamakoshi；
[3]CN1555581A，美商克立股份有限公司；
[4]CN113130667A，重庆理工大学。
发明内容
本发明目的在于提供一种肖特基接触的沟槽型功率二极管及其制备方法，以解决上述现有技术存在的问题。
本发明所述一种肖特基接触的沟槽型功率二极管，包括依次层叠接触的n型漂移层、n型衬底和下电极，所述的n型衬底与下电极为欧姆接触；n型漂移层远离n型衬底的一侧延伸出若干肋条；
肋条之间铺设有高势垒层，还设有低势垒层覆盖高势垒层端部和肋条端面；
设置上电极填充覆盖低势垒层和高势垒层表面；
所述的低势垒层和高势垒层均与n型漂移层为肖特基接触，与上电极为欧姆接触；
所述的低势垒层功函数低于5eV，且与n型漂移层形成不低于1.5eV的肖特基势垒；
所述的高势垒层功函数不低于5eV，且与n型漂移层形成不低于1.5eV的肖特基势垒。
高势垒层和n型漂移层之间还设置绝缘介质层，所述的绝缘介质层至少覆盖肋条下端角部位置。
所述高势垒层的材质为金属或合金或金属氧化物。
所述低势垒层的材质为金属或合金。
所述高势垒层的厚度为10nm至20nm，和/或所述低势垒层的厚度为20nm至100nm。
所述的n型衬底为n型氧化镓衬底，和/或所述的n型漂移层为n型氧化镓漂移层。
所述肋条的高度为1μm至3μm。
所述n型漂移层为单晶结构，掺杂浓度为2×1016cm-3至2.8×1018cm-3，厚度为5μm至10μm。
本发明所述一种肖特基接触的沟槽型功率二极管制备方法，包括以下步骤：
在n型衬底上外延生长n型漂移层；
在n型衬底下沉积下电极形成欧姆接触；
对n型漂移层表面进行选择性刻蚀，得到若干垂直的肋条；
在肋条之间的沟槽中沉积高势垒层，且高势垒层与n型漂移层形成肖特基接触；
沉积低势垒层用于封闭肋条端面和高势垒层端部，且低势垒层与n型漂移层形成肖特基接触；
沉积上电极填充覆盖低势垒层和高势垒层表面，低势垒层和高势垒层均与上电极形成欧姆接触。
沉积高势垒层之前，先在沟槽底部沉积绝缘介质层，且绝缘介质层至少覆盖沟肋条下端角部位置。
本发明所述一种肖特基接触的沟槽型功率二极管及其制备方法，其优点在于，设置可以与n型漂移层材质形成高势垒肖特基结的高势垒层，高势垒肖特基结在反偏的时候具有相对较小的泄漏电流，其耗尽区的展宽可以夹断沟槽间的肋条，有效阻断低势垒肖特基结的漏电，实现良好的反向耐压特性。当器件正向开启时，位于肋条顶部的低势垒肖特基接触优先开启，确保器件具有低开启电压，随着正向偏压的增加，沟槽中的高势垒肖特基接触开启，确保器件具有低导通电阻。有效解决了原有MOS-Trench型肖特基势垒二极管正向开启时沟槽MOS结构无法参与导电的弊端。
附图说明
图1是本发明所述沟槽型功率二极管实施例一的结构示意图。
图2是对比例一的正向电流密度仿真图。
图3是对比例二的正向电流密度仿真图。
图4是实施例一的正向电流密度仿真图。
图5是两个比例和实施例一的反向电流特性曲线图。
图6是对比例一和实施例一的反向电流特性曲线图。
图7是对比例一的反向电流密度仿真图。
图8是实施例一的反向电流密度仿真图。
图9是本发明所述沟槽型功率二极管实施例二的结构示意图。
图10是本发明所述沟槽型功率二极管实施例三的结构示意图。
附图标记：
100-n型衬底、101-n型漂移层、102-上电极、103-下电极、104-肋条；
201-低势垒层、202-高势垒层、203-绝缘介质层；
301-MOS绝缘层。
具体实施方式
实施例一
如图1所示，本发明所述一种肖特基接触的沟槽型功率二极管包括从上至下依次层叠设置的n型漂移层101、n型衬底100和下电极103。n型漂移层101上端面向上延伸出若干肋条104，肋条104之间形成沟槽。沟槽内铺设有高势垒层202，高势垒层202与n型漂移层101为肖特基接触。在肋条104上再铺设有低势垒层201用于覆盖肋条104上端面和高势垒层202的端部，低势垒层201与n型漂移层101也为肖特基接触。设置上电极102填充覆盖高势垒层202和低势垒层201的表面。
在本实施例中，n型漂移层101为氧化镓材质，n型衬底100也为氧化镓材质，但本发明结构还可以用于其他半导体材质的肖特基二极管中。
所述高势垒层202的材质为功函数不低于5eV的金属或合金或金属氧化物。目的在于使高势垒层202与n型漂移层101的组成物质形成相对高势垒的肖特基结，所述肖特基结具有不低于1.5eV的肖特基势垒。功函数的具体选择可以根据n型漂移层101材质变化和器件实际需求做合理调整。高势垒层202可以选择的材质包括但不限于：Au。
所述低势垒层201的材质为功函数低于5eV的金属或合金。目的在于使低势垒层201与n型漂移层101的组成物质形成相对低势垒的肖特基结，所述肖特基结具有不低于1.5eV的肖特基势垒。同理，功函数的具体选择本领域技术人员可以根据本发明构思的指引进行合理选择替换。低势垒层201可以选择的材质包括但不限于：Ni、Ti、Ni/Au。
关于功函数，可以把5eV作为高功函数和低功函数的界限。同时要加上限定，所指的高功函数金属或金属氧化物必须和半导体形成1.5eV以上的肖特基势垒。因为有一些功函数也大于5eV的金属在和半导体接触时由于费米钉扎效应，最终形成的肖特基势垒还是比较低的，因此本发明特指的是不会发生费米钉扎效应的高功函数金属或金属氧化物。
所述高势垒层202的厚度为10nm至20nm，所述低势垒层201的厚度为20nm至100nm。所述肋条104的高度为1μm至3μm。所述n型漂移层101为单晶结构，掺杂浓度为2×1016cm-3至2.8×1018cm-3，厚度为5μm至10μm。尺寸和掺杂浓度的具体选择，可以根据器件应用场合的不同做适应性调整。
制备本实施例所述沟槽型功率二极管的方法步骤如下：
在非故意掺杂的n型衬底100上外延生长n型漂移层101；
通过物理沉积或化学沉积方法在所述n型衬底100背面沉积下电极103形成欧姆接触；
对n型漂移层101进行选择性刻蚀，形成沟道结构，得到若干垂直的肋条104；选择性刻蚀可以通过淹没等方式实现；
通过物理沉积或化学沉积方法在沟道中沉积高势垒层202，且高势垒层202与n型漂移层101形成肖特基接触；
通过物理或化学沉积方法沉积低势垒层201用于封闭肋条104端面和高势垒层202端部，且低势垒层201与n型漂移层101形成肖特基接触；
最后，沉积上电极102填充覆盖低势垒层201和高势垒层202表面，低势垒层201和高势垒层202均与上电极102形成欧姆接触。
本实施例中，以Au作为高势垒层202、以Ni作为低势垒层201。正向电流仿真如图4所示，反向电流仿真如图8所示。
对比例一
本对比例与实施例一区别主要在于，将实施例一的高势垒层202恢复为现有技术的MOS结构，即肋条104外侧是用MOS绝缘层进行覆盖。在本对比例中，MOS绝缘层的材质为氧化硅。正向电流仿真如图2所示，反向电流仿真如图7所示。
对比例二
本对比例与实施例一区别主要在于，将实施例一的高势垒层202变为纯低势垒层201的结构，即肋条104外侧是也是用低功函数金属进行覆盖，如同为Ni。正向电流仿真如图3所示。反向电流密度不对称，性能远不如实施例一和对比例一，因此不另外做反向电流特性做对比展示。
另外再将本实施例和两个对比例的电流特性进行对比，如图5所示，可见纯低功函数金属的结构容易被击穿。而本实施例和对比的MOS结构反向击穿相对较难，因此另外做更细化的坐标系进行单独对比，如图6所示。从图6中可见两者都有非常小的反向漏电流，其中有高功函数的器件漏电甚至更小。
通过图2至图4的对比可见，在器件的电流密度分布仿真图中，本实施例的电流密度明显小于两个对比例的电流密度，再次印证了本实施例具有更小的反向漏电流，即更优的反向漏电特性。
通过图7、图8可以明显看出，有高势垒层202的和具有MOS结构的器件，反向偏压下都有耗尽作用，导电沟道都在肋条的中间，比较窄。两种结构的效果类似，但有本实施例的耗尽范围更大，在肋条下方直角位置也有明显的耗尽，而MOS结构的耗尽集中在上电极附近导致反向电学特性不如本实施例理想。
实施例二
如图9所示，相对于实施例一，结构区别主要在于沟槽底部与肋条104转角处设置绝缘介质层203用于缓解电场集中效应：电场在沟槽底部与肋条104的转角处具有最大值，通过引入绝缘介质层，优化了电场的分布，降低了转角处的电场值，从而提高器件的击穿特性。所述的绝缘介质层203位于高势垒层202与n型漂移层101之间，断开该处的电性接触。
制备方法也在实施例一的基础上进行调整：在沉积高势垒层202之前，先在沟槽底部沉积绝缘介质层203，且令绝缘介质层203覆盖沟肋条104下端角部位置即可实现。
实施例三
如图10所示，相对应实施例二，结构区别主要在于绝缘介质层203除了角部位置之外还全部覆盖了沟槽底部。完全断开沟槽下部位置的高势垒层202与n型漂移层101的电性接触。
制备方法相对于实施例二，全部在于沉积绝缘介质层203的时候全部覆盖沟槽底部和角部位置即可实现。
实施例三与实施例二相比，牺牲了部分导通面积，但制备工艺中少了一步刻蚀，降低了成本，并且两种器件结构中的绝缘介质层都起到了缓解电场集中效应，提高器件击穿特性的效果，其他电学特性也没有明显差异。在实际制备过程中，可根据需要、成本和其他实际情况进行选择。
对于本领域的技术人员来说，可根据以上描述的技术方案以及构思，做出其它各种相应的改变以及形变，而所有的这些改变以及形变都应该属于本发明权利要求的保护范围之内。
Claims (10)
1.一种肖特基接触的沟槽型功率二极管，包括依次层叠接触的n型漂移层(101)、n型衬底(100)和下电极(103)，所述的n型衬底(100)与下电极(103)为欧姆接触；n型漂移层(101)远离n型衬底(100)的一侧延伸出若干肋条(104)；
其特征在于，
肋条(104)之间铺设有高势垒层(202)，还设有低势垒层(201)覆盖高势垒层(202)端部和肋条(104)端面；
设置上电极(102)填充覆盖低势垒层(201)和高势垒层(202)表面；
所述的低势垒层(201)和高势垒层(202)均与n型漂移层(101)为肖特基接触，与上电极(102)为欧姆接触；
所述的低势垒层(201)功函数低于5eV，且与n型漂移层(101)形成不低于1.5eV的肖特基势垒；
所述的高势垒层(202)功函数不低于5eV，且与n型漂移层(101)形成不低于1.5eV的肖特基势垒。
2.根据权利要求1所述一种肖特基接触的沟槽型功率二极管，其特征在于，高势垒层(202)和n型漂移层(101)之间还设置绝缘介质层(203)，所述的绝缘介质层(203)至少覆盖肋条(104)下端角部位置。
3.根据权利要求1所述一种肖特基接触的沟槽型功率二极管，其特征在于，所述高势垒层(202)的材质为金属或合金或金属氧化物。
4.根据权利要求1所述一种肖特基接触的沟槽型功率二极管，其特征在于，所述低势垒层(201)的材质为金属或合金。
5.根据权利要求1所述一种肖特基接触的沟槽型功率二极管，其特征在于，所述高势垒层(202)的厚度为10nm至20nm，和/或所述低势垒层(201)的厚度为20nm至100nm。
6.根据权利要求1所述一种肖特基接触的沟槽型功率二极管，其特征在于，所述的n型衬底(100)为n型氧化镓衬底，和/或所述的n型漂移层(101)为n型氧化镓漂移层。
7.根据权利要求1所述一种肖特基接触的沟槽型功率二极管，其特征在于，所述肋条(104)的高度为1μm至3μm。
8.根据权利要求1所述一种肖特基接触的沟槽型功率二极管，其特征在于，所述n型漂移层(101)为单晶结构，掺杂浓度为2×1016cm-3至2.8×1018cm-3，厚度为5μm至10μm。
9.一种肖特基接触的沟槽型功率二极管制备方法，其特征在于，包括以下步骤：
在n型衬底(100)上外延生长n型漂移层(101)；
在n型衬底(100)下沉积下电极(103)形成欧姆接触；
对n型漂移层(101)表面进行选择性刻蚀，得到若干垂直的肋条(104)；
在肋条(104)之间的沟槽中沉积高势垒层(202)，且高势垒层(202)与n型漂移层(101)形成肖特基接触；
沉积低势垒层(201)用于封闭肋条(104)端面和高势垒层(202)端部，且低势垒层(201)与n型漂移层(101)形成肖特基接触；
沉积上电极(102)填充覆盖低势垒层(201)和高势垒层(202)表面，低势垒层(201)和高势垒层(202)均与上电极(102)形成欧姆接触。
10.根据权利要求9所述一种肖特基接触的沟槽型功率二极管制备方法，其特征在于，沉积高势垒层(202)之前，先在沟槽底部沉积绝缘介质层(203)，且绝缘介质层(203)至少覆盖沟肋条(104)下端角部位置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111490701.4A CN114171608A (zh) | 2021-12-08 | 2021-12-08 | 一种肖特基接触的沟槽型功率二极管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111490701.4A CN114171608A (zh) | 2021-12-08 | 2021-12-08 | 一种肖特基接触的沟槽型功率二极管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114171608A true CN114171608A (zh) | 2022-03-11 |
Family
ID=80484298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111490701.4A Pending CN114171608A (zh) | 2021-12-08 | 2021-12-08 | 一种肖特基接触的沟槽型功率二极管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114171608A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024047965A1 (ja) * | 2022-08-31 | 2024-03-07 | Tdk株式会社 | ショットキーバリアダイオード |
-
2021
- 2021-12-08 CN CN202111490701.4A patent/CN114171608A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024047965A1 (ja) * | 2022-08-31 | 2024-03-07 | Tdk株式会社 | ショットキーバリアダイオード |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6685476B2 (ja) | 酸化物半導体装置、および、酸化物半導体装置の製造方法 | |
| US10367101B2 (en) | Schottky diode and method of manufacturing the same | |
| TWI762486B (zh) | 包含漸變空乏層的三族氮化物裝置 | |
| US11631765B2 (en) | Method of manufacturing insulated gate semiconductor device with injection suppression structure | |
| CN102598275B (zh) | 具有场板的半导体器件 | |
| US8816355B2 (en) | Semiconductor device | |
| JP5431667B2 (ja) | 窒化ガリウム半導体装置 | |
| JP4974454B2 (ja) | 半導体装置 | |
| CN110729346B (zh) | 一种低导通电阻高耐压能力的宽禁带半导体整流器件 | |
| CN101740641A (zh) | 一种半导体器件 | |
| CN107978642B (zh) | 一种GaN基异质结二极管及其制备方法 | |
| KR20150078759A (ko) | 실리콘 카바이드 쇼트키 다이오드 및 그의 제조 방법 | |
| CN113224052A (zh) | 电子器件 | |
| CN116544232A (zh) | 一种单片集成续流二极管的垂直型iii族氮化物晶体管及其制备方法 | |
| CN114843339A (zh) | 一种非对称沟槽栅igbt器件及其制备方法 | |
| CN114171608A (zh) | 一种肖特基接触的沟槽型功率二极管及其制备方法 | |
| CN112909076B (zh) | 一种具有p型氧化镍材料的混合式肖特基势垒二极管结构 | |
| KR101669987B1 (ko) | 경사 이온 주입을 이용한 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드 및 그의 제조 방법 | |
| CN116344625A (zh) | 氧化镓整流器和制作工艺、氧化镓整流器结构和制作工艺 | |
| CN115513293A (zh) | 一种增强型氮化镓异质结场效应晶体管 | |
| CN113078204B (zh) | 一种氮化镓3d-resurf场效应晶体管及其制造方法 | |
| CN115148800A (zh) | 一种非对称沟槽栅SiC IGBT器件及其制备方法 | |
| US20220285485A1 (en) | Schottky barrier diode and method for manufacturing the same | |
| KR20220096786A (ko) | 쇼트키 배리어 다이오드 및 이의 제조 방법 | |
| CN216354231U (zh) | 一种高耐压双p型夹层功率pin肖特基二极管器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |